专利名称：显示控制电路及显示驱动电路的制作方法
技术领域：
本发明涉及生成对应于显示数据的灰度电压并施加到显示板上的数据线驱动电路以及向数据线驱动电路输出显示数据和控制信号(同步信号、时钟信号等)的显示控制电路，特别是涉及液晶显示器、有机EL显示器、等离子体显示器、场致发射强度显示器等的数据线驱动电路及显示控制电路。
背景技术：
作为背景技术，在日本专利文献2002-517790号公报中披露了一种显示器驱动系统，该系统包括将串行供给的数字象素数据段再排列为并行象素数据的串并行变换器、将并行象素数据一次2个象素变换为模拟的红色信号、绿色信号和兰色信号的6个D/A变换器、包含同时对6个模拟信号进行取样的模拟取样与保持模块的多个列驱动器以及同时将数字象素数据的全部行供给多个列驱动器的定时控制器。
还在日本公开专利特开平5-80772号公报中披露了一种液晶显示装置，该装置具有锁存电路、D/A变换器和取样保持电路，其中锁存电路具有把排列为矩阵状的象素部的水平方向分割为M份(M是整数)并将每水平行的显示数据施加到M份分割的象素部的各部的M个多级灰度驱动电路，沿水平方向排列的M个多级灰度驱动电路将分别按顺序被分割为M份分的象素部的显示数据分割为N份(N是整数)，再将对应于1/(M×N)水平行的数字显示数据按顺序取入并存储起来；D/A变换器将对应于1/(M×N)水平行的数字显示数据变换为每次取入所对应的模拟显示数据；取样保持电路取入1/M水平行的模拟显示数据；M个多级灰度驱动电路全部取入1/M水平行的模拟显示数据之后，同时把1水平行的模拟显示数据施加到显示象素部。
在上述的现有技术中，因为所具有的D/A变换器的容量比一个多级灰度驱动电路(列驱动器)同时向显示象素部施加的模拟显示数据的容量小，即，D/A变换器的数量少，所以能使多级灰度驱动电路(列驱动器)小型化。
但是，无论哪种现有技术，都是从定时控制器向一个多级灰度驱动电路(列驱动器)连续传送数字显示数据，即，最初向第一多级灰度驱动电路传送第一显示数据，向第一多级灰度驱动电路的显示数据的传送全部结束之后，接着向第二多级灰度驱动电路传送第二显示数据，所以在1象素的显示数据比特数例如从8比特增加到10比特的情况下，D/A变换器的能力就不足了，另一方面，为了补足D/A变换器的能力，必须增加D/A变换器的数量，从而使多级灰度驱动电路大型化。
发明内容
本发明的目的在于提供一种通过削减内部电路来实现小型化的显示驱动电路以及为实现这种显示驱动电路的显示控制电路。
本发明的显示控制电路(例如定时控制电路)把依据显示板的象素的行方向的排列顺序按顺序输入的显示数据变更为各显示驱动电路(例如数据线驱动电路)分担的M个象素(1＜M＜1行的象素数，M是整数，例如M＝6)量的显示数据中的每N个象素(1≤N＜M，N是整数，例如N＝2)量的显示数据的顺序，再按变更后的顺序向各显示驱动电路输出显示数据。这里，变更后的顺序是每隔N个象素量的显示数据作为下一个显示驱动电路所分担的显示数据的顺序。在输入了N个象素量的显示数据的情况下，各显示驱动电路向其他显示驱动电路输出启动信号。这样，显示控制电路在多个显示驱动电路汇总向显示板施加以行为单位的灰度电压的间隔(水平扫描期间)内分多次向各显示驱动电路输出各显示驱动电路所分担的各显示数据。即，向第一显示驱动电路输出比对应于第一显示驱动电路汇总向显示板施加的第一灰度电压群的第一显示数据群(M个象素量的显示数据群)少的第一显示数据(N个象素量的显示数据)，然后向第二显示驱动电路输出比对应于第二显示驱动电路汇总向显示板施加的第二灰度电压群的第二显示数据群(M个象素量的显示数据群)少的第二显示数据(N个象素量的显示数据)。
在显示驱动电路设置有多个变换电路(例如D/A变换电路)的情况下，本发明的显示控制电路依据显示板的象素的行方向的排列顺序按顺序接收显示数据，再将显示数据的顺序变更为各变换电路分担的X个象素(1＜X＜各显示驱动电路分担的象素数，X是整数，例如X＝3)量的显示数据中每Y个象素(1≤Y＜X，Y是整数，例如Y＝1)量的显示数据的顺序，按变更后的顺序向各显示驱动电路输出显示数据。总之，按照本发明，对多个显示驱动电路进行显示数据的顺序变更，对显示驱动电路内的多个变换电路进行显示数据的顺序变更，当然也可以把这两种顺序变更组合起来。
本发明的显示驱动电路设置有对每个R或每个G或每个B生成基准电压的基准电压生成电路、对显示电压生成电路设定对每个R或每个G或每个B的γ特性的寄存器以及从基准电压生成多个灰度电压并从这多个灰度电压中选择输对应于每个R或每个G或每个B的数字显示数据的模拟灰度电压的RGB共通的变换电路。总之，对每个R或每个G或每个B都能调整γ特性。
图1是第一实施例的示图，其中(A)是构成图，(B)是显示数据102与显示数据108中的数据的顺序变更关系的示图。
图2是定时控制电路104的构成图。
图3是数据线驱动电路116-1的构成图。
图4是取样保持电路310-i的构成图。
图5是定时控制电路104的动作时序图。
图6是数据线驱动电路116-1、116-2的动作时序图。
图7是第二实施例的示图，其中(A)是构成图，(B)是显示数据102与显示数据108中的数据的顺序变更关系的示图。
图8是灰度基准电压生成电路703的构成图。
图9是灰度基准电压生成电路703的动作时序图。
图10是第三实施例的构成图。
图11是输出电路121的构成图。
图12是与图11不同的输出电路121的构成图。
图13是显示数据的传送时序图，其中(A)是图11的输出电路121的传送时序图，(B)是图12的输出电路121的传送时序图。
具体实施例方式
以下用图1～图6来说明本发明的第一实施例。
图1(A)是本发明的构成图，本液晶显示系统的分辨率为12×3象素，实现1象素10比特的1024级灰度显示。
100是外部系统(例如个人计算机)，101是液晶显示板，具有排列为12×3矩阵状的多个象素，该矩阵对作为数据列方向有Y1～Y12共12列，对作为扫描侧的行方向有X1～X3共3行。102、103是从外部系统100输入的显示数据和控制信号，显示数据102由1象素8比特或10比特构成。104是输出显示数据或控制信号的定时控制电路(TCON)，105是定时控制电路104的设定信号，定时控制电路104具有在内部存储多行(例如2行)显示数据的行存储器106-1，106-2。行存储器106-1，106-2各自具有1行的存储容量，两个行存储器106-1，106-2合起来具有1行的存储容量。107是决定对液晶显示板101上的行方向的施加电压定时的扫描线驱动电路控制信号，108是定时控制电路104中进行1水平扫描期间(数据线驱动电路116-1，116-2将1行的灰度电压汇总施加到液晶显示板101的象素上的间隔)内的显示数据的顺序变更的1象素10比特的显示数据。109是显示数据的同步时钟信号，110是控制施加在液晶显示板101上的灰度电压极性的交流化信号，111是规定对液晶显示板101施加给液晶显示板101的灰度电压的输出定时的输出信号，112是从外部输入的基准电压，由2级电压值构成。113是灰度基准电压生成电路，114是灰度基准电压。灰度基准电压生成电路113将基准电压分压，生成由18级构成的灰度基准电压114。115是根据扫描线驱动电路控制信号107决定施加在扫描线上的电压的扫描线驱动电路，116-1，116-2是数据线驱动电路，内部的电路构成都具有同等功能，数据线驱动电路116-1和116-2分别将对应于显示数据的灰度电压输出至液晶显示板101的数据线Y1～Y6和Y7～Y12上。数据线驱动电路116的数量最好是3个以上，本实施例中，为说明方便将其取为2个。117-1是数据线驱动电路116-1的输入启动信号，117-2是数据线驱动电路116-2的输入启动信号。输入启动信号117-1始终是高电平，数据线驱动电路116-1输出输入启动信号117-2。各数据线驱动电路116-1，116-2根据显示数据108、输出信号111、输入启动信号117-1，117-2开始取入显示数据。118是数据线驱动电路116内的定时控制电路，119是将灰度基准电压114分压生成正极性1024级、负极性1024级共2048级灰度电压的分压电路，120是分压过的灰度电压。121-1，121-2是变换模块，根据显示数据108和交流化信号110从灰度电压120中选择1级电压，并将数字数据变换为模拟数据，121-1，121-2具有同等功能。122是向液晶显示板101输出模拟数据(灰度电压)的输出电路。其中，行存储器106的1行量的行存储器也可以仅为1个。
图1(B)是图1(A)所示的显示数据102与显示数据108中的数据的顺序变更关系的示图，D1、D2、…、D12是分别对应于液晶显示板101的列方向端子Y1、Y2、…、Y12的8比特或10比特的显示数据。定时控制电路104把按照D1、D2、…、D12的顺序(液晶显示板的水平方向的象素排列顺序)输入的显示数据102变更为D1、D4、D7、D10、…、D12的顺序，然后作为显示数据108输出。且，在数据线驱动电路116内的变换模块121为一个的情况下，也可以将显示数据108的顺序取为D1、D7、D4、D10、D2、D8、D5、D11、D3、D9、D6、D12。即，在这种情况下，定时控制电路104对数据线驱动电路116-1和数据线驱动电路116-2交互输出显示数据108。在数据线驱动电路116为N个的情况下，也可以按如下的顺序输出显示数据，即向第一数据线驱动电路116-1输出D1、向第二数据线驱动电路116-2输出D7、向第三数据线驱动电路116-3输出D13、…、向第N数据线驱动电路116-N输出D(6N-5)。这里，D1～D6是数据线驱动电路116-1在1行水平期间中向液晶显示板101输出的显示数据群，即，同时(汇总)向液晶显示板101输出的显示数据群。
图2是定时控制电路104的详细构成图。200是从外部系统100输入显示数据102、控制信号103和设定信号105的接口，201是时序调整电路，202-1，202-2是显示数据的比特数选择电路，203是用来变换数据的比特数的一览表。时序调整电路201根据控制信号103和设定信号105生成成为定时控制电路104的内部动作的基准的定时信号204、规定存储器存储定时的存储器控制信号205-1，205-2以及内部基准时钟信号206。207是由10比特构成的显示数据，在从外部系统100输入的显示数据102为1象素8比特的情况下，比特数选择电路201-1、201-2选择经一览表203的路径将8比特的显示数据变换为10比特的显示数据，在显示数据102为10比特的情况下，选择不经一览表203的路径成为直通的显示数据，并根据存储器控制信号205-1、205-2将其写入行存储器106-1、106-2。208是从行存储器106-1、106-2中读出的显示数据。209是PLL电路，将内部基准时钟信号206倍频生成基准时钟信号210。211是显示数据时序调整电路，根据定时信号204、显示数据208、基准时钟信号210生成显示数据108。212是数据线驱动电路时序调整电路，根据定时信号204、基准时钟信号210生成数据线驱动电路116-1、116-2的动作所必要的同步时钟信号109、交流化信号110、输出信号111。213是扫描线驱动电路时序调整电路，根据定时信号204、基准时钟信号210生成扫描线驱动电路115的动作所必要的扫描线驱动控制信号107。
图3是数据线驱动电路116-1的详细构成图，具有图1中同等功能的模块标记相同的符号。301-i(i＝1，2)是第一锁存电路，302-i是第一锁存信号，303是决定灰度电压极性的交流化信号，304-i是显示数据，第一锁存电路301-i用第一锁存信号302-i锁存由10比特构成的显示数据108和交流化信号303，生成由11比特构成的显示数据304-i。305-i是第二锁存电路，306是第二锁存信号，307-i是显示数据。第二锁存电路305-i用第二锁存信号306锁存显示数据304-i，得到显示数据307-i。308-i是D/A变换电路，309-i是输出电压，D/A变换电路308-i根据显示数据307-i从由分压电路119分压18级的灰度基准电压114而生成的2048级灰度电压中选择1级电压电平，并作为输出电压309-i输出。这里，第一锁存电路301-1、第二锁存电路305-1、D/A变换电路308-1构成图1所示的变换模块121-1，同样，第一锁存电路301-2、第二锁存电路305-2、D/A变换电路308-2构成图1所示的变换模块121-2。310-j(j＝1～6)是取样保持电路，311-k(k＝1，2，3)是取样保持电路310-j的控制信号群，312-j是分别从取样保持电路310-j输出的输出电压。如图所示，对取样保持电路310-1和310-4输入控制信号群311-1，对取样保持电路310-2和310-5输入控制信号群311-2，对取样保持电路310-3和310-6输入控制信号群311-3。取样保持电路310-j分别根据控制信号群311-k进行输出电压309-1、309-2的取样和保持动作，由此按合适的定时(例如1水平扫描期间的定时)将输出电压312-j(灰度电压)输出去。313是对应于输出端子的由6个开关构成的输出开关群，314是决定输出开关群的开、关状态的控制信号。数据线驱动电路116-2是图3中把输入启动信号117-1作成117-2的电路，因为在数据线驱动电路116-2中的输出启动信号没有从属的数据线驱动电路，所以没有意义。
图4是取样保持电路310-j(j＝1～6)的构成图，图3所示的取样保持电路310-1～310-6都具有与本图同等的功能。401是缓冲放大器，402-1、402-2是取样信号，403-1、403-2是分别由取样信号402-1、402-2进行开、关动作的开关电路，404-1、404-2是保持电容器，405-1、405-2是保持信号，406-1、406-2是分别由保持信号405-1、405-2进行开、关动作的开关电路，407是输出缓冲器。取样信号402-1、402-2和保持信号405-1、405-2是控制信号群311-j的构成要素。
图5是定时控制电路104的动作时序图。
图6是数据线驱动电路116-1、116-2的动作时序图。
根据以上附图来说明各电路的动作。
因为本实施例中的液晶显示板101具有12×3象素的矩阵结构，所以按D1、D2、…、D12的顺序传送对应于液晶显示板101的Y1、Y2、…、Y12的1行12个象素的显示数据102。如图1(B)所示，该输入显示数据102在定时控制电路104中经行存储器105-1、105-2将顺序变更为D1、D4、D7、D10、D2、D5、D8、D11、D3、D6、D9、D12之后，作为显示数据108输出。
用图2、图5详细说明该动作。在输入到定时控制电路104的显示数据102即来自外部系统100的输入信号是8比特的情况下，按照一览表203将8比特的数据内插扩展而得到由对应于液晶显示板101的特性的1象素10比特的变换过的显示数据207。在输入信号为10比特的情况下，不经一览表203，直接传送到行存储器105-1、105-2。在进行γ修正的情况下，根据需要也可以从10比特变换为10比特的数据。输入信号的比特数是8比特还是10比特，也可以由比特数选择电路202-1、202-2来判断，外部系统100也可以进行判断来控制比特数选择电路202-1、202-2。所谓γ修正是调整γ特性(电压-灰度特性)的幅度或斜率。
根据在时序调整电路201基于控制信号103生成的存储器控制信号205-1、205-2将这样得到的显示数据207写入行存储器106-1、106-2之某一方，同时，从未进行写入的另一方行存储器作为显示数据208读出来。如图5所示，这时的写入和读出都以1水平扫描期间为单位来进行，例如在按D1、D2、D3、…、D12的顺序写入行存储器105-1的情况下，如上所述将1行前的显示数据按D1、D4、D7、D10、…、D9、D12的顺序从另一方行存储器105-2中读出来。下一个扫描期间内，把数据按D1、D2、D3、…、D12的顺序写入先进行过读出的行存储器105-2内，同时从1水平扫描期间前进行过写入的行存储器105-1中按从行存储器105-2的读出顺序相同的顺序即D1、D4、D7、D10、…、D9、D12的顺序读出。
所读出的显示数据207用显示数据时序调整电路211把复位信号RST设定在图5所示的显示数据的网膜屏住的无效显示数据区中。复位信号RST具有特定的码型，一旦数据线驱动电路116-1、116-2从输出信号111上升检测到该信号码型，就进行内部电路的复位。
同时，在数据线驱动电路时序调整电路212中生成作为数据线驱动电路116-1、116-2的控制信号的与显示数据同步的同步时钟信号109、决定对液晶显示板101的灰度电压的正极性、负极性的交流化信号110以及决定对液晶显示板101的灰度电压的输出定时的输出信号111，而在扫描驱动电路时序调整电路213中生成用来控制扫描线驱动电路115的扫描驱动电路控制信号107。PLL电路209将内部基准时钟信号206倍频来削减显示数据的数据总线的条数，同时还可以实现显示数据和同步时钟信号的高速传送。这样生成的包含复位信号的显示数据108、同步时钟信号109、交流化信号110、输出信号111经多支路形式的总线结构被传送到数据线驱动电路116-1、116-2。同时，将扫描线驱动电路控制信号107传送给扫描线驱动电路115。扫描线驱动电路115的动作与现有技术一样，不再详述。
用图3、4、6说明基于进行过上述顺序变更的显示数据的数据线驱动电路116-1、116-2的动作。
数据线驱动电路116-1、116-2具有同等的电路。根据显示数据108、同步时钟信号109、输出信号111和输入启动信号117-1、117-2开始取入显示数据。具体说，在输出信号110处于高电平的状态下，一旦数据线驱动电路116-1、116-2检测到显示数据108中的RST信号，进行时序调整电路118的复位动作之后，开始用内部具备的计数器对同步时钟信号进行计数。这里，因为输入启动信号117-1始终是高电平，所以，数据线驱动电路116-1成为处于主电路状态的数据线驱动电路，从检测到RST信号到规定的时钟信号之后，应开始取入显示数据，并根据上述计数器的计数值生成第一锁存信号302-1、302-2。对于此，因为数据线驱动电路116-2经输入启动信号117-2处于数据线驱动电路116-1的从属状态，所以在该阶段不生成锁存信号。
第一锁存信号302-1、302-2是错开显示数据1个象素相位的信号，数据线驱动电路116-1中的第一锁存电路301-1根据第一锁存信号302-1把显示数据D1锁存为决定灰度电压的极性的交流化信号303，在下一个时钟信号时，第一锁存电路301-2根据第一锁存信号302-2把显示数据D4同时锁存为决定灰度电压极性的交流化信号303，生成由10比特显示数据和1比特交流化信号共11比特构成的显示数据304-1和304-2。因为一般交流化信号303至少在1水平扫描期间内是一定的，所以在决定灰度电压之前的哪个定时都能反映出来。
同时，数据线驱动电路116-1内的定时控制电路118根据计数器的计数值生成输入启动信号117-2，输入启动信号117-2是指示数据线驱动电路116-2中的显示数据取入开始的信号。
本实施例中，由于由121-1、121-2的两个象素量的变换模块构成，所以一次启动信号取入2个象素量的显示数据。因此，如图6所示，在1水平扫描期间中对应于数据线驱动电路116-2的最初的显示数据即D7被传送来之前，输入启动信号117-2为高电平输出。与116-1一样，数据线驱动电路116-2根据该输入启动信号117-2分别由数据线驱动电路116-2中的第一锁存电路301-1、301-2取入显示数据D7、D10。
然后根据第二锁存信号306把被这样取入数据线驱动电路116-1的D1、D4以及被取入数据线驱动电路6-2的D7、D10锁存在第二锁存电路305-1、305-2内，得到由11比特构成的显示数据307-1、307-2。同时，由18级构成的灰度基准电压114由分压电路119分压，从而得到正极性1024级、负极性1024级总共2048级构成的灰度电压120。这样得到的灰度电压120被输入到D/A变换电路308-1、308-2内，D/A变换电路308-1、308-2分别根据11比特的显示数据307-1、307-2从2048级的灰度电压120中选择1级电压，生成输出电压309-1、309-2。
按照以上的动作，根据显示数据D1、D4、D7、D10进行从数字数据向模拟电压的变换，分别作为数据线驱动电路116-1、116-2的输出电压309-1、309-2生成变换过的电压。
接下来，虽然显示数据按D2、D5、D8、D11的顺序被传送过来，但是各电路按照时间系列动作，由此根据定时控制电路118的内部计数器进行数据的取入，与D1、D4和D7、D10一样，D2、D5和D8、D11被分别取入到数据线驱动电路116-1、116-2内。即，在数据线驱动电路116-1的内部计数器的计数值为1、2时，进行了显示数据D1、D2的取入的情况下，接着计数值成为5、6时，分别取入显示数据D2、D5，经D/A变换电路308-1、308-2生成输出电压309-1、309-2。对于此，数据线驱动电路根据输入启动信号117-2取入D8、D11，变换为输出电压。
然后传送来的数据D3、D6、D9、D12也一样，因此，数据线驱动电路116-1中的输出电压309-1在1水平扫描期间内成为基于D1、D2、D3的电压，输出电压309-2成为基于D4、D5、D6的电压。另外，数据线驱动电路116-2中的输出电压309-1在1水平扫描期间内成为基于D7、D8、D9的电压，输出电压309-2成为基于D10、D11、D12的电压。以下，如图6所示，把根据Dx(x＝1～12)决定的电压电平记为Vx。
这样生成的输出电压Vx分别在取样保持电路310-j中进行电压电平的保持动作，下面来说明该动作。输入到各取样保持电路310-j中的输出电压Vx根据图4所示的取样信号402-1或取样信号402-2经开关电路403-1、403-2写入保持电容器404-1或404-2之任一方。如图6所示，将2行量的水平扫描期间为1周期，在每个1水平扫描期间交互地将写入电压对保持电容器404-1和404-2进行写入。例如，在图6中，相当于用(3)表示的部分的扫描期间内，在数据线驱动电路116-1中，分别把最初变换为模拟电压的输出电压V1(3)和V4(3)写入到取样保持电路310-1和310-4的保持电容器404-1中。然后用在将输出电压309-1、309-2的电压电平从V1(3)、V4(3)变化到V2(3)、V5(3)前的定时器使开关电路403-1成为开状态，将写入动作作为保持动作。一旦电压电平变化到V2(3)、V5(3)，使取样保持电路310-2和310-5内的开关电路403-1从开状态成为关闭状态，将其分别写入对应的保持电容器404-1。在电压电平从V2(3)、V5(3)变化到V3(3)、V6(3)的情况下，也进行同样的动作。按照以上的动作，对取样保持电路310-2～310-6内的保持电容器404-1进行输出电压V1(3)～V6(3)的写入·保持动作。在下一个水平扫描期间，对取样保持电路310-2～310-6内的保持电容器404-2进行输出电压V1(4)～V6(4)的写入·保持动作。
在通过传送1行量的全部显示数据对数据线驱动电路116-1、116-2全部保持电容器404-1进行写入时，开关电路403-1在开的状态下同时把取样保持电路310-j全部的开关电路406-1打开，由此来进行所保持的电压电平的读出，并经输出缓冲器407将其进行电流放大之后用基于输出信号111决定的控制信号314进行输出开关群的开闭，从而将V1(3)～V6(3)的电压电平输出到液晶显示板101。液晶显示板101在各扫描周期内根据从数据线驱动电路116-1、116-2输出的电压进行灰度显示，从而实现显示。
按照如上所示的本实施例，在现有的数据线驱动电路中每个输出端子是必要的，而按照本实施例每12个电路是必要的，第一锁存电路、第二锁存电路及D/A变换电路用2个电路就能完成，能够大幅度地削减电路规模。取而代之，因为必须要输出端子数那么多的取样保持电路，而增加的电路是保持模拟数据的电路，所以在增加了显示数据的比特数的情况下，能够削减综合的芯片尺寸。
另外，在本实施例中，把多个数据线驱动电路看作一个电路，不是以数据线驱动电路为单位进行显示数据的传送，而是以变换模块为单位进行显示数据的传送。即，把D1输入到变换模块121-1，然后把D4输入到变换模块121-2，然后把D2输入到变换模块121-1，然后把D5输入到变换模块121-2，然后把D3输入到变换模块121-1，然后把D6输入到变换模块121-2。这样，因为有关数据线驱动电路的总线构成能够作成为与现有同等的多支路形式，所以能够使数据线驱动电路在基板设计上产生现有的资产。另外，由于能够按同一总线形式设计显示数据总线和同步时钟信号总线，所以能够忽略每个芯片的显示数据和同步时钟信号的迟延的影响，因此，能够实现更高速度的显示数据的传送。
这里，按照取样保持电路对输出电压取样期间来规定一个数据线驱动电路内的变换模块的个数，如果能长时间确保1次取样所具有的期间，就能够削减包含D/A变换电路的变换模块121的个数。如本实施例所示，由于不是按现有的芯片单位，而是按变换模块121单位进行数据传送，所以能够充分长的时间确保取样保持期间，这样就能实现数据线驱动电路的芯片小型化。如果能够确保1微秒左右的取样期间，就是充分的，当将其适用于实际的液晶显示板101时，例如宽画面显示的TV用液晶显示器上适用的具有1366×RGB×768分辨度的液晶显示板适用10个414输出的数据线驱动电路，将该显示数据总线和同步时钟信号总线作成左右分开的多支路形式的数据总线，1水平扫描期间取为20微秒，如果每1个数据线驱动电路的变换模块取为36个，由于对应于1个变换模块的输出端子数为11或12个输出，就能够在取样保持期间内确保20÷12＝1.6微秒。同样，具有1280×RGB×768分辨度的液晶显示板适用10个384输出的数据线驱动电路，将其作成为左右分开的数据总线的情况下，即使把每1个数据线驱动电路的变换模块取为32个时，取样保持期间为1.6微秒，也都能够确保有充分的取样保持期间。
下面用图7～图9来说明除实施例1之外通过改变灰度基准电压来提供更高画面质量的显示装置的情况。
图7(A)是实施例2的构成图，与图1比较，701～703不同。而且，显示数据与实施例1相同，1象素10比特；液晶显示板101由RGB 3个象素构成1比特；列电极Y1、Y4、Y7、Y10对应于显示色R，Y2、Y5、Y8、Y11对应于显示色G，Y3、Y6、Y9、Y12对应于显示色B。701是定时控制电路，702是灰度基准电压生成电路控制信号，703是灰度基准电压生成电路，704是灰度基准电压。
图7(B)表示的是显示数据102和108的传送顺序，结果与图1一样，但是本实施例中，首先传送对应于1水平扫描期间之中的显示色R的数据，然后传送对应于显示色G的数据，最后传送对应于显示色B的数据。
图8是灰度基准电压生成电路703的构成图，801-R、801-G、801-B分别是用来生成对应于R、G、B的显示色的灰度基准电压的分压电路；802-R、802-G、802-B分别是对应于由分压电路分压的R、G、B的各显示色的灰度基准电压；803是根据灰度基准电压生成电路控制信号702选择802-R、802-G、802-B中之一的灰度基准电压的选择电路；804是被选定的灰度基准电压；805是把灰度基准电压进行电流放大的放大电路；806是用来分别对每种R、G、B显示色设定γ特性即对灰度号的电压值的寄存器。
图9是灰度基准电压生成电路703的动作的时序图。
根据以上附图，来说明实施例2的动作。
如图7(A)所示，本实施例中的定时控制电路701除生成实施例1中所示的信号之外，还根据控制信号103生成灰度基准电压生成电路控制信号702。
如图9所示，灰度基准电压生成电路控制信号702是灰度基准电压生成电路703中的灰度基准电压802-R、802-G、802-B的切换时用的由2比特构成的信号。在说明该灰度基准电压生成电路703的逻辑之前，说明灰度基准电压生成电路703的动作。
灰度基准电压生成电路703由图8所示的电路构成，分压电路801-R、801-G、801-B各自通过对基准电压112分压分别生成由18级电压值构成的灰度基准电压802-R、802-G、802-B。灰度基准电压802-R、802-G、802-B分别是对应于液晶显示板101的显示色R、显示色G、显示色B的γ特性的灰度基准电压，各电压值是固定电压。
这里，把802-R的电压值设为VR17＞VR16＞…＞VR0，把802-G的电压值设为VG17＞VG16＞…＞VG0，把802-B的电压值设为VB17＞VB16＞…＞VB0。在选择电路803中根据灰度基准电压生成电路控制信号702选择所生成的灰度基准电压802-R、802-G、802-B作为灰度基准电压804。如图6所示，该选择方法是在由2比特构成的灰度基准电压生成电路控制信号702是‘00’的情况下，从VR17、VG17、VB17中选择VR17，从VR16、VG16、VB16中选择VR16，…，从VR0、VG0、VB0中选择VR0，在灰度基准电压生成电路控制信号702是‘01’的情况下，从VR17、VG17、VB17中选择VG17，从VR16、VG16、VB16中选择VG16，…，从VR0、VG0、VB0中选择VG0，在灰度基准电压生成电路控制信号702是‘10’的情况下，从VR17、VG17、VB17中选择VB17，从VR16、VG16、VB16中选择VB16，…，从VR0、VG0、VB0中选择VB0。用放大电路805把这样选择出来的灰度基准电压804放大之后，作为灰度基准电压704供给数据线驱动电路116-1、116-2。这里，如图1(B)所示，在本实施例中，对1水平扫描期间内，在数据线驱动电路中的D/A变换电路308-1、308-2中首先进行对应于液晶显示板101的显示色R的模拟变换，然后进行对应于显示色G的模拟变换，最后进行对应于显示色B的模拟变换。因此，在1水平扫描期间，在把对应于D1、D4、D7、D10的输出电压写入到数据线驱动电路116-1、116-2的取样保持电路311-1和311-4期间，将灰度基准电压703取为对应于显示色R的灰度基准电压802-R，其中D1、D4、D7、D10在1水平扫描期间最初对应于显示色R，在对总共4个取样保持电路的写入结束之后从802-R把灰度基准电压703取为对应于显示色G的灰度基准电压802-G。然后，把对应于显示色G即D2、D5、D8、D11的输出电压向数据线驱动电路116-1、116-2的取样保持电路311-2和311-5的写入结束之前，把灰度基准电压703取为对应于显示色G的灰度基准电压802-G，写入结束之后从802-G把灰度基准电压703取为对应于显示色B的灰度基准电压802-B。然后，把对应于显示色B即D3、D6、D9、D12的输出电压向数据线驱动电路116-1、116-2的取样保持电路311-3和311-6的写入结束之前，把灰度基准电压703取为对应于显示色B的灰度基准电压802-B，写入结束之后从802-B把灰度基准电压703取为对应于显示色R的灰度基准电压802-R。只要用进行这种顺序变更的定时控制电路701生成灰度基准电压生成电路控制信号702，就能够容易基于所输入的控制信号来实现。
如上所示，按照本实施例，对于数据线驱动电路116-1、116-2设置每种显示色的灰度基准电压输入端子，由于不必在数据线驱动电路内设置每种显示色的分压电路，所以能够不增加数据线驱动电路的芯片尺寸，根据灰度基准电压设定每种显示色(RGB)的γ特性修正。
下面用图10～12说明把数据线驱动电路的输出数取为更现实的值的情况下的具体构成。以下，在本实施例中，对功能上与实施例1重复的部分不进行说明。
图10是本实施例的构成图。本实施例中，液晶显示板101的横方向的分辨度取为1280×3象素，从图中的左侧开始数其列电极为Y1、Y2、…、Y3840。且，每一个数据线驱动电路的输出端子数为384个输出。因此，数据线驱动电路用116-1～116-10来表示共10个，按照传送速度快的显示数据总线和同步时钟信号总线呈左右各5对的多支路结构、把与此相比传送速度慢的交流化信号和输出信号作成左右共通总线的形式的多支路结构进行传送。
1001-1是对图面左侧5个数据线驱动电路116-1～116-5(第一组)的显示数据和同步时钟的数据总线，1001-2是对图面右侧5个数据线驱动电路116-6～116-10(第二组)的显示数据和同步时钟的数据总线。1002是交流化信号和输出信号的数据总线。
图11是具有384个输出的输出端子的数据线驱动电路116-1～116-10中的输出电路122的构成图，具有与图3所示的数据线驱动电路同等的功能的方框标记同一符号。
图12是与图11不同的输出电路122的构成图，具有与图10相同的图3所示的数据线驱动电路同等的功能的方框标记同一符号。
图13(A)是具有图11所示的输出电路的情况下的显示数据1001-1和1001-2的传送顺序的时序图；图13(B)是具有图12所示的输出电路的情况下的显示数据1001-1和1001-2的传送顺序的时序图。
根据以上的图面来说明本实施例的动作。
图11所示的输出电路122由用308-1～308-32表示的32个D/A变换电路和用310-1～310-384表示的384个取样保持电路构成，从各取样保持电路经开关电路313连接到液晶显示板。取样保持电路310-1的输出端子连接到Y1，310-2的输出端子连接到Y2，…，310-384的输出端子连接到Y384。因为D/A变换电路由32个构成，所以未图示的第一锁存电路和第二锁存电路也都由32个构成。
D/A变换电路308-1～308-32与取样保持电路310-1～310-384之间的连接形式是D/A变换电路308-1的输出端子连接到取样保持电路310-1～310-12，308-2的输出端子连接到取样保持电路310-13～310-24，…，308-32的输出端子连接到取样保持电路310-373～310-384。
且，取样保持电路的控制信号群311-1对应于取样保持电路310-1、310-13、310-25、…、310-361、310-373，311-2对应于取样保持电路310-2、310-14、310-26、…、310-362、310-374，…，311-12对应于取样保持电路310-12、310-24、310-36、…、310-372、310-384，每控制信号群对应于尾数渐加12的取样保持电路，各相对应的取样保持电路同时动作。
如图13(A)所示，对具有数据线驱动电路116-1～116-5的图面左侧的显示数据总线，该构成中的显示数据的传送顺序是在1水平扫描期间从D1开始传送每个12象素的显示数据D1、D13、D25、…、D1909。5个数据线驱动电路的D/A变换电路的个数是5×32＝160个，所以传送160个象素的显示数据后，再次返回到对应于数据线驱动电路116-1的显示数据，再传送每12个象素中160个象素量的显示数据D2、D14、…、D1910。重复12次来传送160×12＝1920个象素量的显示数据，对应于数据线驱动电路116-1～116-5的全部列电极的显示数据的传送就此结束。
同样，图面右侧的显示数据总线，从D1921开始传送160象素量的每12个象素的显示数据，然后从D1922开始传送160象素量的每12个象素的显示数据，…，重复12次，结束对应于数据线驱动电路116-6～116-10的全部列电极的显示数据的传送。
图12所示的输出电路122由用308-1～308-32表示的32个D/A变换电路和用310-1～310-384表示的384个取样保持电路构成，从各取样保持电路经开关电路313连接到液晶显示板的输出端子的取样保持电路310-1的输出端子连接到Y1，310-2的输出端子连接到Y2，…，310-384的输出端子连接到Y384。
D/A变换电路308-1～308-32与取样保持电路310-1～310-384之间的连接形式是D/A变换电路308-1的输出端子连接到12个取样保持电路310-1、310-33、310-65、…、310-353，308-2的输出端子连接到取样保持电路310-2、310-34、310-66…、310-354，…，308-32的输出端子连接到取样保持电路310-32、310-64、310-96…、310-384。
且，取样保持电路的控制信号群311-1对应于取样保持电路310-1～310-32，311-2对应于取样保持电路310-33～310-64，…，311-12对应于取样保持电路310-353～310-384；各相对应的取样保持电路同时动作。
如图13(B)所示，对具有数据线驱动电路116-1～116-5的图面左侧的显示数据总线，该构成中的显示数据的传送顺序是在1水平扫描期间传送对应于数据线驱动电路116-1的Y1～Y32的32象素量的显示数据D1～D32，然后传送对应于数据线驱动电路116-2的Y1～Y32的显示数据D385～D416，…，然后传送对应于数据线驱动电路116-5的Y1～Y32的显示数据D1537～D1568。这样，传送对应于数据线驱动电路116-1～116-5的160个象素量的显示数据后，再次传送对应于数据线驱动电路116-1的Y33～Y64的显示数据D33～D64，然后传送对应于数据线驱动电路116-2的Y33～Y64的显示数据D417～D448，…，重复进行传送，把1920个象素量的显示数据传送完。同样，对于图面右侧的显示数据总线，也以与图面左侧的传送顺序同样的顺序传送位移了1920象素量的显示数据。
像以上那样按对应于数据线驱动电路内的D/A变换电路、取样保持电路、取样保持电路控制信号的连接关系的模式传送显示数据就能够在使用取样保持电路的数据线驱动电路中实现多支路形式的显示数据总线。
按照本发明的实施例，由于按数据线驱动电路内部的变换模块为单位进行显示数据的传送，所以即使在比特数多的情况下，也能实现使用芯片面积小的数据线驱动电路的多支路形式的显示数据总线。另外，由于能够对每种显示色向各数据线驱动电路传送1行量的显示数据，所以能够用模拟电压来替代每种显示色的连续性。
按照本发明，将依据显示板的象素的行方向的排列顺序按顺序输入的显示数据的顺序变更为各显示驱动电路(例如数据线驱动电路)分担的M个象素量(1＜M＜1行量的象素数，M是整数)的显示数据中的每N个象素量(1≤N＜M，N是整数)的显示数据的顺序，因为该变更后的顺序是每N个象素量的显示数据中成为下一个显示驱动电路分担的显示数据的顺序，所以能够削减显示控制电路内的电路(例如D/A变换电路或锁存电路)，能使显示驱动电路小型化。
按照本发明，由于将依据显示板的象素的行方向的排列顺序按顺序输入的显示数据的顺序变更为显示驱动电路内的各变换电路分担的X个象素量(1＜X＜各显示驱动电路分担的象素数，X是整数)的显示数据中的每Y个象素量(1≤Y＜X，Y是整数)的显示数据的顺序，所以能够削减显示控制电路内的电路(例如D/A变换电路或锁存电路)，能使显示驱动电路小型化。
按照本发明，因为能够对每个R或每个G或每个B进行γ修正，所以，能够使RGB的γ特性配套，能够提高图象的再现性。
权利要求
1.一种显示控制电路，用来向将对应于显示数据的灰度电压施加于显示板的象素上的多个显示驱动电路输出所述显示数据，其特征在于，该显示控制电路中设置有依据所述显示板的象素的行方向的排列顺序按顺序接收所述显示数据的输入电路、将所述显示数据的顺序变更为各显示驱动电路分担的M个象素(1＜M＜1行量的象素数，M是整数)量的显示数据中的每N个象素(1≤N＜M，N是整数)量的显示数据的顺序的控制电路以及按变更后的顺序把所述显示数据输出到所述多个显示驱动电路的输出电路，所述变更后的顺序是每隔所述N个象素量的显示数据成为下一个显示驱动电路分担的显示数据的顺序。
2.根据权利要求1的显示控制电路，其特征在于设置有存储所述显示板的象素的1行量或多行量的显示数据的存储器；所述控制电路依据所述显示板的象素的行方向的排列顺序按顺序将所述显示数据写入所述存储器，按所述变更后的顺序从所述存储器中读出所述显示数据。
3.根据权利要求2的显示控制电路，其特征在于设置有变换电路，把来自所述输入电路的所述显示数据的比特数进行变换，再将变换后的所述显示数据输出到所述存储器。
4.根据权利要求1的显示控制电路，其特征在于所述显示板的象素具有显示R的象素、显示G的象素、显示B的象素；所述N象素量的显示数据是每个R或G或B的显示数据。
5.根据权利要求1的显示控制电路，其特征在于所述输出电路经多个显示驱动电路的共通的总线把所述显示数据输出到多个显示驱动电路。
6.根据权利要求1的显示控制电路，其特征在于所述多个显示驱动电路被分割为多组；所述控制电路对所述每组变更所述显示数据的顺序；所述输出电路对所述每组经共通的总线在所述组间并行地将所述显示数据输出到所述每组的显示驱动电路。
7.根据权利要求1的显示控制电路，其特征在于所述控制电路对所述显示板的象素的每一行变更所述显示数据的顺序。
8.一种显示控制电路，用来向将对应于显示数据的灰度电压施加于显示板上的多个显示驱动电路输出所述显示数据，其特征在于，该显示控制电路中设置有输入所述显示数据的输入电路和输出电路；所述输出电路向第一显示驱动电路输出第一显示数据，然后向第二显示驱动电路输出第二显示数据；所述第一显示数据比对应于所述第一显示驱动电路向所述显示板汇总施加的第一灰度电压群的第一显示数据群少，所述第二显示数据比对应于所述第二显示驱动电路向所述显示板汇总施加的第二灰度电压群的第二显示数据群少。
9.一种显示控制电路，用来向将对应于显示数据的灰度电压以行为单位汇总施加于显示板上的多个显示驱动电路输出所述显示数据，其特征在于，该显示控制电路中设置有输入所述显示数据的输入电路和输出电路；所述输出电路在所述多个显示驱动电路将以行为单位的灰度电压汇总施加于所述显示板上的间隔内，分多次向各显示驱动电路输出所述各显示驱动电路所分担的各显示数据。
10.一种显示驱动电路，把对应于显示数据的灰度电压施加于显示板的象素上，其特征在于，所述显示驱动电路中设置有输入所述显示数据的输入电路、把数字的所述显示数据变换为模拟的所述灰度电压的变换电路、把所述灰度电压汇总施加于相应的显示驱动电路分担的M个(1＜M＜1行量的象素数，M是整数)象素上的输出电路以及在输入了N个象素量(1≤N＜M，N是整数)的所述显示数据的情况下向其他所述显示驱动电路输出其他显示驱动电路开始输入所述显示数据的启动信号的启动输出电路。
11.根据权利要求10的显示驱动电路，其特征在于所述变换电路汇总对每个所述N象素量的显示数据进行变换。
12.根据权利要求10的显示驱动电路，其特征在于设置有对时钟信号进行计数的计数电路；在达到规定的时钟信号数的情况下，判定为所述输入电路输入了所述N个象素量的显示数据。
13.一种显示驱动电路，把对应于显示数据的灰度电压施加于显示板的象素上，其特征在于，所述显示驱动电路中设置有从显示控制电路输入所述显示数据的输入电路、把数字的所述显示数据变换为模拟的所述灰度电压的变换电路和把所述灰度电压施加于所述象素上的输出电路；所述显示控制电路依据所述显示板的象素的行方向的排列顺序按顺序接收所述显示数据，将所述显示数据的顺序变更为多个显示驱动电路分担的M个象素(1＜M＜1行量的象素数，M是整数)量的显示数据中的每N个象素(1≤N＜M，N是整数)量的显示数据的顺序，再按所述变更后的顺序把所述显示数据输出到所述多个显示驱动电路；所述变更后的顺序是每隔所述N个象素量的显示数据成为下一个显示驱动电路分担的显示数据的顺序。
14.根据权利要求13的显示驱动电路，其特征在于设置有多个所述变换电路；所述输入电路向所述多个变换电路顺序输出所述N个象素量的显示数据。
15.一种显示电路，具备将对应于显示数据的灰度电压以行为单位施加于显示板的象素上的多个显示驱动电路和向所述显示驱动电路输出所述显示数据的显示控制电路，其特征在于，所述显示控制电路依据所述显示板的象素的行方向的排列顺序按顺序接收所述显示数据，将所述显示数据的顺序变更为多个显示控制电路分担的M个象素(1＜M＜1行量的象素数，M是整数)量的显示数据中的每N个象素(1≤N＜M，N是整数)量的显示数据的顺序，再按所述变更后的顺序把所述显示数据输出到所述各显示控制电路；所述变更后的顺序是每隔所述N个象素量的显示数据成为下一个显示驱动电路分担的显示数据的顺序。
16.根据权利要求15的显示电路，其特征在于，所述显示驱动电路在输入了所述N个象素量的显示数据的情况下，向其他显示驱动电路输出其他显示驱动电路开始输入显示数据的启动信号。
17.根据权利要求15的显示电路，其特征在于，所述N个象素量的显示数据是每个R或G或B的显示数据；所述显示驱动电路对所述N个象素量的显示数据把数字的所述显示数据变换成为模拟的所述灰度电压。
18.根据权利要求17的显示电路，其特征在于设置有对每个R或G或B生成成为所述显示驱动电路生成多个灰度电压的基准的基准电压的基准电压生成电路。
19.根据权利要求18的显示电路，其特征在于设置有对所述基准电压生成电路设定每个R或G或B的γ特性的寄存器。
20.一种显示控制电路，把显示数据输出到将对应于显示数据的灰度电压施加于显示板的象素上的多个显示驱动电路，其特征在于，所述各显示驱动电路设置有多个把数字的所述显示数据变换成为模拟的所述灰度电压的变换电路；该显示控制电路设置有依据所述显示板的象素的行方向的排列顺序按顺序接收所述显示数据的输入电路、把所述显示数据的顺序变更为各变换电路分担的X个象素量(1＜X＜各显示驱动电路分担的象素数，X是整数)的显示数据中的每Y个象素量(1≤Y＜X，Y是整数)的显示数据的顺序的控制电路以及按变更后的顺序向所述各显示驱动电路输出所述显示数据的输出电路；所述变更后的顺序是每隔所述Y个象素的显示数据成为下一个变换电路分担的显示数据的顺序。
21.一种显示驱动电路，把对应于显示数据的灰度电压施加于显示板的象素上，其特征在于，所述显示驱动电路中设置有从显示控制电路输入所述显示数据的输入电路、把数字的所述显示数据变换为模拟的所述灰度电压的变换电路和把所述灰度电压施加于所述象素上的输出电路；所述显示控制电路把依据所述显示板的象素的行方向的排列顺序按顺序输入的所述显示数据的顺序变更为各变换电路分担的X个象素(1＜X＜各显示驱动电路分担的象素数，X是整数)量的显示数据中的每Y个象素(1≤Y＜X，Y是整数)量的显示数据的顺序，再按所述变更后的顺序把所述显示数据输出到各显示驱动电路；所述变更后的顺序是每隔所述Y个象素量的显示数据成为下一个变换电路分担的显示数据的顺序。
22.一种显示电路，具备将对应于显示数据的灰度电压以行为单位施加于显示板的象素上的多个显示驱动电路和向所述显示驱动电路输出所述显示数据的显示控制电路，其特征在于，还设置有对每个R或G或B调整γ特性的调整电路；各显示驱动电路设置有从基准电压生成多级灰度电压的电路和从所述多级灰度电压选择对应于数字的所述显示数据的模拟的所述灰度电压的变换电路；所述变换电路按RGB是共通的且按RGB或GBR或BRG或BGR的顺序从所述多级灰度电压中选择所述灰度电压。
23.根据权利要求22的显示电路，其特征在于所述调整电路具备对每个R或每个G或每个B生成基准电压的基准电压生成电路和对所述基准电压生成电路设定每个R或每个G或每个B的γ特性的寄存器。
24.一种显示控制电路，在将对应于显示数据的灰度电压施加于显示板上的多个显示驱动电路中，其特征在于，具备依据所述显示板的象素的行方向的排列顺序按顺序接收所述显示数据的输入电路、把数字的所述显示数据变换为模拟的所述灰度电压的多个变换电路、所述输入电路输入的所述显示数据的顺序变更为各变换电路分担的X个象素(1＜X＜各显示驱动电路分担的象素数，X是整数)量的显示数据中的每Y个象素(1≤Y＜X，Y是整数)量的显示数据的顺序再向所述多个变换电路输出的控制电路以及把所述灰度电压汇总施加到所述显示板的象素上的输出电路，所述变更后的顺序是每隔所述Y个象素量的显示数据成为下一个变换电路分担的显示数据的顺序。
全文摘要
本发明的目的在于削减数据线驱动电路内部的电路而使数据线驱动电路小型化。定时控制电路104依据显示板的象素的行方向的排列顺序按顺序接收显示数据102，把显示数据的顺序变更为各显示控制电路分担的M个象素(1＜M＜1行的象素数，M是整数)量的显示数据中的每N个象素(1≤N＜M，N是整数)量的显示数据的顺序，按照变更后的顺序向数据线控制电路116－2输出显示数据108，在数据线控制电路116输入了对应于N个象素量的显示数据108的情况下，向其他显示驱动电路116－2输出用来使其他显示驱动电路116－2开始显示数据输入的输入启动信号117－2。
文档编号G09G5/10GK1551065SQ200410042318
公开日2004年12月1日 申请日期2004年5月17日 优先权日2003年5月15日
发明者大石纯久, 新田博幸, 丸山纯一, 高田直树, 小野健一, 一, 幸, 树 申请人:瑞萨科技有限公司