专利名称：用于向mems显示元件写入数据的方法及系统的制作方法
技术领域：
本发明揭示电荷平衡的显示数据写入方法，其在所选的帧更新周期期间使用具有相反极性的写入循环及保持循环。可提供一释放循环来减小一既定显示元件陷于一受激励状态中的几率。
背景技术：
微机电系统(MEMS)包括微机械元件、激励器及电子元件。微机械元件可采用沉积、蚀刻或其他可蚀刻掉衬底及/或所沉积材料层的若干部分或可添加若干层以形成电和机电装置的微机械加工工艺制成。一种类型的MEMS装置被称为干涉式调制器。干涉式调制器可包含一对导电板，其中之一或二者均可全部或部分地透明及/或为反射性，且在施加一个适当的电信号时能够相对运动。其中一个板可包含一沉积在一衬底上的静止层，另一个板可包含一通过一空气间隙与该静止层隔开的金属隔板。上述装置具有广泛的应用范围，且在此项技术中，利用及/或修改这些类型装置的特性、以使其性能可用于改善现有产品及制造目前尚未开发的新产品将颇为有益。
发明内容
本发明的系统、方法及装置均具有多个方面，任一单个方面均不能单独决定其所期望特性。现在，对其更主要的特性进行简要说明，此并不限定本发明的范围。在查看这一说明，尤其是在阅读了标题为“具体实施方式
”的部分之后，人们即可理解本发明的特性如何提供优于其他显示装置的优点。
在一实施例中，提供一种激励一MEMS显示元件的方法，其中所述MEMS显示元件包括一MEMS显示元件阵列的一部分。所述方法包括在一显示器写入过程的一第一部分期间，使用一为一第一极性的电位差将显示数据写入至所述MEMS显示元件，及在所述显示器写入过程的一第二部分期间，使用一具有一与所述第一极性相反的极性的电位差将所述显示数据重写入至所述MEMS显示元件。随后，在所述显示器写入过程的一第三部分期间，将一具有所述第一极性的第一偏置电位施加至所述MEMS显示元件，及在所述显示器写入过程的一第四部分期间，将一具有所述相反极性的第二偏置电位施加至所述MEMS显示元件。
在另一实施例中，提供一种在一MEMS显示元件阵列上维持一显示数据帧的方法，其包括向所述MEMS显示元件交替地施加具有相反极性的大致相等的偏置电压，施加时间达至少部分地由一显示系统接收显示数据帧的速率的倒数所界定的时间周期。每一时间周期可基本等于1/(2f)或1/(4f)，其中f是一所规定的帧刷新循环的频率。
在另一实施例中，提供一种以一每一所规定的帧更新周期一个帧的速率将显示数据帧写入至一MEMS显示元件阵列的方法，其包括将显示数据写入至所述MEMS显示元件，其中所述写入花费不到所述帧更新周期，并将一系列极性交替的偏置电位施加至所述MEMS显示元件达所述帧更新周期的剩余时间。
本发明还提供显示装置。在一个此种实施例中，一MEMS显示装置配置成以一帧更新速率显示图像，所述帧更新速率界定一帧更新周期。所述显示装置包括行及列驱动电路，所述行及列驱动电路配置成将一极性平衡的偏置电压序列施加至一MEMS显示阵列的基本上所有的列，施加时间达至少一个帧更新周期的某些部分，其中所述部分由完成一第一帧的一帧写入过程与开始下一后续帧的一帧写入过程之间剩余的一时间来界定。
图1为一等角图，其显示一干涉调制器显示器的一实施例的一部分，其中一第一干涉调制器的一可移动反射层处于一释放位置，且一第二干涉调制器的一可移动反射层处于一受激励位置。
图2为一系统方框图，其显示一包含一3×3干涉式调制器显示器的电子装置的一实施例。
图3为图1所示干涉式调制器的一实例性实施例的可移动镜位置与所施加电压的关系图。
图4为一组可用于驱动干涉式调制器显示器的行和列电压的示意图。
图5A及图5B显示可用于向图2所示3×3干涉式调制器显示器写入一显示数据帧的行和列信号的一实例性时序图。
图6A为一图1所示装置的剖面图。
图6B为一干涉式调制器的一替代实施例的一剖面图。
图6C为一干涉式调制器的另一替代实施例的一剖面图。
图7为一时序图，其显示向不同的显示数据帧施加相反的写入极性。
图8为一时序图，其显示在本发明的一第一实施例中，在一帧更新周期期间的写入循环及保持循环。
图9为一时序图，其显示在本发明的一第一实施例中，在一帧更新周期期间的写入循环及保持循环。
图10为一时序图，其显示在帧更新周期期间的可变长度的写入循环及保持循环。
图11A及11B为系统方块图，其显示一包含复数个干涉式调制器的视觉显示装置的一实施例。
具体实施例方式
以下详细说明涉及本发明的某些具体实施例。不过，本发明可通过许多种不同的方式实施。在本说明中，会参照附图，在附图中，相同的部件自始至终使用相同的数字标识。根据以下说明容易看出，本发明可在任一配置用于显示图像(无论是动态图像(例如视频)还是静态图像(例如静止图像)，也无论是文字图像还是图片图像)的装置中实施。更具体而言，设想本发明可在例如(但不限于)以下等众多种电子装置中实施或与这些电子装置相关联移动电话、无线装置、个人数据助理(PDA)、手持式计算机或便携式计算机、GPS接收器/导航器、照像机、MP3播放器、摄录机、游戏机、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如，里程表显示器等)、驾驶舱控制装置及/或显示器、摄像机视图显示器(例如，车辆的后视摄像机显示器)、电子照片、电子告示牌或标牌、投影仪、建筑结构、包装及美学结构(例如，一件珠宝的图像显示器)。与本文所述的MESE装置具有类似结构的MEMS装置也可用于非显示应用，例如用于电子切换装置。
在图1中显示一种包含一干涉式MEMS显示元件的干涉式调制器显示器实施例。在这些装置中，像素处于亮或暗状态。在亮(“开(on)”或“打开(open)”)状态下，显示元件将入射可见光的一大部分反射至用户。在处于暗(“关(off)”或“关闭(closed)”)状态下时，显示元件几乎不向用户反射入射可见光。视不同的实施例而定，可颠倒“on”及“off”状态的光反射性质。MEMS像素可配置为主要在所选色彩下反射，以除黑色和白色之外还可实现彩色显示。
图1为一等角图，其显示一视觉显示器的一系列像素中的两相邻像素，其中每一像素包含一MEMS干涉式调制器。在某些实施例中，一干涉式调制器显示器包含一由这些干涉式调制器构成的行/列阵列。每一干涉式调制器包括一对反射层，该对反射层定位成彼此相距一可变且可控的距离，以形成一至少具有一个可变尺寸的光学谐振腔。在一实施例中，其中一个反射层可在两个位置之间移动。在本文中称为释放状态的第一位置上，该可移动层的位置距离一固定的局部反射层相对远。在第二位置上，该可移动层的位置更近地靠近该局部反射层。根据可移动反射层的位置而定，从这两个层反射的入射光会以相长或相消方式干涉，从而形成各像素的总体反射或非反射状态。
在图1中显示的像素阵列部分包括两个相邻的干涉式调制器12a和12b。在左侧的干涉调制器12a中，显示一可移动的高度反射层14a处于一释放位置，该释放位置距一固定的局部反射层16a一预定距离。在右侧的干涉调制器12b中，显示一可移动的高度反射层14b处于一受激励位置处，该受激励位置靠近固定的局部反射层16b。
固定层16a、16b导电、局部透明且局部为反射性，并可通过例如在一透明衬底20上沉积将一个或多个各自为铬及氧化铟锡的层而制成。所述各层被图案化成平行条带，且可形成一显示装置中的行电极，如将在下文中所进一步说明。可移动层14a、14b可形成为由沉积在支柱18顶部的一或多个沉积金属层(与行电极16a、16b正交)及一沉积在支柱18之间的中间牺牲材料构成的一系列平行条带。在牺牲材料被蚀刻掉以后，这些可变形的金属层与固定的金属层通过一规定的气隙19隔开。这些可变形层可使用一具有高度导电性及反射性的材料(例如铝)，且该些条带可形成一显示装置中的列电极。
在未施加电压时，腔19保持位于层14a、16a之间，且可变形层处于如图1中像素12a所示的一机械弛豫状态。然而，在向一所选行和列施加电势差之后，在所述行和列电极相交处的对应像素处形成的电容器变成充电状态，且静电力将这些电极拉向一起。如果电压足够高，则可移动层发生形变，并被压到固定层上(可在固定层上沉积一介电材料(在该图中未示出)，以防止短路，并控制分隔距离)，如图1中右侧的像素12b所示。无论所施加的电势差极性如何，该行为均相同。由此可见，可控制反射与非反射像素状态的行/列激励与传统的LCD及其他显示技术中所用的行/列激励在许多方面相似。
图2至图5显示一个在一显示应用中使用一干涉式调制器阵列的实例性方法及系统。图2为一系统方框图，该图显示一可体现本发明各方面的电子装置的一个实施例。在该实例性实施例中，所述电子装置包括一处理器21-其可为任何通用单芯片或多芯片微处理器，例如ARM、Pentium、Pentium II、PentiumIII、Pentium IV、PentiumPro、8051、MIPS、Power PC、ALPHA，或任何专用微处理器，例如数字信号处理器、微控制器或可编程门阵列。按照业内惯例，可将处理器21配置成执行一个或多个软件模块。除执行一个操作系统外，还可将该处理器配置成执行一个或多个软件应用程序，包括网页浏览器、电话应用程序、电子邮件程序或任何其他软件应用程序。
在一实施例中，处理器21还配置成与一阵列控制器22进行通信。在一实施例中，该阵列控制器22包括向一像素阵列30提供信号的一行驱动电路24及一列驱动电路26。图1中所示的阵列剖面图在图2中以线1-1示出。对于MEMS干涉式调制器，所述行/列激励协议可利用图3所示的这些装置的滞后性质。其可能需要例如一10伏的电势差来使一可移动层自释放状态变形至受激励状态。然而，当所述电压自该值降低时，在所述电压降低回至10伏以下时，所述可移动层将保持其状态。在图3的实例性实施例中，在电压降低至2伏以下之前，可移动层不会完全释放。因此，在图3所示的实例中，存在一大约为3-7伏的电压范围，在该电压范围内存在一施加电压窗口，在该窗口内所述装置稳定在释放或受激励状态。在本文中将其称为“滞后窗口”或“稳定窗口”。对于一具有图3所示滞后特性的显示阵列而言，行/列激励协议可设计成在行选通期间，向所选通行中将被激励的像素施加一约10伏的电压差，并向将被释放的像素施加一接近0伏的电压差。在选通之后，向像素施加一约5伏的稳态电压差，以使其保持在行选通使其所处的任何状态。在被写入之后，在该实例中，每一像素均承受一处于3-7伏“稳定窗口”内的电位差。该特性使图1所示的像素设计在相同的所施加电压条件下稳定在一既有的激励状态或释放状态。由于干涉调制器的每一像素，无论处于激励状态还是释放状态，实质上均是一由所述固定反射层及移动反射层所构成的电容器，因此，该稳定状态可在一滞后窗口内的电压下得以保持而几乎不消耗功率。如果所施加的电势恒定，则基本上没有电流流入像素。
在典型应用中，可通过根据第一行中所期望的一组受激励像素确定一组列电极而形成一显示帧。此后，将行脉冲施加于第1行的电极，从而激励与所确定的列线对应的像素。此后，将所确定的一组列电极变成与第二行中所期望的一组受激励像素对应。此后，将脉冲施加于第2行的电极，从而根据所确定的列电极来激励第2行中的适当像素。第1行的像素不受第2行的脉冲的影响，且保持其在第1行的脉冲期间所设定的状态。可按顺序性方式对全部系列的行重复此过程，以形成所述帧。通常，通过以某一所需帧数/秒的速度连续地重复该过程来用新的显示数据刷新及/或更新这些帧。还有很多种用于驱动像素阵列的行及列电极以形成显示帧的协议为人们所熟知，且可与本发明一起使用。
图4及图5显示一种用于在图2所示的3x3阵列上形成一显示帧的可能的激励协议。图4显示一组可用于那些展现出图3所示的滞后曲线的像素的可能的列及行电压水平。在图4的实施例中，激励一像素包括将相应的列设定至-Vbias，并将相应的行设定至+ΔV，其可分别对应于-5伏及+5伏。释放像素则是通过将相应的列设定至+Vbias并将相应的行设定至相同的+ΔV以便在所述像素两端形成0伏的电势差来实现。在那些行电压保持为0伏的行中，像素稳定于其最初所处的状态，而与该列是处于+Vbias还是-Vbias无关。同样如在图4中所示，应了解，可使用极性与上述极性相反的电压，例如激励一像素可包括将相应的列设定至+Vbias，并将相应的行设定至-ΔV。在该实施例中，释放像素是通过将相应的列设定至-Vbias并将相应的行设定至相同的-ΔV以便在所述像素两端形成0伏的电位差来实现。
图5B为一显示一系列施加于图2所示的3×3阵列的行及列信号的时序图，其将形成图5A所示的显示布置，其中受激励像素为非反射性。在写入图5A所示的帧之前，像素可处于任何状态，在该实例中，所有的行均处于0伏，且所有的列均处于+5伏。在这些所施加电压下，所有的像素稳定于其现有的受激励状态或释放状态。
在图5A所示的帧中，像素(1，1)、(1，2)、(2，2)、(3，2)及(3，3)受到激励。为实现这一效果，在第1行的一“行时间”期间，将第1列及第2列设定为-5伏，将第3列设定为+5伏。此不会改变任何像素的状态，因为所有像素均保持处于3-7伏的稳定窗口内。此后，通过一自0伏上升至5伏然后又下降回至0伏的脉冲来选通第1行。由此激励像素(1，1)和(1，2)并释放像素(1，3)。阵列中的其他像素均不受影响。为将第2行设定为所期望状态，将第2列设定为-5伏，将第1列及第3列被设定为+5伏。此后，向第2行施加相同的选通脉冲将激励像素(2，2)并释放像素(2，1)和(2，3)。同样，阵列中的其他像素均不受影响。类似地，通过将第2列和第3列设定为-5伏，并将第1列设定为+5伏对第3行进行设定。第3行的选通脉冲将第3行像素设定为图5A所示的状态。在写入帧之后，行电势为0，而列电势可保持在+5或-5伏，且此后显示器将稳定于图5A所示的布置。应了解，可对由数十或数百个行和列构成的阵列使用相同的程序。还应了解，用于实施行和列激励的电压的定时、顺序及电平可在以上所述的一般原理内变化很大，且上述实例仅为实例性，任何激励电压方法均可与本发明一起使用。
按照上述原理运行的干涉式调制器的详细结构可千变万化。举例而言，图6A-6C显示移动镜结构的三种不同实施例。图6A为图1所示实施例的剖面图，其中在正交延伸的支撑件18上沉积一金属材料条带14。在图6B中，可移动反射材料14仅在隅角处在系链32上连接至支撑件。在图6C中，可移动反射材料14悬吊在一可变形层34上。由于反射材料14的结构设计及所用材料可在光学特性方面得到优化，且可变形层34的结构设计和所用材料可在所期望机械特性方面得到优化，因此该实施例具有优点。在许多公开文件中，包括例如第2004/0051929号美国公开申请案中，描述了各种不同类型干涉装置的生产。可使用很多种人们所熟知的技术来制成上述结构，此包括一系列材料沉积、图案化及蚀刻步骤。
上述装置的一个方面是电荷可在装置中各层之间的电介质上积聚，当一始终处于同一方向的电场激励所述装置并使所述装置保持处于受激励状态时尤其如此。例如，如果在所述装置受到量值大于外稳定阈值的电位激励时，所述移动层始终相对于固定层处于一更高的电位，则在各层之间的电介质上缓慢增加的积聚电荷可开始使装置的滞后曲线偏移。这是人们所不期望的，因为此致使显示器的性能随时间变化，且对于以不同的方式受到激励的不同像素会以不同的方式随时间变化。由图5B所示的实例可见，一既定像素在受激励期间承受10V的电位差，在本实例中，行电极每次均处于一比列电极高10V的电位。因此在激励期间，各板之间的电场始终指向一个方向自行电极指向列电极。
该问题可通过如下方式来减轻在显示器写入过程的一第一部分期间，使用一具有一第一极性的电位差来激励MEMS显示元件；且在显示器写入过程的一第二部分期间，使用一具有与所述第一极性相反的极性的电位差来激励MEMS显示元件。该基本原理显示于图7、8A及8B中。
在图7中，按顺序写入两个显示数据帧帧N及帧N+1。在该图中，各列的数据在行1的行时间期间对行1有效(即+5或-5，视行1中像素的所期望状态而定)，在行2的行时间期间对行2有效，且在行3的行时间期间对行3有效。帧N的写入如图5B所示，此在本文中将称作正极性，其中在MEMS装置受激励期间，行电极比列电极高10V。在本实例中，在激励期间，列电极可处于-5V，且行上的扫描电压为+5V。因此对于帧N，根据上图4的中心行对显示元件实施激励及释放。
帧N+1是根据图4中的最下行进行写入。对于帧N+1，扫描电压为-5V，且列电压设定为在+5V时激励且在-5V时释放。因此，在帧N+1中，列电压比行电压高10V，此在本文中称作负极性。随着显示器连续地刷新及/或更新，极性可在各帧之间交替帧N+2以与帧N相同的方式写入，帧N+3以与帧N+1相同的方式写入，依此类推。通过这种方式，以两种极性来进行像素激励。在遵循该原理的实施例中，在规定时刻分别将相反极性的电位施加至一既定的MEMS元件达规定的持续时间，所述规定的持续时间取决于向所述阵列的MEMS元件写入图像数据的速率，且在一既定的显示器使用周期内，所述相反的电位差分别施加一大致相等的时间量。此有助于减少随时间的延长而积聚在电介质上的电荷。
可构建该方案的许多种修改形式。例如，帧N及帧N+1可包含不同的显示数据。或者，其可为以相反极性两次写入所述阵列的相同显示数据。图8中进一步详细地显示了一个具体实施例，其中将相同数据以相反极性的信号写入两次。
在该图中，显示帧N及N+1更新周期。这些更新周期通常为所选帧更新速率的倒数，所述帧更新速率由显示系统接收新的显示数据帧的速率所界定。该速率可例如为15Hz、30Hz、或另一频率，此视正在显示的图像数据的性质而定。
本文所述显示元件的一个特征是一数据帧通常可在一短于由帧更新速率所界定的更新周期的时间周期中写入至显示元件阵列。在图8所示实施例中，将帧更新周期划分成四个部分或间隔，在图8中分别标记为40、42、44及46。图8显示一3行式显示器(例如图5A所示)的时序图。
在一帧更新周期的第一部分40期间，使用调制器元件两端的一第一极性的电位差来写入帧。例如，施加至行及列的电压可遵循图4B的中心行及图5B所示的极性。如在图7中一般，在图8中未单独显示列电压，而是将列电压显示为一多导体的总线，其中列电压在周期50期间对行1数据有效、在周期52期间对行2数据有效、在周期54期间对行3数据有效，其中“有效”是指一所选的电压，其视拟写入的列中显示元件的所期望状态而异。在图5B所示实例中，每一列均可采取+5或-5的电位，此视所期望的显示元件状态而异。如上文所解释，行脉冲51根据需要设定行1显示元件的状态，行脉冲53根据需要设定行2显示元件的状态，行脉冲55根据需要设定行3显示元件的状态。
在帧更新周期的一第二部分42期间，通过向显示元件施加相反的极性来写入相同的数据。在该周期期间，各列上所存在的电压与在第一部分40期间存在的电压相反。如果在时间周期50期间在一列上的电压为例如+5V，则在时间周期60期间其将为-5V，反之亦然。对于按顺序向各列施加显示数据集合而言同样如此，例如周期62期间的电位与周期52期间的电位相反，且周期64期间的电位与在时间周期54期间施加的电位相反。在第二部分42期间，与在帧更新周期的第一部分40期间所提供的行选通信号具有相反极性的行选通信号61、63、65将与在第一部分40期间所写入的相同的数据重写入至所述阵列，但在显示元件两端所施加电压的极性反转。
在图8所示实施例中，第一周期40及第二周期42二者均在帧更新周期结束之前完成。在该实施例中，该时间周期填充有一对交替的保持周期44及46。使用图3-5所示阵列作为一实例，在第一保持周期44期间，各行均保持处于0伏特，且各列均变至+5V。在第二保持周期46期间，各行仍保持在0伏特，而各列均变至-5V。因此，在对阵列写入帧N之后、但在对阵列写入帧N+1之前的周期期间，相反极性的偏置电位分别施加至阵列中的元件。在这些周期期间，阵列元件的状态不会变化，但施加相反极性的电位来使积聚在显示元件中的电荷最少化。
在对应于帧N+1的下一帧更新周期期间，可重复该过程，如图8所示。应了解，可利用该总体方法的多种修改形式来达到有利的效果。例如，可提供多于两个保持周期。图9显示一其中逐行而非逐帧地以相反极性实施写入的实施例。在该实施例中，使图8所示的时间周期40及42交错。此外，调制器在一种极性下可能比在另一种极性下更易于充电，因而尽管正的与负的写入及保持时间基本上完全相等通常最为有利，然而在某些情形中使正极性与负极性激励及保持的相对时间周期略微偏斜可能有利。因此，在一实施例中，可调节写入循环及保持循环的时间，以使电荷能够平衡掉。在一实例性实施例中-此处使用纯粹选择用于例解及易于计算的值，电极材料在正极性下具有的充电速率可为在负极性下的充电速率的两倍快。如果正的写入循环write+为10ms，则为进行补偿，负的写入循环write-可为20ms。因此，write+循环将占整个写入循环的三分之一，而write-循环将占整个写入时间的三分之二。同样地，保持循环也可具有相似的时间比。在其他实施例中，电场的变化可为非线性，以使充电或放电速率可随时间变化。在此种情形中，可根据非线性的充电及放电速率来调节循环时间。
在某些实施例中，有数个定时变量可分别编程，以保证DC的电中性及一致的滞后窗口。这些定时设定值包括但不限于write+及write-循环时间，正保持及负保持循环时间，及行选通时间。
尽管本文所述的帧更新循环具有如下组次序write+，write-，hold+及hold-，然而该次序可加以改变。在其他实施例中，循环的次序可为这些循环的任一种其他排列。在又一些实施例中，可对不同的显示更新周期使用不同的循环及不同的循环排列。例如，帧N可仅包含一write+循环、hold+循环及一hold-循环，而随后的帧N+1可仅包含一write-、hold+及hold-循环。另一实施例可对一个或一系列帧使用write+、hold+、write-、hold-，然后对接下来的随后一个或一系列帧使用write-、hold-、write+、hold+。还应了解，可分别为每一列选取正极性及负极性保持循环的次序。在该实施例中，某些列首先经历hold+循环、随后经历hold-循环，而其他列则首先经历hold-循环、随后经历hold+循环。在一实例中，视列驱动电路的配置而定，更佳的情况可能为在第一保持循环44中将一半的列设定为-5V并将一半的列设定为+5V、然后在第二保持循环46中转换所有列的极性以将第一半设定至+5V并将第二半设定至-5V。
还已发现，较佳地使MEMS显示元件周期性地包含一释放循环。较佳地在某些帧更新循环期间为一行或多行实施该释放循环。通常相对不经常地提供该释放循环，例如每100,000或1,000,000次帧更新、或显示器每工作一小时或数个小时。此种对所有或基本上所有像素进行周期性释放的目的是减小因所显示图像的性质而长时期受到连续激励的MEMS显示元件陷于受激励状态的几率。在图8所示实施例中，例如，周期50可为一每100,000次帧更新将行1中的所有显示元件写成一释放状态的write+循环。可使用周期52、54及/或60、62、64为显示器的所有行实施相同的作业。由于其不经常出现且持续的周期短，因而这些释放循环可在时间上相隔很远地散布(例如每100,000次或更多次帧更新进行一次或显示器每工作一个或多个小时进行一次)，并在不同的时刻分布于显示器的不同的行上，以便消除对呈现给一正常观察者的显示器的可视显现造成的任何可觉察的影响。
图10显示另一实施例，其中帧写入可占用帧更新周期的一可变的量，且为填充在完成对一个帧的显示器写入过程与开始对后一帧的显示器写入过程之间的时间而调节保持循环周期的长度。在该实施例中，写入一数据帧的时间(例如周期40及42)可视数据帧如何不同于前一帧而异。在图10中，帧N要求进行一其中阵列的所有行均得到选通的完整的帧写入作业。为在两种极性下进行这种作业，需要图8及9所示的时间周期40及42。对于帧N+1，仅某些行需要更新，因为在本实例中，对于阵列中的某些行而言，图像数据是相同的。未发生变化的行(例如图10中的行1及行N)不会被选通。因而，由于仅需要选通某些行，因而将新数据写入至阵列所需要的周期70及72缩短。对于帧N+1，为填充在开始写入帧N+2之前的剩余时间，将保持循环44、46延长。
在本实例中，帧N+2未相对于帧N+1出现变化。因而不需要写入循环，且保持循环44及46完全充满帧N+2的更新周期。如上文所述，可使用多于两个保持循环，例如四个循环、八个循环等等。
图11A及11B为显示一显示装置2040的一实施例的系统方块图。显示装置2040例如可为蜂窝式电话或移动电话。然而，显示装置2040的相同组件及其稍作变化的形式也可作为例如电视及便携式媒体播放器等各种类型显示装置的例证。
显示装置2040包括一外壳2041、一显示器2030、一天线2043、一扬声器2045、一输入装置2048及一麦克风2046。外壳2041通常由所属领域的技术人员所熟知的众多种制造工艺中的任一种工艺制成，包括注射成型及真空成形。此外，外壳2041可由众多种材料中的任一种材料制成，包括但不限于塑料、金属、玻璃、橡胶及陶瓷、或其一组合。在一实施例中，外壳2041包括可拆式部分(未图示)，这些可拆式部分可与其他具有不同颜色的、或包含不同标识、图片或符号的可拆式部分换用。
实例性显示装置2040的显示器2030可为众多种显示器中的任一种，包括本文所述的双稳显示器。在其他实施例中，显示器2030包括例如上文所述的等离子体显示器、EL、OLED、STN LCD或TFT LCD等平板显示器、或例如CRT或其他管式装置等非平板显示器，这些显示器为所属领域的技术人员所熟知。然而，为便于说明本实施例，显示器2030包括如本文所述的干涉式调制器显示器。
图11B示意性地显示实例性显示装置2040的一实施例中的组件。所示实例性显示装置2040包括一外壳2041，并可包括其他至少部分地封闭于其中的组件。例如，在一实施例中，实例性显示装置2040包括一网络接口2027，该网络接口2027包括一耦接至一收发器2047的天线2043。收发器2047连接至处理器2021，处理器2021又连接至调节软件2052。调节软件2052可配置成对一信号进行调节(例如对一信号进行滤波)。调节软件2052连接至一扬声器2045及一麦克风2046。处理器2021还连接至一输入装置2048及一驱动控制器2029。驱动控制器2029耦接至一帧缓冲器2028并耦接至阵列驱动器2022，阵列驱动器2022又耦接至一显示阵列2030。一电源2050根据具体实例性显示装置2040的设计的要求为所有组件供电。
网络接口2027包括天线2043及收发器2047，以使实例性显示装置2040可通过网络与一个或多个装置进行通信。在一实施例中，网络接口2027还可具有某些处理功能，以降低对处理器2021的要求。天线2043是所属领域的技术人员所知的用于发射及接收信号的任一种天线。在一实施例中，该天线根据IEEE802.11标准(包括IEEE 802.11(a)，(b)，或(g))来发射及接收RF信号。在另一实施例中，该天线根据蓝牙(BLUETOOTH)标准来发射及接收RF信号。倘若为蜂窝式电话，则该天线被设计成接收CDMA、GSM、AMPS或其他用于在无线移动电话网络中进行通信的习知信号。收发器2047对自天线2043接收的信号进行预处理，以使其可由处理器2021接收及进一步处理。收发器2047还处理自处理器2021接收到的信号，以使其可通过天线2043自实例性显示装置2040发射。
在一替代实施例中，可由一接收器取代收发器2047。在又一替代实施例中，可由一图像源取代网络接口2027，该图像源可存储或产生拟发送至处理器2021的图像数据。例如，该图像源可为数字视盘(DVD)或一含有图像数据的硬盘驱动器、或一产生图像数据的软件模块。
处理器2021通常控制实例性显示装置2040的总体运行。处理器2021自网络接口2027或一图像源接收数据(例如压缩的图像数据)，并将该数据处理成原始图像数据或处理成一种易于处理成原始图像数据的格式。然后，处理器2021将处理后的数据发送至驱动控制器2029或发送至帧缓冲器2028进行存储。原始数据通常是指可识别一图像内每一位置处的图像特性的信息。例如，所述图像特性可包括颜色、饱和度及灰度级。
在一实施例中，处理器2021包括一微控制器、CPU、或用于控制实例性显示装置2040的运行的逻辑单元。调节硬件2052通常包括用于向扬声器2045发送信号及用于自麦克风2046接收信号的放大器及滤波器。调节硬体2052可为实例性显示装置2040内的离散组件，或者可并入处理器2021或其他组件内。
驱动控制器2029直接自处理器2021或自帧缓冲器2028接收由处理器2021产生的原始图像数据，并适当地将原始图像数据重新格式化以便高速传输至阵列驱动器2022。具体而言，驱动控制器2029将原始图像数据重新格式化成一具有光栅状格式的数据流，以使其具有一适合于扫描显示阵列2030的时间次序。然后，驱动控制器2029将格式化后的信息发送至阵列驱动器2022。尽管驱动控制器2029(例如LCD控制器)通常是作为一独立的集成电路(IC)与系统处理器2021相关联，然而这些控制器也可按许多种方式进行构建。其可作为硬件嵌入于处理器2021中、作为软件嵌入于处理器2021中、或以硬件形式与阵列驱动器2022完全集成在一起。
通常，阵列驱动器2022自驱动控制器2029接收格式化后的信息并将视频数据重新格式化成一组平行的波形，该组平行的波形每秒许多次地施加至来自显示器的x-y像素阵列的数百条、有时数千条引线。
在一实施例中，驱动控制器2029、阵列驱动器2022、及显示阵列2030适用于本文所述的任一类型的显示器。举例而言，在一实施例中，驱动控制器2029是一传统的显示控制器或一双稳显示控制器(例如一干涉式调制器控制器)。在另一实施例中，阵列驱动器2022是一传统驱动器或一双稳显示驱动器(例如一干涉式调制器显示器)。在一实施例中，驱动控制器2029与阵列驱动器2022集成在一起。这种实施例在例如蜂窝式电话、手表及其他小面积显示器等高度集成的系统中很常见。在又一实施例中，显示阵列2030是一典型的显示阵列或一双稳显示阵列(例如一包含一干涉式调制器阵列的显示器)。
输入装置2048使得用户能够控制实例性显示装置2040的运行。在一实施例中，输入装置2048包括一小键盘(例如QWERTY键盘或电话小键盘)、一按钮、一开关、一触敏屏幕、一压敏或热敏薄膜。在一实施例中，麦克风2046是实例性显示装置2040的输入装置。当使用麦克风2046向该装置输入数据时，可由用户提供语音命令来控制实例性显示装置2040的运行。
电源2050可包括所属领域中众所周知的各种能量存储装置。例如，在一实施例中，电源2050是一可再充电的蓄电池，例如镍-镉蓄电池或锂离子蓄电池。在另一实施例中，电源2050是一可再生能源、电容器或太阳能电池，包括塑料太阳能电池及太阳能电池涂料。在另一实施例中，电源2050经配置以从墙上插座接收电力。
在某些实施方案中，控制可编程性如上文所述驻存于一驱动控制器中，该驱动控制器可位于电子显示系统中的数个位置上。在某些情形中，控制可编程性驻存于阵列驱动器2022中。所属领域的技术人员将知，可以任意数量的硬件及/或软件组件及不同的配置来实施上述优化。
所属领域的技术人员应了解，可在不背离本发明的精神下作出众多的各种修改。因此，应清楚地了解，本发明的形式仅为例示性，而不想限制本发明的范围。
权利要求
1.一种用于激励一MEMS显示元件的方法，所述MEMS显示元件包括一MEMS显示元件阵列的一部分，所述方法包括在一显示器写入过程的一第一部分期间，使用一具有一第一极性的电位差来将显示数据写入至所述MEMS显示元件；在所述显示器写入过程的一第二部分期间，使用一具有一与所述第一极性相反的极性的电位差来将所述显示数据重写入至所述MEMS显示元件；在所述显示器写入过程的一第三部分期间，将一具有所述第一极性的第一偏置电位施加至所述MEMS显示元件；及在所述显示器写入过程的一第四部分期间，将一具有所述相反极性的第二偏置电位施加至所述MEMS显示元件。
2.如权利要求1所述的方法，其中所述显示器写入过程的所述第一部分包括将一第一显示数据帧写入至所述MEMS显示元件阵列，且其中所述显示器写入过程的所述第二部分包括将所述第一显示数据帧重写入至所述MEMS显示元件阵列。
3.如权利要求2所述的方法，其中所述显示器写入过程的所述第三及第四部分包括在所述重写入之后保持所述第一显示数据帧。
4.如权利要求3所述的方法，其另外包括使用所述写入、重写入、施加一第一偏置电位及施加一第二偏置电位来写入一第二显示数据帧。
5.如权利要求1所述的方法，其中所述显示器写入过程的所述第一部分包括将一第一行显示数据写入至所述MEMS显示元件阵列，且其中所述显示器写入过程的所述第二部分包括将所述第一行显示数据重写入至所述MEMS显示元件阵列。
6.如权利要求5所述的方法，其中所述显示器写入过程的所述第三及第四部分包括在所述重写入之后保持所述第一行显示数据。
7.如权利要求6所述的方法，其另外包括使用所述写入、重写入、施加一第一偏置电位及施加一第二偏置电位来写入一第二行显示数据。
8.如权利要求1所述的方法，其中所述显示器写入过程的所述第一、第二、第三、及第四部分分别包括一时间周期的大约四分之一，所述时间周期由一显示系统接收显示数据帧的速率的倒数来界定。
9.如权利要求1所述的方法，其中所述第一部分及所述第二部分一同包括一时间周期的不到1/2，所述时间周期由一显示系统接收显示数据帧的速率的倒数来界定。
10.如权利要求1所述的方法，其中所述第一部分延续一第一时间周期，且所述第二部分延续一第二时间周期。
11.如权利要求10所述的方法，其中所述第一与第二时间周期不相同。
12.如权利要求11所述的方法，其中所述第一及第二时间周期至少部分地根据一与极性相关的电介质充电速率来确定。
13.一种在一MEMS显示元件阵列上维持一显示数据帧的方法，所述方法包括向所述MEMS显示元件交替地施加具有相反极性的大致相等的偏置电压，施加时间持续至少部分地由一显示系统接收显示数据帧的速率的倒数所界定的时间周期。
14.如权利要求13所述的方法，其中每一所述时间周期均基本等于1/(2f)，其中f是一规定的帧刷新循环频率。
15.如权利要求13所述的方法，其中每一所述时间周期均基本等于1/(4f)，其中f是一规定的帧刷新循环频率。
16.一种以一每一规定帧更新周期一个帧的速率将显示数据帧写入至一MEMS显示元件阵列的方法，所述方法包括将显示数据写入至所述MEMS显示元件，其中所述写入花费少于所述帧更新周期的时间；及在所述帧更新周期的剩余时间内，将一系列交替极性的偏置电位施加至所述MEMS显示元件。
17.如权利要求16所述的方法，其中所述系列包括在所述帧更新周期的所述剩余时间的大约一半期间施加一第一极性，且在所述帧更新周期的大约一半期间施加一第二相反极性。
18.一种配置成以一帧更新速率显示图像的MEMS显示装置，所述帧更新速率界定一帧更新周期，所述显示装置包括一列驱动电路，所述列驱动电路配置成将一极性平衡的偏置电压序列施加至一MEMS显示阵列的基本上所有列，施加时间达至少一个帧更新周期的若干部分，其中所述部分由完成一第一个帧的一帧写入过程与开始下一个后续帧的一帧写入过程之间的剩余时间来界定。
19.如权利要求18所述的MEMS显示装置，其中所述驱动电路配置成在所述帧更新周期的一部分期间将相同的电压施加至所述显示阵列的基本上所有的列。
20.如权利要求18所述的装置，其进一步包括一显示器；一与所述显示器电相通的处理器，所述处理器配置成处理图像数据；及一与所述处理器电相通的存储装置。
21.如权利要求20所述的装置，其中所述驱动电路配置成向所述显示器发送至少一信号。
22.如权利要求21所述的装置，其进一步包括一配置成将所述图像数据的至少一部分发送至所述驱动电路的控制器。
23.如权利要求20所述的装置，其进一步包括一配置成向所述处理器发送所述图像数据的图像源模块。
24.如权利要求23所述的装置，其中所述图像源模块包括一接收器、收发器、及发射器中的至少一个。
25.如权利要求20所述的装置，其进一步包括一配置成接收输入数据并向所述处理器传送所述输入数据的输入装置。
26.一种驱动一MEMS显示器的方法，其包括周期性地释放所述显示器中的基本上所有的像素，其中每一像素的所述周期性释放是以一不经常的速率进行，以使得不会可觉察地影响呈现给一正常观察者的所述显示器的可视显现。
27.如权利要求26所述的方法，其中所述不经常的速率是一慢于显示器每使用小时一次的速率。
28.如权利要求26所述的方法，其中所述不经常的速率是一慢于每显示100,000个图像数据帧一次的速率。
29.一种MEMS显示装置，其包括用于显示一具有复数个像素的图像的构件；用于周期性地释放所述显示构件的基本上所有像素的构件，其中每一像素的所述周期性释放是以一不经常的速率进行，以使得不会可觉察地影响呈现给一正常观察者的所述显示构件的可视显现。
30.如权利要求29所述的MEMS显示装置，其中所述显示构件包括一布置成复数个行及列的显示元件阵列。
31.如权利要求30所述的MEMS显示装置，其中所述阵列包含干涉式调制器。
32.如权利要求30所述的MEMS显示装置，其中所述释放构件包括一列驱动电路，所述列驱动电路配置成将一极性平衡的偏置电压序列施加至所述阵列的基本上所有列。
33.如权利要求32所述的MEMS显示装置，其中所述不经常的速率是一慢于显示器每使用小时一次的速率。
34.如权利要求32所述的MEMS显示装置，其中所述不经常的速率是一慢于每显示100,000个图像数据帧一次的速率。
35.如权利要求32所述的MEMS显示装置，其进一步包括一与所述阵列电相通的处理器，所述处理器配置成处理图像数据；及一与所述处理器电相通的存储装置。
36.如权利要求35所述的MEMS显示装置，其进一步包括一配置成将所述图像数据的至少一部分发送至所述驱动电路控制器。
37.如权利要求35所述的MEMS显示装置，其进一步包括一配置成向所述处理器发送所述图像数据的图像源模块。
38.如权利要求37所述的MEMS显示装置，其中所述图像源模块包括一接收器、收发器、及发射器中的至少一个。
39.如权利要求35所述的MEMS显示装置，其进一步包括一配置成接收输入数据并向所述处理器传送所述输入数据的输入装置。
40.一种配置成以一帧更新速率显示图像的MEMS显示装置，所述帧更新速率界定一帧更新周期，所述显示装置包括用于显示一图像的构件；用于将一极性平衡的偏置电压序列施加至所述显示构件达至少一个帧更新周期的某些部分的构件，其中所述部分由完成一第一帧的一帧写入过程与开始下一后续帧的一帧写入过程之间的剩余时间来界定。
41.如权利要求40所述的MEMS显示装置，其中所述显示构件包括一布置成复数个行及列的MEMS元件阵列。
42.如权利要求41所述的MEMS显示装置，其中所述阵列包含干涉式调制器。
43.如权利要求41所述的MEMS显示装置，其中所述施加构件是一驱动电路。
44.如权利要求41所述的MEMS显示装置，其中所述施加构件是一处理器。
45.如权利要求43所述的MEMS显示装置，其中所述驱动电路配置成在所述帧更新周期的一部分期间向所述阵列的基本上所有列施加相同的电压。
46.如权利要求43所述的MEMS显示装置，其进一步包括一与所述阵列电相通的处理器，所述处理器配置成处理图像数据；及一与所述处理器电相通的存储装置。
47.如权利要求46所述的MEMS显示装置，其进一步包括一配置成将所述图像数据的至少一部分发送至所述驱动电路的控制器。
48.如权利要求46所述的MEMS显示装置，其进一步包括一配置成向所述处理器发送所述图像数据的图像源模块。
49.如权利要求48所述的MEMS显示装置，其中所述图像源模块包括一接收器、收发器、及发射器中的至少一个。
50.如权利要求46所述的显示装置，其进一步包括一配置成接收输入数据并向所述处理器传送所述输入数据的输入装置。
全文摘要
本发明揭示电荷平衡的显示数据写入方法，其在所选的帧更新周期期间使用具有相反极性的写入循环及保持循环。可提供一释放循环来减小一既定显示元件陷于一受激励状态中的几率。
文档编号G09G3/20GK1755788SQ2005101034
公开日2006年4月5日 申请日期2005年9月15日 优先权日2004年9月27日
发明者克拉伦斯·徐, 马尼什·科塔里 申请人:Idc公司