专利名称：显示装置和显示装置驱动方法
技术领域：
本发明涉及一种显示装置和显示装置驱动方法，尤其涉及一种由以矩阵形式二维排列的包括电光元件的像素形成的显示装置，以及该显示装置的驱动方法。
背景技术：
由以矩阵形式二维排列的包括电光元件的像素形成的显示装置，例如利用液晶单元作为电光元件的液晶显示装置，使用交流驱动方法，用于在预定周期相对于液晶单元的计数器电极的电位，翻转施加给像素电极的信号电压的极性。这是因为当直流电压在长的时间周期施加到液晶单元时，液晶的电阻率(特定于所述材料的电阻值)的退化等以及被称作为“老化(burn-in)”的残留影象现象的出现的缘故。
已知的这种交流驱动方法是例如，一1H反相驱动方法，其在固定施加于液晶单元的计数器电极一公共电压Vcom时，在每个H(H称作为水平周期)对视频信号Vsig的极性反相；以及一IF反相驱动方法，其在固定施加于液晶单元的计数器电极一公共电压Vcom时，在每个F(F称作为场周期，也就是屏幕重复周期)对视频信号Vsig的极性反相(参见例如日本专利公开No.2001-42287)。
在液晶显示装置中，用于将视频信号Vsig写到像素的信号线，和用于对每个像素公共的公共电压Vcom提供到液晶单元的计数器电极的公共线，彼此相交，并且在所述信号线和公共线之间存在寄生电容。当视频信号Vsig被写到信号线时，由于寄生电容导致的耦合使得视频信号Vsig跳到公共线，并且由此公共线的电位按与视频信号Vsig的极性相同的方向摇摆，因此引起串扰。
对于这种问题，1H反相驱动方法对在每个H中向其写入视频信号Vsig的信号线的电位反相，并且可以由此消除线(像素行)之间的耦合导致的公共线的电位的摇摆，使得由耦合引起的串扰的发生可以被抑止。
1F反相驱动方法的优点是，能够利用VA(视角；垂直对准)液晶提高对比度并延长寿命。另一方面，1F反相驱动方法在1F周期内将相同极性的视频信号Vsig写入信号线，并且由此无法删除由于线之间的耦合导致的公共线的电位的摇摆，使得不能抑制由耦合导致的串扰的出现。
当像素电位和信号线电位间存在大的电位差时，由于源极/漏极形状的差别，泄漏发生在例如像素的TFT(薄膜晶体管)的开关元件中。在一个屏幕内泄漏量不同。因此，如图11所示，出现引起图像质量退化的阴影。具体来说，作为例子，在公共电压Vcom是7.5V而信号线电位是在H-侧10.0V/在L-侧5.0V(半色调)的情形中，如图12所示，例如，屏幕上部A、屏幕中心部B以及屏幕下部C具有不同的泄漏周期，并且由此在一个屏幕内泄漏量不同。因此，在屏幕上部A几乎不存在泄漏的影响，屏幕中心部B由于泄漏的影响变得多少有点发白，而屏幕下部C由于泄漏的影响变得发白，以致出现阴影。
发明内容
鉴于如上所述问题已经做出本发明，并且本发明的目的是提供一种显示装置和该显示装置的驱动方法，其可以在使用VA液晶提高对比度和延长寿命的同时抑制串扰和阴影的发生，这是1F反相驱动方法的优点。
为了实现上面的目的，在本发明中，显示装置包括像素阵列单元，该像素阵列单元由包括矩阵形式的电光元件的二维排列的像素形成，并且该像素阵列单元在垂直方向被反成段个区域，在这种结构中多个区域以行为单位顺序被垂直扫描，以行为单位选择多个区域的像素，并且将在每个水平周期(H)中极性反相的视频信号写到所选择行的像素。
在具有如上所述的结构的显示装置中，以行为单位按序垂直扫描的多个区域，或例如在2部分分割的情形中交替地扫描的两个区域，以行为单位选择多个区域的像素，使得1F反相驱动可以在每个区域中被实现。此外，在每个H中极性反相的视频信号被写入所选择行的像素中，由此可以实现1H反相驱动。结果，可具有1F反相驱动的优点和1H反相驱动方法的优点。
图1是原理性地示出根据本发明的一个实施例的有源矩阵类型的液晶显示装置的配置的框图。
图2是示出像素(像素电路)的电路配置的例子的电路图。
图3是上侧垂直驱动电路的配置的例子的框图。
图4是下侧垂直驱动电路的配置的例子的框图。
图5是有助于解释上侧和下侧的垂直驱动电路的电路操作的时序图。
图6是有助于解释所述操作的图，所述图示出了在显示驱动中的垂直扫描的顺序。
图7是示出在显示驱动中的扫描时序的时序图。
图8A是示出在第一场的像素电位的极性的图。
图8B是示出在第二场的像素电位的极性的图。
图9是有助于解释不出现阴影的时序图。
图10是示出阴影不会在半色调光栅显示中出现的图。
图11是示出阴影在半色调光栅显示中出现的图。
图12是有助于解释相关技术问题的时序图。
图13是示出在情形(A)和情形(B)的像素电位的比较结果的图，在情形(A)中，使用了根据相关技术的例子的1F反相驱动，而在情形(B)中，使用了根据本发明的1H+1F反相驱动。
具体实施例方式
在下文参照附图详细描述本发明的实施例。
图1是示意性地示出根据本发明的一个实施例的驱动装置的配置的框图。通过将使用液晶单元作为像素的电光元件的有源矩阵类型的液晶显示装置的例子，进行下面的描述。
从图1清楚地看到，根据本实施例的有源矩阵类型的液晶显示装置包括例如两个垂直驱动电路12A和12B的像素阵列单元11；以及水平驱动电路13。像素阵列单元11由包括在透明的绝缘衬底(例如，玻璃衬底(未示出))上的作为矩阵形式的电光元件的液晶单元的二维排列的像素20，以及用于以矩阵(m行和n列)形式排列的像素的每行排列的扫描线13-1至13-m，和每列排列的信号线14-1至14-n形成。放置玻璃衬底，使得在玻璃衬底之间以预定间隙与另一个玻璃衬底(未示出)相对，并且液晶材料被密封在两个玻璃衬底之间，由此形成液晶面板。
图2是示出像素(像素电路)20的电路配置的例子的电路图。从图2清楚看出，像素20包括像素晶体管，例如TFT(薄膜晶体管)21；具有连接到TFT 21的漏极电极的像素电极的液晶单元22；以及具有连接到TFT 21的漏极电极的一个电极的存储电容器23。液晶单元22表示在形成与像素电极相对的计数器电极和像素电极之间出现的液晶电容。
TFT 21具有连接到扫描线14(14-1至14-m)的栅极电极，并且具有连接到信号线15(15-1至15-n)的源极电极。此外，例如，液晶单元22的计数器电极和存储电容器23的另一个电极被连接到与每个像素共用的公共线16。液晶单元22的计数器电极经由公共线16被提供有与每个像素共用的公共电压(计数器电极电压)Vcom。
具有m行和n列的像素排列的像素阵列单元11在垂直方向(图中的顶到底方向)在中点位置被划分成上部和下部。也就是说，假设i(＝n/2)是线数(行数)n的1/2，则像素阵列单元11被划分为第一至第i行的上侧像素部分11A和第(i+1)至第n行的下侧像素部分11B。顺便地说，在顶到底方向上的像素阵列单元11的分割不限于分割成两个部分，并且所述像素阵列单元11可以在顶到底方向上用相等的线数被分割成任意数目的部分，如3部分、4部分、...。
例如，包括垂直驱动电路12A和12B和水平驱动电路13的外围电路被与像素阵列单元11一样集成在同一衬底(液晶面板)上。提供其数目对应于像素阵列单元11被分割部分数目的若干垂直驱动电路12A和12B，并且经由扫描线16-1至16-n在像素阵列单元11中以行为单位顺序选择像素。本发明特征为垂直驱动电路12A和12B的具体的配置和操作，其细节将在随后描述。
顺便地说，在这种情形，两垂直驱动电路12A和12B被排列在像素阵列单元11的左侧和右侧之一，并且从一侧驱动扫描线16-1至16-n。然而，垂直驱动电路12A和12B可以被安置在像素阵列单元11的左侧和右侧，并且扫描线16-1至16-n可以从两侧被驱动。
水平驱动电路13由例如移位寄存器、模拟开关等形成。水平驱动电路13在由垂直驱动电路12A和12B顺序选择的行中，经由信号线15-1至15-m，以像素为单位(点顺序)或以行为单位(线顺序)，将外部提供的视频信号Vsig写入像素20。应注意到，从水平驱动电路13输出到信号线15-1至15-m的视频信号Vsig的极性在每个H(H表示水平周期)内被反相。
接下来对作为本发明的特征部分的垂直驱动电路12A和12B的具体配置和操作进行描述。
垂直驱动电路12A和12B中的每个基本上由移位寄存器、NAND电路和诸如反相器之类的逻辑电路的组合形成。垂直驱动电路12A和12B被提供有用于给予一命令以起始垂直扫描的垂直起始脉冲VST，和用作垂直扫描的基准并且具有彼此相反相位的用于垂直扫描的垂直时钟脉冲VCK和VCKX。
应注意到，因为像素阵列单元11被分割成两个部分，并且在本例中由两个垂直驱动电路12A和12B执行垂直扫描，因此垂直起始脉冲VST和垂直时钟脉冲VCK和VCKX的周期被设置为当像素阵列单元11的像素20由一个垂直驱动电路垂直扫描时所使用的垂直起始脉冲和垂直时钟脉冲的周期的两倍。顺便地说，当像素阵列单元11被划分为N个部分(N＝3，4，...)时，应满足设置垂直起始脉冲VST和垂直时钟脉冲VCK和VCKX的周期为如上所述的垂直时钟脉冲和垂直起始脉冲的N倍。
图3是垂直扫描上侧像素部分11A的像素的垂直驱动电路12A的配置的例子的框图。为了图形简单，图3仅仅示出了产生用于选择上侧像素部分11A的第一像素行和第二像素行的驱动脉冲V1和V2的电路部分的配置。
在图3中，移位寄存器31具有与像素阵列单元11的线数(行数)m相对应的m/2个传输级(S/R)31-1，31-2，...，所述传输级被级联。当提供垂直起始脉冲VST时，移位寄存器31与相位彼此相反的垂直时钟脉冲VCK和VCKX同步地执行传输(移位)操作。由此，移位寄存器31从各个传输级31-1，31-2，...顺序输出传输脉冲TR1A和TR2A。自身的传输级31-1的传输脉冲TR1A和下一级的传输级31-2的传输脉冲TR2A作为其两个输入给予3-输入NAND电路32。NAND电路32被提供有作为另外输入的使能脉冲ENB1。使能脉冲ENB 1是具有垂直时钟脉冲VCK的周期的1/4周期，并具有比垂直时钟脉冲VCK的脉冲宽度的1/4更窄的脉冲宽度的脉冲信号。
NAND电路32的输出脉冲由反相器33反相，然后作为一个输入提供给2-输入NAND电路34和35中的每个。NAND电路34被提供有作为另一个输入的垂直时钟脉冲vck。NAND电路35被提供有作为另一个输入与垂直时钟脉冲vck相位相反的垂直时钟脉冲vckx。垂直时钟脉冲vck和vckx是具有与垂直时钟脉冲VCK和VCKX相同的周期，而相对于垂直时钟脉冲VCK和VCKX相移90度的脉冲信号。为了选择上侧像素部分11A的第一行和第二行，NAND电路34和35的输出脉冲作为驱动脉冲V1和V2分别驱动在第一行和第二行中的扫描线14-1和14-2。
图4是垂直扫描下侧像素部分11B的像素的垂直驱动电路12B的配置的例子的框图。为了图形简单，图4仅仅示出了产生用于选择下侧像素部分11B的第i像素行和第i+1像素行的驱动脉冲Vi和Vi+1的电路部分的配置。
在图4中，和移位寄存器31一样，移位寄存器41具有m/2个传输级(S/R)41-1，41-2，...，所述传输级被级联。当提供垂直起始脉冲VST时，即在与移位寄存器31相同的时序，移位寄存器41与垂直时钟脉冲VCK和VCKX同步地开始传输操作。由此，移位寄存器41从各个传输级41-1，41-2，...顺序输出传输脉冲TR1B和TR2B。自身的传输级41-1的传输脉冲TR1B和下一级的传输级41-2的传输脉冲TR2B作为其两个输入给予3-输入NAND电路42。NAND电路42被提供有作为另外输入的使能脉冲ENB2。和使能脉冲ENB1一样，使能脉冲ENB2是具有垂直时钟脉冲VCK的周期的1/4周期，并具有比垂直时钟脉冲VCK的脉冲宽度的1/4更窄的脉冲宽度的脉冲信号。此外，相对于使能脉冲ENB1，使能脉冲ENB2被相移180度。
NAND电路42的输出脉冲由反相器43反相，然后作为一个输入提供给2-输入NAND电路44和45中的每个。NAND电路44被提供有作为另一个输入的垂直时钟脉冲vck。NAND电路45被提供有作为另一个输入垂直时钟脉冲vckx。垂直时钟脉冲vck和vckx是具有相对于垂直时钟脉冲VCK和VCKX相移90度相位的脉冲信号。为了选择下侧像素部分11B的第一行和第二行或者整个的第(i+1)行和第(i+2)行，NAND电路44和45的输出脉冲作为驱动脉冲Vi+1和Vi+2分别驱动在第(i+1)行和第(i+2)行中的扫描线14-i+1和14-i+2。
接下来参照图5的时序图描述具有如上所述配置的垂直驱动电路12A和12B的电路操作。
图5的时序图示出了在垂直起始脉冲VST、彼此反相的垂直时钟脉冲VCK和VCKX、从移位寄存器31输出的传输脉冲TR1A和TR2A、从移位寄存器41输出的传输脉冲TR1B和TR2B、使能脉冲ENB1和ENB2、反相器33和43的输出脉冲X1A和X1B、彼此反相的垂直时钟脉冲vck和vckx、从垂直驱动电路12A输出的驱动脉冲V1和V2、以及从垂直驱动电路12B输出的驱动脉冲Vi+1和Vi+2之间的时序关系。
首先，垂直起始脉冲VST被提供给垂直驱动电路12A和12B的移位寄存器31和41中的每个，由此移位寄存器31和41同步开始传输操作(移位操作)。作为传输操作的结果，传输脉冲TR1A、TR2A、...被顺序从移位寄存器31输出，并且传输脉冲TR1B、TR2B、...被顺序从移位寄存器41输出。
接下来，NAND电路33获得传输脉冲TR1A和TR2A和使能脉冲ENB1的逻辑积，由此两个使能脉冲ENB1即两个连续脉冲X1A的脉冲信号被从反相器33输出。类似地，NAND电路43获得传输脉冲TR1B和TR2B和使能脉冲ENB2的逻辑积，由此两个使能脉冲ENB2即两个连续脉冲X1B的脉冲信号被从反相器43输出。
接下来，NAND电路34获得反相器33的输出脉冲X1A和垂直时钟脉冲vck的逻辑积，由此驱动脉冲V1被从反相器36输出。接着，NAND电路35获得反相器33的输出脉冲X1A和垂直时钟脉冲vckx的逻辑积，由此驱动脉冲V2被从反相器37输出。
类似地，NAND电路44获得反相器43的输出脉冲X1B和垂直时钟脉冲vck的逻辑积，由此驱动脉冲Vi+1被从反相器46输出。接着，NAND电路45获得反相器43的输出脉冲X1B和垂直时钟脉冲vckx的逻辑积，由此驱动脉冲Vi+2被从反相器47输出。
因为使能脉冲ENB1和使能脉冲ENB2彼此相移180度，这从图5的时序图可清楚看出，驱动脉冲V1、V2、...以及驱动脉冲Vi+1、Vi+2、...被交替地从垂直驱动电路12A和12B输出。即，在时间轴上，驱动脉冲V1、驱动脉冲Vi+1、驱动脉冲V2、驱动脉冲Vi+2、...按该顺序输出。
接下来对在使用驱动脉冲V1、V2、...执行显示驱动并且从具有上述配置的垂直驱动电路12A和12B交替输出驱动脉冲Vi+1、Vi+2、...时的操作进行描述。
在下文中，为方便理解，通过如图6所示的情形作为例子进行描述，在该情形中，总共6个垂直扫描操作通过依序垂直扫描上侧像素部分11A的上部(屏幕上部A)、中心部和下部(屏幕中心部B)以及依序垂直扫描下侧像素部分11B的上部(屏幕上部B)、中心部和下部(屏幕下部C)来执行。此时，如图7所示，驱动脉冲V1、V2和V3依序从垂直驱动电路12A输出，而驱动脉脉冲V4、V5和V6依序从垂直驱动电路12B输出。
在时间轴上，按该顺序输出驱动脉冲V1、驱动脉冲V4、驱动脉冲V2、驱动脉冲V5、驱动脉冲V3和驱动脉冲V6。
因此，使用驱动脉冲V1、V2、...执行显示驱动，并且从两个垂直驱动电路12A和12B交替输出驱动脉冲Vi+1、Vi+2、...，由此按1.上侧像素部分11A的上部，2.下侧像素部分11B的上部，3.上侧像素部分11A的中心部，4.下侧像素部分11B的中心部，5.上侧像素部分11A的下部，以及6.上侧像素部分11B的下部的顺序选择各行。
同时，水平驱动电路13经由信号线15-1至15-n在每个H内将极性相反的视频信号Vsig写到所选择的行。此时，当然，按这种方式预先重新排列视频信号Vsig，以与提供视频信号Vsig的信号源(未示出)中的垂直扫描的顺序相对应。
作为这种显示驱动的结果，假设视频信号Vsig的极性与如图8A所示的第一场中的正(+)、负(-)、...的顺序相反，则只有正极性的视频信号Vsig(+)被写到上侧像素部分11A的像素，并且只有负极性的视频信号Vsig(-)被写到下侧像素部分11B的像素。在第二场，为了实现场反相驱动，视频信号Vsig的极性与负、正、...的顺序相反，因此，如图8B所示，只有负极性的视频信号Vsig(-)被写到上侧像素部分11A的像素，并且只有正极性的视频信号Vsig(+)被写到下侧像素部分11B的像素。
从上面的操作描述清楚的是，如上所述的驱动方法通过在每个H内将反极性的视频信号Vsig写到所选择的行，并且在上侧像素部分11A和下侧像素部分11B中的每个中实现1F反相驱动。
如上所述，在包括由包含矩阵形式的电光元件(在本例中是液晶单元22)的二维排列的像素20形成的像素阵列单元11的有源矩阵类型的显示装置中，像素阵列单元11在垂直方向被划分为多个区域(在本例子中为两个区域11A和11B)，同时以行为单位按顺序(本例中为交替)垂直扫描多个区域，以行为单位选择多个区域的像素，并且在每个H内将极性相反的视频信号Vsig写到所选择行的像素。由此获得下面的效果。
通过在上侧像素部分11A和下侧像素部分11B的每个中实现1F反相驱动，使用VA液晶可能提高对比度并且延长寿命，这是1F反相驱动方法的优点。顺便地说，在上侧像素部分11A和下侧像素部分11B之间的边界线部分，原则上提供与其他部分相同的时序(总是2H移位)，但是所述系统导致与垂直消隐周期(15H至30H)相对应的移位。因此，耦合的效果不明显。
此外，至于作为1F反相驱动方法的问题的串扰，在每个H内极性相反的视频信号Vsig经由信号线15-1至15-n被写到所选择行的像素，由此在一个屏幕内的泄漏量相同，使得阴影不会出现。
更具体地说，举这样的情形为例，即公共电压Vcom是7.5V，而信号线15-1至15-n的电位是在H侧10.0V/L侧5.0V(半色调)，如图9所示，例如，屏幕上部A、屏幕中心部B和C，以及屏幕下部D具有相同的泄漏周期，因此在一个屏幕内泄漏量相同。结果，如图10所示，阴影不会出现。顺便地说，在图10中的视频信号Vsig的极性表示图8A的场的情形，而在下一个场中，如图8B所示，正/负极性相反。
而且，至于由耦合和泄漏引起的串扰，耦合和泄漏均为当采用普通的1F反相驱动方法(对于整个屏幕)时的1/2或更少，因此串扰可以也被减少至普通的1F反相驱动方法的1/2或更少。
而且，对条纹(stripe)域的不敏感性被增强。条纹域意味着当在黑色显示以一定电压或更高电压保持一定时间之后变为灰色显示(灰色屏幕)时，黑线依然存在，并且在放大之下，旋转位移(disclination)(由晶体点阵(lattice)的平移引起的缺陷)线保持原样，并且光泄漏在这里倍增而形成黑线。在1H反相驱动方法中，电位的极性在像素之间的边界不同，因此在像素之间的边界处，出现液晶的倾斜(inclination)差异。另一方面，在1F反相驱动方法中，相同的电位出现在像素边界的两侧，因此甚至在像素边界，液晶的倾斜也是相同的，使得原则上不存在条纹域。
顺便地说，图13示出了在情形(A)和情形(B)中的像素电位的比较结果，在情形(A)中，使用了按照相关技术的例子的1F反相驱动，在情形(B)中，使用了按照本发明的1H+1F反相驱动。一种情形是在上侧像素部分11A和下侧像素部分11B中的每个执行4个垂直扫描操作，也就是说，执行总共8个垂直扫描操作。要理解到，在情形(A)和(B)的任何一个中，看来似乎要执行1F反相。然而，在使用按照本实施例的1H+1F反相驱动的情形(B)，在第72(边界)出现对应于垂直消隐周期的些微位移。垂直消隐周期大约是15H至30H。当垂直消隐周期是15H并且V(电压)-T(透射率)特性指示50％时，存在大约0.5％的亮度差。
应注意到，尽管在前面的实施例中，将像素阵列单元11在垂直方向上划分为两个部分，并且与像素阵列单元11所划分的部分数目相对应，由两个垂直驱动电路12A和12B形成垂直驱动装置，像素阵列单元11可以在垂直方向上被划分成3个或更多的部分。在此情形中，设N是所划分部分数量，则足以提供与所划分部分的数目相对应的N个垂直驱动电路，将垂直起始脉冲VST和垂直时钟脉冲VCK的各个脉冲宽度，设置为在没有划分像素阵列单元11情形下顺序地由一个垂直驱动电路执行扫描时所使用的垂直起始脉冲和垂直时钟脉冲的各自脉冲宽度的N倍，并且在以行为单位顺序垂直扫描N个被划分的区域的同时，以行为单位选择在该N个被划分区域中的像素。
此外，尽管使用液晶单元作为像素的电光元件将本发明应用于液晶显示装置的情形作为例子已经描述了前述实施例，但是本发明不限于该应用例子，并且可以应用到通过包括电光元件的二维排列像素一般以矩阵形式形成的有源类型显示装置，该电光元件例如使用有机EL(电致发光)元件作为像素的有机EL显示装置。
工业实用性根据本发明，给出了1F反相驱动方法的优点和1H反相驱动方法的优点。因此可以在使用VA液晶提高对比度和延长寿命的同时，抑制了串扰和阴影的发生。
权利要求
1.一种显示装置，其特征在于包括像素阵列单元，其由包括矩阵形式的电光元件的二维排列的像素形成，所述像素阵列单元在垂直方向上被划分为多个区域；垂直驱动装置，用于以行为单位选择所述多个区域的像素，以行为单位顺序垂直扫描所述多个区域；以及水平扫描装置，用于将在每个水平周期内极性被反相的视频信号写入到由所述垂直驱动装置所选择的行的像素。
2.如权利要求1所述的显示装置，其特征在于所述像素阵列单元在垂直方向上被划分为N个区域，N是2或更大的整数；所述垂直驱动装置具有N个垂直驱动电路；以及所述N个垂直驱动电路基于第二垂直起始脉冲和第二垂直驱动脉冲，以行为单位顺序产生用于选择所述像素的驱动脉冲，所述第二垂直起始脉冲和第二垂直驱动脉冲具有当在所述像素阵列单元没有被划分的情况下顺序执行扫描时使用的第一垂直起始脉冲和第一垂直时钟脉冲的各个脉冲宽度N倍的脉冲宽度。
3.如权利要求2所述的显示装置，其特征在于N＝2；两个垂直驱动电路每个包括移位寄存器，其响应于所述第二垂直起始脉冲，与所述第二垂直驱动时钟同步地执行传输操作，并且顺序地从每个传输级输出传输脉冲；第一逻辑积电路组获得自身级的传输脉冲和下一级的传输脉冲的逻辑积，所述传输脉冲从所述移位寄存器输出，并且使能脉冲具有所述第二垂直时钟脉冲的周期的1/2N的周期，并且具有比所述第二垂直时钟脉冲的脉冲宽度的1/2N更窄的脉冲宽度；以及第二逻辑积电路组获得彼此相位相反的第三垂直时钟脉冲的逻辑积，所述第三垂直时钟脉冲具有与所述第二垂直时钟脉冲相同的周期，并且相对于所述第二垂直时钟脉冲以及所述第一逻辑积电路组的每个输出脉冲具有相移90度的相位，并且所述使能脉冲在所述两个垂直驱动电路之间被相移180度。
4.一种显示装置的驱动方法，所述驱动方法通过将在每个场周期极性反相的视频信号写入具有像素阵列单元的显示装置，执行单场反相驱动，所述像素阵列单元由包括矩阵形式的电光元件的二维排列的像素形成，并且所述像素阵列单元在垂直方向上被划分为多个区域，所述驱动方法的特征在于包括第一步骤，用于以行为单位选择所述多个区域的像素，以行为单位按序垂直扫描所述多个区域；以及第二步骤，用于将在每个水平周期极性反相的视频信号写入在所述第一步骤所选择的行的像素。
5.如权利要求4所述的驱动方法，其特征在于在所述第一步骤，所述多个区域以行为单位被交替地垂直扫描；以及在所述第二步骤，在每个水平周期极性反相的所述视频信号被写入在所述第一步骤所选择的行的像素。
全文摘要
由于在1F反相驱动方法中在1F周期内在信号线写入相同极性的信号电压，所以由于耦合的串扰的产生无法被抑制。并且导致阴影。在包括由矩阵形式的二维像素(20)形成的像素阵列部分11的有源矩阵液晶显示器中，像素阵列部分11在垂直方向上被划分为多个区域(在此例子中为两个区域11A和11B)，在以行为单位顺序地(在此例子中为交替地)垂直扫描多个区域的同时，以行为单位选择多个区域中的像素，并且在每个1H中具有反相极性的视频信号Vsig写入所选择行的像素中。
文档编号G09G3/20GK1957391SQ20058001668
公开日2007年5月2日 申请日期2005年5月10日 优先权日2004年5月24日
发明者加藤正和, 樱井洋介, 大村幸一 申请人:索尼株式会社