液晶显示器的数据驱动设备和方法

专利名称：液晶显示器的数据驱动设备和方法
技术领域：
本发明涉及液晶显示器，更具体地涉及液晶显示器的数据驱动设备 和方法，该设备和方法通过减少数据驱动器的输出峰值电流而使电磁干
扰EMI噪音最小化。
背景技术：
通常，液晶显示器通过利用液晶的电学和光学特性来显示图像。液 晶具有各向异性的特性，由此液晶具有沿液晶分子的长轴和短轴改变的 折射率和介电常数。这样，可以容易地控制液晶分子的配向和液晶的光 学特性。因此，液晶显示器设置成使液晶分子的配向方向根据施加到液 晶分子的电场而改变，从而使液晶显示器通过控制光透射率来显示图像。
液晶显示器包括液晶面板，该液晶面板具有以矩阵结构排列的多 个像素；选通驱动器，该选通驱动器用于驱动液晶面板上的选通线；以 及数据驱动器，该数据驱动器用于驱动液晶面板上的数据线。
包含在液晶面板中的各像素通过组合根据数据信号来控制光透射率 的红色子像素、绿色子像素和蓝色子像素而表现期望的颜色。各子像素 包括与选通线和数据线相连的薄膜晶体管；和与该薄膜晶体管相连的 液晶电容器。在这种情况下，液晶电容器充有通过薄膜晶体管供应给像 素电极的数据信号与施加到公共电极的公共电压之间的差分电压，并根 据所充的差分电压来驱动液晶，从而控制光透射率。
选通驱动器顺序地驱动液晶面板上的选通线。
每当分别驱动选通线时，数据驱动器将数字数据信号转换为模拟数 据信号，并将该模拟数据信号供应给液晶面板上的数据线。此时，如图1 所示，数据驱动器响应于源输出使能SOE信号而同时输出对应于一条水 平线的数据信号Vout。由于数据信号Vout是同时输出的，在数据驱动器的输出定时输出电流lout急速升高从而产生峰值电流。
由于数据驱动器的高峰值电流，现有技术的液晶显示器具有电磁干 扰EMI噪音这样的问题。随着液晶显示器尺寸的增加，数据驱动器的输
出通道和负载增大，使得数据驱动器的峰值电流也增大。因此，如图2 所示，宽带BB型EMI噪音也增加很多。而且，数据驱动器的高峰值电 流导致功耗增加，而且对液晶面板也产生不利影响，该不利影响为对选 通线和数据线的误操作。

发明内容
因此，本发明致力于驱动液晶显示器的数据驱动设备和方法，该设 备和方法基本上克服了由于现有技术的局限和缺点导致的一个或多个问 题。
本发明的目的在于提供液晶显示器的数据驱动设备和方法，该设备 和方法适于通过分散数据驱动器的峰值电流而降低EMI噪音和功耗，并 能够稳定地驱动液晶显示器。
本发明的其他优点、目的以及特征的一部分将在随后的说明中进行 阐述，而一部分在由本领域普通技术人员研究了下面的内容后会变得清 楚，或者可以通过实施本发明而学知。本发明的上述目的和其他优点可 以由在说明书及其权利要求书以及附图中具体指出的结构而实现并获 得。
为了实现这些目的和其他优点，并且根据这里所具体体现和广泛描
述的发明宗旨，本发明的一种液晶显示器的数据驱动设备包括定时控
制器，该定时控制器用于供应基准源输出使能信号；延迟电路，该延迟 电路用于延迟所述基准源输出使能信号，并供应具有不同延迟时间的多 个源输出使能信号；以及数据驱动器，该数据驱动器包括多个数据集成 电路以将液晶面板的数据线划分成多个数据块进行驱动，该数据驱动器 响应于所述多个源输出使能信号而分散所述多个数据集成电路的数据输 出定时。
此时，所述延迟电路包括多个RC延迟部，这些RC延迟部与所述基
准源输出使能信号的供应线串联连接。而且，所述多个RC延迟部具有设 定为相同值的时间常数。所述多个源输出使能信号的上升时间和下降时 间的延迟时间与所述基准源输出使能信号所经过的RC延迟部的数量成
比例地增加，并且基于所述基准源输出使能信号所经过的RC延迟部的时
间常数总和而被确定。以连续的顺序向所述多个数据集成电路供应所述 多个输出使能信号，其中随着离所述定时控制器的距离的增加，所述延 迟时间逐渐增加。
与以上描述不同的是，所述延迟电路包括多个RC延迟部，这些RC 延迟部与所述基准源输出使能信号的供应线并联连接并具有不同的时间 常数。
此时，各所述延迟部均设有R元件和C元件，并且在相应延迟部中 不同地设定R元件和C元件中的至少一个，从而使所述多个RC延迟部 设定有不同的时间常数。而且，向所述多个数据集成电路供应具有连续 地增加或减少的不同延迟时间的多个源输出使能信号。
所述延迟电路安装在连接于所述定时控制器和所述数据驱动器之间 的PCB基板上，或者形成在各数据集成电路中。相应的RC延迟部的R 元件和C元件中的任一个元件安装在连接于所述定时控制器和所述数据 驱动器之间的PCB基板上，而另一个元件形成在各数据集成电路中。
相应的RC延迟部的R元件和C元件中的至少一个元件形成在所述 液晶面板中。而且，所述RC延迟部的R元件包括形成在所述液晶面板 的数据集成电路当中的源输出使能信号线的线路电阻。而且，所述RC延 迟部的C元件包括这样的电容器，该电容器通过交叠所述源输出使能信 号线以及所述液晶面板的其它信号线并在它们之间插设绝缘膜而形成。 而且，所述RC延迟部的C元件形成在各数据集成电路中。
所述多个数据集成电路被划分成第一数据驱动器和第二数据驱动 器；所述延迟电路被划分成第一延迟电路和第二延迟电路；所述第一延 迟电路延迟通过第一信号线供应的基准源输出使能信号，并向所述第一 数据驱动器供应具有不同延迟定时的第一组的源输出使能信号；并且所 述第二延迟电路延迟通过第二信号线供应的基准源输出使能信号，并向
所述第二数据驱动器供应具有不同延迟定时的第二组的源输出使能信 号。
所述第一延迟电路包括与所述第一信号线串联连接的第一组的RC 延迟部，并且所述第二延迟电路包括与所述第二信号线串联连接的第二 组的RC延迟部。
所述第一延迟电路包括与所述第一信号线并联连接的第一组的RC
延迟部，并且所述第二延迟电路包括与所述第二信号线并联连接的第二
组的RC延迟部。
而且，所述第一组的RC延迟部中的时间常数与所述第二组的RC延 迟部中的时间常数对称或不对称。
在本发明另一方面中， 一种液晶显示器的数据驱动设备包括定 时控制器，该定时控制器用于产生基准源输出使能信号并将所产生的基 准源输出使能信号供应给第一信号线和第二信号线；第一数据驱动器， 该第一数据驱动器包括多个数据集成电路，所述数据集成电路用于分区 驱动液晶面板的第一区域中所包括的数据线；第二数据驱动器，该第二 数据驱动器包括多个数据集成电路，所述数据集成电路用于分区驱动所 述液晶面板的第二区域中所包括的数据线；第一PCB基板，该第一PCB 基板连接在所述定时控制器与所述第一数据驱动器之间；第二 PCB基板， 该第二 PCB基板连接在所述定时控制器与所述第二数据驱动器之间；第 一延迟电路，该第一延迟电路安装在所述第一PCB基板上，用于通过延 迟从所述第一信号线供应的所述基准源输出使能信号而分散所述第一数 据驱动器的数据输出定时；以及第二延迟电路，该第二延迟电路安装在 所述第二 PCB基板上，用于通过延迟从所述第二信号线供应的所述基准 源输出使能信号而分散所述第二数据驱动器的数据输出定时。
此时，所述第一延迟电路包括与所述第一信号线串联连接的多个RC 延迟部；所述第二延迟电路包括与所述第二信号线串联连接的多个RC延 迟部；并且所述多个RC延迟部具有设定为相同值的时间常数。
而且，所述第一延迟电路包括与所述第一信号线并联连接且具有不
同时间常数的多个RC延迟部；并且所述第二延迟电路包括与所述第二信
号线并联连接且具有不同时间常数的多个RC延迟部。
而且，以恒定的时间差分散所述第一数据驱动器的相应数据集成电 路的数据输出定时，并且以恒定的时间差分散所述第二数据驱动器的相 应数据集成电路的数据输出定时。在所述第一数据驱动器中分散的数据 输出定时的时间差与在所述第二数据驱动器中分散的数据输出定时的时 间差对称或不对称。
在本发明的另一方面中， 一种液晶显示器的数据驱动方法包括产 生基准源输出使能信号；通过延迟所述基准源输出使能信号，产生上升 时间和下降时间的延迟时间被不同地设定的多个源输出使能信号；以及
响应于所述多个源输出使能信号，分散从多个数据线输出的数据输出定 时。
应当理解，上文对本发明的概述与下文对本发明的详述都是示例性 和解释性的，并旨在提供对如权利要求所述发明的进一步解释。


包括附图以提供对本发明的进一步理解，并且并入附图构成本申请
的一部分，附图示出了本发明的实施方式并与说明书一起用于解释本发
明的原理。在附图中
图1是根据现有技术的液晶显示器的数据驱动波形图2是根据现有技术的液晶显示器的EMI噪音波形图3是示意性地示出了根据本发明第一实施方式的液晶显示器的数
据驱动设备的框图4是图3所示的数据驱动设备的驱动波形图5是示意性地示出了根据本发明第二实施方式的液晶显示器的数
据驱动设备的框图6是示意性地示出了根据本发明第三实施方式的液晶显示器的数
据驱动设备的框图7是图6所示的液晶显示器的EMI噪音波形图8是示意性地示出了根据本发明第四实施方式的液晶显示器的数
据驱动设备的框图；以及 _
图9是示意性地示出了根据本发明第五实施方式的液晶显示器的数
据驱动设备的框图。
具体实施例方式
现在将详细地说明本发明的优选实施方式，其实施例在附图中示出。 尽可能在所有附图中用相同的附图标记来表示相同或相似的部件。
下面，将参照附图来描述根据本发明的液晶显示器的数据驱动设备 和方法。
图3是示意性地示出了根据本发明第一实施方式的液晶显示器的数 据驱动设备的框图。图4是图3所示的数据驱动设备的驱动波形图。
如图3所示，液晶显示器的数据驱动设备包括定时控制器2，用 于供应视频数据和包括SOE信号的控制信号；数据驱动器4，该数据驱 动器包括多个数据集成电路(以下称为"IC") D-ICl D-ICn，以在定时 控制器2的控制下驱动液晶面板的数据线DL;以及延迟电路6，用于将 从定时控制器2供应的SOE信号延迟不同的延迟时间段，并将延迟了所 述不同的延迟时间段的SOE信号分别供应给所述多个数据IC D-IC1 D-ICn。图4示出了图3的数据驱动器4中的输出电压Vout和输出电流 Iout、从定时控制器2输出的SOE信号、以及分别供应给所述多个数据 IC的具有不同延迟时间段的SOE1至SOEn。
定时控制器2将从外部提供的视频数据对齐(align),并将对齐的视 频数据供应给数据驱动器4。而且，定时控制器2通过使用从外部提供的 同步信号(例如通知有效数据块的数据使能信号和确定数据传输频率的 点时钟)来产生并供应多个数据控制信号以控制数据驱动器4。此时，定 时控制器2可另外使用从外部提供的水平和垂直的同步信号。所述多个 数据控制信号包括控制数据驱动器4的数据输出周期的SOE信号、命令 开始对数据进行采样的源起动脉冲、控制数据的采样定时的源移位时钟 以及控制数据的电压极性的极性控制信号。
数据驱动器4的所述多个数据IC D-ICl D-ICn根据源移位时钟使
从定时控制器2供应的源起动脉冲移位一个水平周期，从而产生顺序采 样信号，并响应于产生的采样信号而将从定时控制器2供应的数据顺序
地锁存。所述多个数据IC D-ICl D-ICn在下一个水平周期的SOE信号 的上升时间将顺序锁存了一个水平周期的数据并行锁存一个水平线，由 此将数据转换为模拟数据信号，并在该SOE信号的下降时间将该模拟数 据信号输出给液晶面板的数据线DL。为了降低由数据驱动器4的数据输 出导致的输出电流的峰值，将数据线DL划分成多个数据块，各数据块设 有不同的数据输出定时，以对数据输出和输出电流的峰值进行分散。
例如，如图4所示，不同地设定S0E1至SOEn信号的延迟时间， 即下降时间(上升时间)，所述S0E1至SOEn信号分别供应给所述多个 数据ICD-ICl D-ICn以通过分区驱动方法来驱动数据线DL。因此，分 散从所述多个数据IC D-ICl D-ICn输出的数据电压Vout」 Vout—n的 输出定时，从而分散并降低数据驱动器4的峰值电流。
为此，本发明的延迟电路6包括与SOE信号线串联连接的多个延迟 部Dll Dln，该SOE信号线用于从定时控制器2供应SOE信号，该延 迟电路6用于将SOE信号划分成具有不同延迟时间的多个SOE信号 S0E1至SOEn，并供应所述具有不同延迟时间的多个SOE信号。
例如，所述多个延迟部Dll Dln分别采用RC电路。串联连接的 所述多个延迟部Dll Dln具有设定为相同值或不同值的时间常数 RllCll RlnCln。如果在各延迟部Dll Dln中不同地设定时间常数， 各延迟部Dll Dln均设有R元件和C元件，其中在各延迟部Dll Dln 中可不同地设定R元件和C元件，或者各延迟部中的R元件和C元件中 的任一个可设定为相同值，而各延迟部中的R元件和C元件中的另一个 可设定为不同值。由于所述多个延迟部Dll Dln串联连接，分别供应 给所述多个数据IC D-ICl D-ICn的SOE信号S0E1至SOEn的延迟时 间与SOE信号所经过的延迟部D的数量成比例地增加。换言之，基于 SOE信号所经过的延迟部D中的时间常数总和来确定SOE信号S0E1至 SOEn的延迟时间。
详细地说，将第一延迟部Dll (该第一延迟部Dll具有距定时控制
器2最短的SOE信号传输距离)供应给第一数据IC D-IC1的SOEl信号 的延迟时间确定为第一延迟部Dll的第一时间常数RllCll，如图4所示 该延迟时间为最短。然后，将通过第一延迟部D11和第二延迟部D12供 应给第二数据IC D-IC2的SOE2信号的延迟时间确定为第一延迟部Dll 的第一时间常数和第二延迟部D12的第二时间常数的总和，由此S0E2 信号的延迟时间长于SOEl信号的延迟时间，如图4所示。然后，将通 过第"n"延迟部Dln(该第"n"延迟部Din具有距定时控制器2最长的SOE 信号传输距离)供应给第"n"数据IC D-ICn的SOEn信号的延迟时间确定 为第一至第"n"延迟部Dll Dln的第一至第"n"时间常数的总和R11C11 +R12C12 + ...+RlnCln，如图4所示该延迟时间为最长。
响应于具有不同延迟时间的SOEl至SOEn信号的各下降时间，数 据IC D-ICl D-ICn的数据电压Vout—l Vout_n的输出定时被不同地分 散(如图4所示)，由此输出电流Iout的峰值被分散并下降。结果，可以 减少EMI噪音和功耗，并防止液晶面板的误操作。
优选的是，将SOEl至SOEn信号的延迟时间(时间常数)确定在 足以获得数据线DL的数据充入时间的范围内，例如0 ns和500 ns之间 的范围内，从而不会因从所述多个数据IC D-ICl D-ICn输出的数据电压 Vout一l Vout一n中的输出定时差而产生数据充入量的偏差。而且，优选 地在SOE信号SOEl至SOEn中保持相同的延迟时间差。但是，可以不 同地设定相邻SOE信号之间的延迟时间差。
可将延迟电路6安装在印刷电路板(以下称为"PCB"，未示出)上 以对定时控制器2和数据驱动器4进行中继，或者可形成在各数据IC D-ICl D-ICn中或各电路膜(未示出)中，在该各电路膜上分别安装有 所述多个数据ICD-ICl D-ICn。而且，当延迟电路6可设有彼此分开的 电阻器Rll Rln和电容器Cll Cln时，将电阻器Rll Rln安装在PCB 上，并将电容器Cl 1 Cln分别形成在所述多个数据IC D-IC1 D-ICn中。
图5是示意性地示出了根据本发明第二实施方式的液晶显示器的数 据驱动设备的框图。除了延迟电路8包括与SOE信号线并联连接的多个 延迟部D21 D2n之外，图5的数据驱动设备在结构上与图3的数据驱
动设备相同，因此将省略对相同部分的详细说明。
图5所示的延迟电路8包括与主SOE信号线并联连接的多个延迟部 D21 D2n，其中所述多个延迟部D21 D2n具有不同地设定的时间常数 R21C21 R2nC2n。如果在各延迟部D21 D2n中不同地设定时间常数， 则各延迟部D21 D2n均设有R元件和C元件，其中在各延迟部D21 D2n中可不同地设定R元件和C元件，或者各延迟部中的R元件和C元 件中的任一个可设定为相同值，而各延迟部中的R元件和C元件中的另 一个可设定为不同值。
而且，优选的是在相邻延迟部D21 D2n之间设定相同的时间常数 差。即，第一延迟部D21和第二延迟部D22之间的时间常数差与第二延 迟部D22和第三延迟部D23之间的时间常数差相同。然而，在延迟部 D21 D2n中也可以不同地设定相邻延迟部之间的时间常数差。在这种情 况下，延迟部D21 D2n的时间常数R21C21 R2nC2n在数值上随机地 增加或减少。优选的是，延迟部D21 D2n的时间常数R21C21 R2nC2n 在数值上连续地增加或减少，从而使相邻数据IC之间的数据输出定时的 偏差最小化。
例如，第一延迟部D21将上升时间和下降时间延迟了第一时间常数 R21C21的S0E1信号供应给第一数据ICD-IC1。而且，第二延迟部D22 将上升时间和下降时间延迟了比第一时间常数R21C21长的第二时间常 数R22C22的SOE2信号供应给第二数据IC D-IC2。第"n，，延迟部D2n将 延迟了所述多个时间常数中的最大的第"n"时间常数R2nC2n的SOEn信 号供应给第"n"数据IC D-ICn。
响应于具有不同延迟时间的S0E1至SOEn信号的各下降时间，数 据IC D-ICl D-ICn的数据电压Vout—1 Vout—n的输出定时被不同地分 散(如图4所示)，从而使输出电流Iout的峰值分散并下降。结果，可以 减少EMI噪音和功耗，并防止液晶面板的误操作。
延迟电路8可安装在PCB上以对定时控制器2和数据驱动器4进行 中继，或者可形成在各数据IC D-IC1 D-ICn中或各电路膜(未示出)中， 该各电路膜上分别安装有所述多个数据ICD-ICl D-ICn。而且，当延迟
电路8可设有彼此分开的电阻器R21 R2n和电容器C21 C2n时，将电 阻器R21 R2n安装在PCB上，并将电容器C21 C2n分别形成在所述 多个数据IC D-ICl D-ICn中。
图6是示意性地示出了根据本发明第三实施方式的液晶显示器的数 据驱动设备的框图。
图6所示的数据驱动设备包括供应SOE信号的定时控制器10;第
一数据驱动器32，该第一数据驱动器32包括通过定时控制器10和第一 PCB22相连的多个数据ICD-IC1 D-IC4;第二数据驱动器34，该第二 数据驱动器34包括通过定时控制器10和第二 PCB 24相连的多个数据IC D-IC5 D-IC8;形成在第一PCB 22中的第一延迟电路42，其中第一延 迟电路42将从定时控制器10输出的SOE信号划分成具有不同延迟时间 的S0E1至SOE4信号，并将SOE1至SOE4信号供应给数据IC D-IC1 D-IC4;以及形成在第二PCB24中的第二延迟电路44，其中第二延迟电 路44将从定时控制器10输出的SOE信号划分成具有不同延迟时间的 SOE5至SOE8信号，并将SOE5至SOE8信号供应给数据IC D-IC5 D-IC8。
图6仅示出了 SOE信号线11和13而没有其它SOE信号线，其中 SOE信号线11和13分别连接在定时控制器10与第一数据驱动器32之 间以及定时控制器10与第二数据驱动器34之间。
定时控制器10将从外部提供的数据对齐，并将对齐的数据划分成待 供应给第一数据驱动器32的第一数据和待供应给第二数据驱动器34的 第二数据，并且输出该第一数据和第二数据。而且，定时控制器10将包 括SOE信号的第一数据控制信号和第二数据控制信号分别供应给第一数 据驱动器32和第二数据驱动器34，其中第一数据控制信号与第二数据控 制信号相同。
第一 PCB 22将从定时控制器10输出的第一数据和第一数据控制信 号供应给第一数据驱动器32，第二 PCB 24将从定时控制器10输出的第 二数据和第二数据控制信号供应给第二数据驱动器34。
第一延迟电路42包括安装在第一 PCB 22上并与第一 SOE信号线
il串联连接的多个延迟部D11 D14。第二延迟电路44包括安装在第二 PCB 24上并与第二 SOE信号线13串联连接的采用RC电路的多个延迟 部D15 D18。
与以上描述不同的是，第一延迟电路42中所包括的延迟部D11 D14可分别形成在所述多个数据ICD-IC4 D-IC1中。在另一种方式中， 在电阻器R11 R14可以与电容器C11 C14分开之后，电阻器R11 R14 可安装在第一 PCB 22上，电容器C11 C14可分别形成在所述多个数据 IC D-IC4 D-IC1中。而且，第二延迟电路44的延迟部D15 D18可分 别形成在所述多个数据ICD-IC5 D-IC8中。在另一种方式中，在电阻器 R15 R18可以与电容器C15 C18分开之后，电阻器R15 R18可安装 在第二 PCB 24上，电容器C15 C18可分别形成在所述多个数据IC D-IC5 D-IC8中。
第一延迟电路42中所包括的延迟部D11 D14具有设定为相同值或 不同值的相应的时间常数R11C11 R14C14。而且，第二延迟电路44中 所包括的延迟部D15 D18具有设定为相同值或不同值的相应的时间常 数R15C15 R18C18。第一延迟电路42中所包括的延迟部D11 D14的 相应的时间常数R11C11 R14C14可以与第二延迟电路44中所包括的延 迟部D15 D18的相应的时间常数R15C15 R18C18对称或不对称。
由于通过第一延迟电路42使来自定时控制器10的SOE信号的传输 距离增加，即，SOE信号所经过的延迟部D的数量增加，SOE信号的延 迟时间增加。
详细地说，将延迟了第一延迟电路42中所包括的第一延迟部Dll 的第一时间常数RllCll的SOEl信号供应给第四数据ICD-IC4，该第四 数据IC D-IC4在第一数据驱动器32的数据IC D-IC1 D-IC4中距定时控 制器10的距离最短。将延迟了第一延迟部Dll和第二延迟部D12的时 间常数总和R11C11+R12C12的SOE2信号供应给第三数据IC D-IC3。 将延迟了第一至第四延迟部Dll至D14的时间常数总和R11C11 + R12C12 +... +R14C14的S0E4信号供应给第一数据IC D-IC1 ，该第一数 据IC D-IC1在第一数据驱动器32的数据IC D-IC1 D-IC4中距定时控制
器10的距离最长。
以与第一数据驱动器32相同的方法，通过第二延迟电路44，将SOE5 至SOE8信号分别供应给第二数据驱动器34的第五至第八数据IC D-IC5 D-IC8，该SOE5至SOE8信号与来自定时控制器的SOE信号所 经过的延迟部D的数量成比例地被顺序延迟。从第一延迟电路42输出的 S0E1至SOE4信号的延迟时间可以与从第二延迟电路44输出的SOE5 至SOE8信号的延迟时间对称或不对称。
第一数据驱动器32的数据IC D-IC1 D-IC4分别响应于SOE4至 SOE1信号的相应下降时间而在不同的输出定时输出数据。同样，第二数 据驱动器34的数据IC D-IC5 D-IC8分别响应于SOE5至SOE8信号的 相应下降时间而在不同的输出定时输出数据。第一数据驱动器32的数据 IC D-IC1 D-IC4的数据输出定时可以与第二数据驱动器34的数据IC D-IC5 D-IC8的数据输出定时对称或不对称，其中可以根据交替或连续 的顺序来设置数据IC的数据输出定时。结果，分散了第一数据驱动器32 和第二数据驱动器34的数据输出时间，从而分散并降低了输出电流的峰 值。因此，可以减少EMI噪音和功耗并防止液晶面板的误操作。
图7是图6所示的釆用串联延迟电路的液晶显示器的EMI噪音波形图。
参照图2，在现有技术的情况下，检测出宽带型EMI噪音高于30dB 水平，该30dB水平与30MHz和100 MHz之间的范围内的EMI标准的 基准值相对应。但是，在本发明的情况下，如图7所示，由于数据输出 定时的分散，检测出宽带型EMI噪音低于在30MHz和100MHz之间的 范围内的30dB水平。
图8是示意性地示出了根据本发明第四实施方式的液晶显示器的数 据驱动设备的框图。除了第一延迟电路52包括与第一SOE信号线11并 联连接的多个延迟部D21 D24，而第二延迟电路54包括与第二 SOE信 号线13并联连接的多个延迟部D25 D28之外，图8的数据驱动设备在 结构上与图6的数据驱动设备相同，因而将省略对相同部分的详细说明。
在图8的第一延迟电路52中，与第一 SOE信号线11并联连接的多
个延迟部D21 D24设有时间常数R21C21 R24C24，这些时间常数 R21C21 R24C24优选地以相同的差异间隔设定为不同值。在图8的第 二延迟电路54中，与第二 SOE信号线13并联连接的多个延迟部D25 D28设有时间常数R25C25 R28C28，这些时间常数R25C25 R28C28 优选地以相同的差异间隔设定为不同值。
在这种情况下，延迟部D21 D28的时间常数R21C21 R28C28在 数值上可随机地增加或减少。为了使相邻数据IC之间的数据输出定时的 偏差最小化，优选地使时间常数R21C21 R28C28连续地增加或减少。 而且，第一延迟电路52中所包括的延迟部D21 D24的时间常数 R21C21 R24C24可以与第二延迟电路54中所包括的延迟部D25 D28 的时间常数R25C25 R28C28对称或不对称。
第一延迟电路52中所包括的延迟部D21 D24分别将上升时间和下 降时间延迟了自身的时间常数RC的S0E1至SOE4信号供应给第一数据 驱动器32的第一至第四数据ICD-IC1 D-IC4。同样，第二延迟电路54 中所包括的延迟部D25 D28分别将上升时间和下降时间被延迟了自身 的时间常数RC的S0E5至SOE8信号供应给第二数据驱动器34的第五 至第八数据IC D-IC5 D-IC8。
响应于设有不同延迟时间的SOE1至SOE8信号的各下降时间，数 据IC D-IC1 D-IC8的输出定时被分散。第一数据驱动器32中所包括的 数据IC D-IC1 D-IC4的数据输出定时可以与第二数据驱动器34中所包 括的数据IC D-IC5 D-IC8的数据输出定时对称，或者可以根据交替的顺 序或连续的顺序来与第二数据驱动器34中所包括的数据IC D-IC5 D-IC8的数据输出定时不对称。因此，分散并降低了第一数据驱动器32 和第二数据驱动器34的输出电流的峰值。从而，可以减少EMI噪音和功 耗并防止液晶面板的误操作。
图9是示意性地示出了根据本发明第五实施方式的液晶显示器的数 据驱动设备的框图。
如图9所示，该数据驱动设备包括第一数据驱动器32的数据IC D-IC1 D-IC4，它们分别安装在多个电路膜F1 F4上并连接在第一 PCB
62和液晶面板80之间；第二数据驱动器34的数据IC D-IC5 D-IC8，它 们分别安装在多个电路膜F5 F8上并连接在第二 PCB 64和液晶面板80 之间；以及第一延迟电路72和第二延迟电路74，它们形成在液晶面板 80中用于延迟SOE信号。电路膜F1 F8可以由带载封装(Tape Carrier Package,以下称为"TCP")或膜上芯片(Chip On Films)形成。
第一延迟电路72包括与第一 SOE信号线11串联连接并形成在液晶 面板80的下基板中的多个延迟部D1 D3。为此，第一 SOE信号线11 经过在液晶面板80的下基板上的数据IC D-IC4 D-IC1。基于玻板上线 (Line On Glass,以下称为"LOG") L1 L3 (即，与第一 SOE信号线11 串联连接并形成在液晶面板80的下基板中的线路)的各线路电阻Rl R3来确定各延迟部D1 D3的电阻。可以通过将各LOGLl L3与其它 LOG交叠并在它们之间插设绝缘膜，来形成各电容器C1 C3，或者在 各数据ICD-IC3 D-IC1中形成各电容器C1 C3。线路电阻R1 R3可 以相同，并且电容器C1 C3可以相同，从而可以将延迟部D1 D3的时
间常数设定为相同值。
第二延迟电路74在结构上与第一延迟电路72相同。即，第二延迟 电路74包括与第二 SOE信号线13串联连接并形成在第二数据驱动器34 的各个数据IC D-IC5 D-IC8之间的多个延迟部D1 D3。
由于第一延迟电路72和第二延迟电路74分别与第一 SOE信号线11 和第二 SOE信号线12串联连接，因此SOE信号的延迟时间与SOE信号 所经过的延迟部D的数量成比例地增加。
例如，在第一数据驱动器32的情况下，SOE信号被供应给最靠近 SOE信号的输入端子的第四数据ICD-IC4，而不经过延迟电路72。然后， 向第三数据IC D-IC3供应这样的SOE信号，该SOE信号在经过第四数 据IC D-IC4和液晶面板80的第一延迟部Dl时延迟了第一延迟部Dl的 时间常数R1C1。向第二数据ICD-IC2供应这样的SOE信号，该SOE信 号在经过第四数据IC D-IC4和第三数据IC D-IC3以及液晶面板80的第 一延迟部Dl和第二延迟部D2时延迟了第一延迟部D 1和第二延迟部 D2的时间常数总和R1C1+R2C2。向第一数据ICD-IC1供应这样的SOE 信号，该SOE信号在经过第四至第二数据IC D-IC4 D-IC2以及液晶面 板80的第一至第三延迟部D1 D3时延迟了第一至第三延迟部D1 D3 的时间常数总和R1C1+R2C2+R3C3。
通过与第一延迟电路72对称的第二延迟电路74分别向第二数据驱 动器34的数据IC D-IC5 D-IC8供应具有不同延迟时间的SOE信号。
因此，第一数据驱动器32的数据IC D-IC1 D-IC4响应于不同的 SOE延迟时间而在不同的输出定时输出数据。同样，第二数据驱动器34 的数据IC D-IC5 D-IC8响应于不同的SOE延迟时间而在不同的输出定 时输出数据。结果，在第一数据驱动器32和第二数据驱动器34中分散 了数据输出定时，从而也分散并降低了输出电流的峰值，由此降低了 EMI 噪音和功耗并防止液晶面板的误操作。
如上所述，根据本发明的液晶显示器的数据驱动设备和方法具有如 下优点。
根据本发明的液晶显示器的数据驱动设备和方法通过利用串联或并 联的延迟电路使SOE信号延迟，从而分散数据信号的输出定时，由此分 散数据驱动器的峰值电流。因此，可以降低EMI噪音和功耗并防止液晶 面板的误操作。
显然，对于本领域技术人员而言，可以在不脱离本发明的精神或范 围的情况下对本发明作出各种修改和变动。因而，本发明旨在覆盖落在 附加权利要求及其等同物范围内的对本发明的修改和变型。
本申请要求于2007年8月29日提交的韩国专利申请2007-86988的 优先权，从而通过引用将其结合于此如同完全在这里提出的一样。
权利要求
1、一种液晶显示器的数据驱动设备，该设备包括定时控制器，该定时控制器用于供应基准源输出使能信号；延迟电路，该延迟电路用于延迟所述基准源输出使能信号，并供应具有不同延迟时间的多个源输出使能信号；以及数据驱动器，该数据驱动器包括多个数据集成电路以将液晶面板的数据线划分成多个数据块进行驱动，该数据驱动器响应于所述多个源输出使能信号而分散所述多个数据集成电路的数据输出定时。
2、 根据权利要求1所述的设备，其中，所述延迟电路包括多个RC 延迟部，这些RC延迟部与所述基准源输出使能信号的供应线串联连接。
3、 根据权利要求2所述的设备，其中，所述多个RC延迟部具有设定为相同值的时间常数。
4、 根据权利要求2所述的设备，其中，所述多个源输出使能信号的上升时间和下降时间二者的延迟时间与所述基准源输出使能信号所经过 的RC延迟部的数量成比例地增加，并且基于所述基准源输出使能信号所 经过的RC延迟部的时间常数总和而被确定。
5、 根据权利要求2所述的设备，其中，以连续的顺序向所述多个数 据集成电路供应所述多个输出使能信号，其中随着离所述定时控制器的 距离的增加，所述延迟时间逐渐增加。
6、 根据权利要求1所述的设备，其中，所述延迟电路包括多个RC 延迟部，这些RC延迟部与所述基准源输出使能信号的供应线并联连接并具有不同的时间常数。
7、 根据权利要求2或6所述的设备，其中，各所述延迟部均设有R 元件和C元件，并且在相应延迟部中不同地设定R元件和C元件中的至 少一个，从而使所述多个RC延迟部设定有不同的时间常数。
8、 根据权利要求6所述的设备，其中，向所述多个数据集成电路供 应具有连续地增加或减少的不同延迟时间的所述多个源输出使能信号。
9、 根据权利要求1所述的设备，其中，所述延迟电路安装在连接于 所述定时控制器和所述数据驱动器之间的PCB基板上，或者形成在各数 据集成电路中。
10、 根据权利要求2或6所述的设备，其中，相应的RC延迟部的R 元件和C元件中的任一个元件安装在连接于所述定时控制器和所述数据 驱动器之间的PCB基板上，而另一个元件形成在各数据集成电路中。
11、 根据权利要求2所述的设备，其中，相应的RC延迟部的R元 件和C元件中的至少任意一个形成在所述液晶面板中。
12、 根据权利要求ll所述的设备，其中，所述RC延迟部的C元件 形成在各数据集成电路中。
13、 根据权利要求1所述的设备，其中，所述多个数据集成电路被 划分成第一数据驱动器和第二数据驱动器；所述延迟电路被划分成第一 延迟电路和第二延迟电路；所述第一延迟电路延迟通过第一信号线供应 的基准源输出使能信号，并向所述第一数据驱动器供应具有不同延迟时 间的第一组的源输出使能信号；并且所述第二延迟电路延迟通过第二信 号线供应的基准源输出使能信号，并向所述第二数据驱动器供应具有不 同延迟时间的第二组的源输出使能信号。
14、 根据权利要求13所述的设备，其中，所述第一延迟电路包括与 所述第一信号线串联连接的第一组的RC延迟部，并且所述第二延迟电路 包括与所述第二信号线串联连接的第二组的RC延迟部。
15、 根据权利要求13所述的设备，其中，所述第一延迟电路包括与 所述第一信号线并联连接的第一组的RC延迟部，并且所述第二延迟电路 包括与所述第二信号线并联连接的第二组的RC延迟部。
16、 根据权利要求14或15所述的设备，其中，所述第一组的RC 延迟部中的时间常数与所述第二组的RC延迟部中的时间常数对称或不 对称。
17、 一种液晶显示器的数据驱动设备，该设备包括-定时控制器，该定时控制器用于产生基准源输出使能信号并将所产生的基准源输出使能信号供应给第一信号线和第二信号线；第一数据驱动器，该第一数据驱动器包括多个数据集成电路，用于分区驱动液晶面板的第一区域中所包括的数据线；第二数据驱动器，该第二数据驱动器包括多个数据集成电路，用于 分区驱动所述液晶面板的第二区域中所包括的数据线；第一 PCB基板，该第一 PCB基板连接在所述定时控制器与所述第 一数据驱动器之间；第二 PCB基板，该第二 PCB基板连接在所述定时控制器与所述第 二数据驱动器之间；第一延迟电路，该第一延迟电路安装在所述第一PCB基板上，用于 通过延迟从所述第一信号线供应的所述基准源输出使能信号而分散所述 第一数据驱动器的数据输出定时；以及第二延迟电路，该第二延迟电路安装在所述第二PCB基板上，用于 通过延迟从所述第二信号线供应的所述基准源输出使能信号而分散所述 第二数据驱动器的数据输出定时。
18、 根据权利要求17所述的设备，其中，所述第一延迟电路包括与 所述第一信号线串联连接的多个RC延迟部;所述第二延迟电路包括与所 述第二信号线串联连接的多个RC延迟部。
19、 根据权利要求17所述的设备，其中，所述第一延迟电路包括与 所述第一信号线并联连接且具有不同时间常数的多个RC延迟部；并且所 述第二延迟电路包括与所述第二信号线并联连接且具有不同时伺常数的 多个RC延迟部。
20、 根据权利要求18或19所述的设备，其中，以恒定的时间差分 散所述第一数据驱动器的相应数据集成电路的数据输出定时，并且以恒 定的时间差分散所述第二数据驱动器的相应数据集成电路的数据输出定 时。
21、 根据权利要求20所述的设备，其中，在所述第一数据驱动器中 分散的数据输出定时的时间差与在所述第二数据驱动器中分散的数据输 出定时的时间差对称或不对称。
22、 一种液晶显示器的数据驱动方法，该方法包括以下步骤 产生基准源输出使能信号；通过延迟所述基准源输出使能信号，而产生延迟时间被不同地设定的多个源输出使能信号；以及响应于所述多个源输出使能信号而分散从多个数据线输出的数据输 出定时。
23. —种液晶显示器的数据驱动方法，该方法包括以下步骤产生基准源输出使能信号并将所产生的基准源输出使能信号供应给第一信号线和第二信号线；分区驱动液晶面板的第一区域中所包括的数据线；分区驱动所述液晶面板的第二区域中所包括的数据线；通过延迟从所述第一信号线供应的所述基准源输出使能信号而分散从包含在所述第一区域中的所述数据线输出的数据输出定时；以及通过延迟从所述第二信号线供应的所述基准源输出使能信号而分散从包含在所述第二区域中的所述数据线输出的的数据输出定时。
全文摘要
本发明涉及一种液晶显示器的数据驱动设备和方法，该设备和方法通过降低数据驱动器的输出峰值电流，可使电磁干扰EMI噪音最小化，该设备包括定时控制器，该定时控制器用于供应基准源输出使能信号；延迟电路，该延迟电路用于延迟所述基准源输出使能信号，并供应具有不同延迟时间的多个源输出使能信号；以及数据驱动器，该数据驱动器包括多个数据集成电路以将液晶面板的数据线划分成多个数据块进行驱动，该数据驱动器响应于所述多个源输出使能信号而分散所述多个数据集成电路的数据输出定时。
文档编号G09G3/36GK101377908SQ20071016001
公开日2009年3月4日 申请日期2007年12月20日 优先权日2007年8月29日
发明者曺畅训, 河成喆, 洪镇铁 申请人:乐金显示有限公司