显示面板的像素驱动方法

专利名称：显示面板的像素驱动方法
技术领域：
本发明涉及一种驱动方法，且特别是涉及一种显示面板的像素 驱动方法。
背景技术：
图1绘示像素的其中一种架构图，此像素具有Cst on common (公共电极上Cst)的像素架构(容后述)。图中的标示101及102分 别表示显示面板中的第N条栅极线(gateline)及第N-l条栅极线，其 中N为自然数，而103及104皆表示源极线(source line), 105表示 薄膜晶体管(thin film transistor, TFT)， 106表示像素电极(pixel electrode),至于107则表示公共电极线(common line)。由于在此架 构中，像素电极106与公共电极线107有部份重迭，因而产生了储 存电容Cst，如图2所示。图2为图1的像素电极106与公共电极线 107的部份重迭示意图。因此，称图1所示架构为Cst on common的 像素架构。
上述Cst on common的像素架构被广泛地使用在小型面板上， 并且通常搭配以调制信号作为共同电位的方式来进行像素的驱动， 以节省源极驱动器的成本。然而，由于这种像素架构具有公共电极 线，使得其开口率(aperture mtio)较小，因而导致显示面板的分辨率 (resolution),影像质量及功率消耗…等性能表现均不甚理想。因此， 相关业者均朝向运用具有高开口率的像素结构来制作显示面板，以 期能改善旧有显示面板的诸多缺点。但是，在运用高开口率像素结 构来制作显示面板，并以调制信号作为共同电位的方式来进行像素 的驱动的情况之下，若还是采用传统的栅极线驱动方式(即依序对栅 极线提供一脉冲，进而依序幵启各条栅极线所耦接的像素)，将导致 像素在开启时及关闭后的亮度不一致的问题，使得画面的质量下降。为了解这个问题的产生原因，以下先就高开口率的其中一种像素结 构来做说明。
图3绘示像素的另一种架构图，此架构即一般所认知的Cst on gate架构(容后述)。图中的标示301及302分别表示显示面板中的第 N条栅极线及第N-l条栅极线，而303及304皆表示源极线，305 表示薄膜晶体管，306表示像素电极。由于在此架构中并不具有公共 电极线，因此具有较高的开口率。此外，由于像素电极306与栅极 线302有部份重迭，因而产生了储存电容Cst，如图4所示。图4为 图3的像素电极306与栅极线302的部份重迭示意图。因此，称图3 所示架构为Cst on gate (栅极上Cst)的像素架构。
图5为图3所示架构的等效电路图。图5中的标示301 305皆 表示图3中对应标示所指称的对象，至于Vcom则表示由调制信号 所形成的共同电位(即薄膜晶体管阵列基板的对向基板中的公共电 极的电位，以下称调制共同电位)，Vp表示像素电极306上的电压， 而Clc则表示由像素电极306、公共电极(未绘示)及上述二者之间的 液晶层所构成的电容，即一般所认知的液晶电容。以下将以图5所 示电路，搭配其所使用的信号波形(如图6及图7所示)来说明像素在 开启时及关闭后的亮度不一致的产生原因。
图6绘示图5电路于第K画面时的信号波形，其中K为自然数。 请依照说明的需要而参照图5及图6。当提供脉冲601至栅极线301， 进而使薄膜晶体管305导通时，由于此时通过源极线303加载至液 晶电容Clc的数据电压大于调制共同电位Vcom的电压，因此在薄 膜晶体管305导通的期间内，电压Vp的电平被拉高，使得此像素依 照调制共同电位Vcom与电压Vp 二者的压差显示出所需要的亮度。 然而，当脉冲601由高电位(high)转低电位(low)时，薄膜晶体管305 被关闭，使得像素电极306呈现浮置(floating)，因此电压Vp便会经 由储存电容Cst的耦合而开始跟着调制共同电位Vcom的电压变化 来变动。理论上，电压Vp的变动情况应如虚线602所示。
在电压Vp如虚线602而变动的情况下，表示即使薄膜晶体管 305被关闭之后，调制共同电位Vcom与电压Vp二者的压差仍然不会改变。但事实上，电压Vp的电压变动量A印会小于调制共同电位 Vcom的电压变动量A&o附，故实际上电压Vp最多只会上升到图6 中的603所标示的电平，因而造成像素的亮度前后不一致，使得平 均亮度下降，因此人眼所感受到的亮度下降。
图7绘示图5电路于第K+l画面时的信号波形。请依照说明的 需要而参照图5及图7。当提供脉冲701至栅极线301，进而使薄膜 晶体管305导通时，由于此时通过源极线303加载至液晶电容Clc 的数据电压小于调制共同电位Vcom的电压，因此在薄膜晶体管305 导通的期间内，电压Vp的电平被拉低。然而，当薄膜晶体管305 被关闭，使得像素电极306呈现浮置，因此电压Vp便会经由储存电 容Cst耦合而开始跟着调制共同电位Vcom的电压变化来变动。理 论上，电压Vp的变动情况应如虚线702所示，但实际上电压Vp最 多只会下降到图5中的703所标示的电平，因而也造成像素的亮度 前后不一致，使得平均亮度下降，因此人眼所感受到的亮度下降。 因此，Cstongate的架构虽然有较高的开口率，但在使用调制共同电 位的方式来驱动像素的情况下，会造成亮度下降的缺点。
图8绘示像素的又一种架构图。图中的标示801及802分别表 示显示面板中的第N条栅极线及第N-l条栅极线，而803及804皆 表示源极线，805表示薄膜晶体管，806表示像素电极。由于在此架 构中，像素电极806与栅极线801、栅极线802、源极线803及源极 线804皆有部份重迭(其目的是增加像素的开口率)，因而在原本的储 存电容Cst之外又分别产生了寄生电容Cgl、寄生电容Cdl及寄生 电容Cd2。图9为图8所示架构的等效电路图。图9中的标示801-805、 Cst、 Cgl、 Cdl及Cd2皆表示图8中对应标示所指称的对象，至于 Vcom则表示调制共同电位，Vp表示像素电极806上的电压，而CIc 则表示像素电极806与公共电极之间的液晶电容。
依照前述，图8所示架构在薄膜晶体管关闭后，电压Vp的电压 变动量A^同样也不会等于调制共同电位Vcom的电压变动量 AR^。因此，这种架构同样会造成像素的亮度前后不一致，使得平
均亮度下降，因此人眼所感受到的亮度下降。图io绘示像素的再一种架构图，此架构同样为上述特定架构其
中之一。图中的标示1001及1002分别表示显示面板中的第N条栅 极线及第N-1条栅极线，而1003及1004皆表示源极线，1005表示 薄膜晶体管，1006表示像素电极，1007则表示薄膜晶体管阵列基板 侧的公共电极线。由于在此架构中，像素电极1006与栅极线1001、 栅极线1002、源极线1003及源极线1004皆有部份重迭(其目的是增 加像素的开口率)，因而分别产生了寄生电容Cgl、储存电容Cstl、 寄生电容Cdl及寄生电容Cd2。此外，由于像素电极1006亦与公共 电极线1007有部分重迭，因此产生储存电容Cst2，如图11所示。 图11为图10的像素电极1006与公共电极线1007的部份重迭示意 图。
图12为图10所示架构的等效电路图。图12中的标示
1001-1007、 Cgl、 Cstl、 Cdl及Cd2皆表示图10中对应标示所指称
的对象，至于Vcom则表示调制共同电位，Vp表示像素电极1006
上的电压，而Clc则表示像素电极1006与公共电极之间的液晶电容。
此外，储存电容Cst2亦绘示于图12中。依照前述，图10所示架构
在薄膜晶体管关闭后，电压Vp的电压变动量A^同样也不会等于调 制共同电位Vcom的电压变动量A^/n。因此，这种架构亦同样会造
成像素的亮度前后不一致，使得平均亮度下降，因此人眼所感受到 的亮度下降。

发明内容
本发明的目的就是提供一种显示面板的驱动方法，其可解决像 素在开启时及关闭后的亮度不一致的问题，进而提升画面质量。
基于上述及其它目的，本发明提出一种显示面板的像素驱动方 法。此显示面板包括第一栅极线耦接至第一开关晶体管的栅极，且 第一开关晶体管的源极分别耦接至液晶电容与第一储存电容。上述 液晶电容由像素电极和公共电极所构成，而第一储存电容的一端耦 接第二栅极线。此方法包括下列步骤，首先，提供第一调制信号至 公共电极。接着，通过第一栅极线开启第一开关晶体管。然后，在第一开关晶体管开启后，提供第二调制信号至第二栅极线。其中， 第二调制信号使得与第二栅极线耦接的第二开关晶体管操作于晶体 管关闭区，且第一调制信号和第二调制信号彼此同步。
基于上述及其它目的，本发明提出一种显示面板的像素驱动方 法，其中显示面板包括有多条栅极线。此方法包括下列步骤，首先，
通过第N条栅极线开启其所耦接的开关晶体管，而此开关晶体管的 源极通过像素电极及第一储存电容耦接至第N-l条栅极线，以及通 过此像素电极及液晶电容耦接至公共电极，而此公共电极耦接至调 制信号，且上述的N为自然数。接着，在此开关晶体管开启之后， 轮流提供第一预设电压及第二预设电压至第N-1条栅极线，以通过 储存电容轮流传送第一耦合电压及第二耦合电压至像素电极。其中， 第一预设电压及第二预设电压的电压大小将使得与第N-l条栅极线 耦接的第二开关晶体管操作于晶体管关闭区，且第一预设电压与第 二预设电压的转换时间与调制信号的电压调制时间同步。
依照本发明一实施例所述的显示面板的驱动方法，其中第二调 制信号的电压变动量大于或等于第一调制信号的电压变动量。
依照本发明一实施例所述的显示面板的像素驱动方法，其中第 二调制信号至少包含第一预设电压和第二预设电压。
依照本发明一实施例所述的显示面板的驱动方法，其中第一预 设电压与第二预设电压的压差大于或等于上述第一调制信号的电压 变动量。
本发明因在通过第一栅极线开启其所耦接的开关晶体管之后， 更提供调制信号至第二栅极线，以通过第二栅极线与上述开关晶体 管所耦接的像素电极二者之间的储存电容传送耦合电压至上述像素 电极。其中调制信号使得第二栅极线所耦接的开关晶体管操作在晶 体管关闭区，且调制信号与调制共同电位彼此同步。因此，藉由调 整调制信号所提供的预设电压的压差，便可补偿电压Vp的电压变动 量，使电压Vp的电压变动量与调制共同电位Vcom的电压变动量相 同，以解决像素在开启时及关闭后的亮度不一致的问题，进而提升 画面质量。为让本发明的上述和其它目的、特征和优点能更明显易懂，下 文特举优选实施例，并配合附图，作详细说明如下。


图1绘示像素的其中一种架构图。
图2为图1的像素电极106与公共电极线107的部份重迭示意图。
图3绘示像素的另一种架构图。
图4为图3的像素电极306与栅极线302的部份重迭示意图。
图5为图3所示架构的等效电路图。
图6绘示图5电路在第K画面时的信号波形。
图7绘示图5电路在第K+l画面时的信号波形。
图8绘示像素的又一种架构图。
图9为图8所示架构的等效电路图。
图IO绘示像素的再一种架构图。
图11为图10的像素电极1006与公共电极线1007的部份重迭 示意图。
图12为图IO所示架构的等效电路图。
图13为采用图3所示架构的相邻二像素的等效电路图。
图14为依照本发明一实施例的第K画面的信号波形图。
图15为依照本发明一实施例的第K+1画面的信号波形图。
图16为采用图8所示架构的相邻二像素的等效电路图。
图17为采用图IO所示架构的相邻二像素的等效电路图。
图18为薄膜晶体管的Vg-Id特性曲线图。
图19为依照本发明一实施例的显示面板的驱动方法的流程图。
主要组件符号说明
101、 102、 301、 302、 801、 802、 1001、 1002、 1301、 1302、 1303、 1601、 1602、 1603、 1701、 1702、 1703:栅极线
103、 104、 303、 304、 803、 804、 1003、 1004、 1304、 1604、1605、 1704、 1705:源极线
105、 305、 805、 1005、 1305、 1306、 1606、 1607、 1706、 1707: 开关晶体管
106、 306、 806、 1006:像素电极
107、 1007、 1708、 1709:公共电极线
601、 701、 1401、 1402、 1403、 1501、 1502、 1503:脉冲
602、 702:虚线标示
603、 703:电平标示
Cdl、 Cd2、 Cd3、 Cd4、 Cgl、 Cg2、 Clc、 CIcl、 Clc2、 Cst、 Cstl、 Cst2、 Cst3、 Cst4:电容 Vcom:调制共同电位 Vgll、 Vgl2:预设电压 Vp、 Vpl、 Vp2:电压 VI、 V2、 V3:栅极线信号 AK^:预设电压的压差 A印电压Vp的电压变动量 A^o附调制共同电位的电压变化量
1802:标示
1901、 1902、 1903:步骤
具体实施例方式
为了说明方便，以下所述的液晶显示面板，其像素皆采用先前 技术所述架构的其中之一。
假若显示面板中的像素采用图3所示的架构，那么此面板的其 中二个相邻像素，可用图13来表示。图13为采用图3所示架构的 相邻二像素的等效电路图，此二像素分别以第N像素及第N+1像素 来标示，其中N为自然数。至于图中的标示1301、 1302及1303则 分别表示显示面板中的第N-1条栅极线、第N条栅极线及第N+1条 栅极线，而1304表示源极线，1305及1306皆表示开关晶体管。Cstl 表示第N像素的像素电极与栅极线1301之间的储存电容，其一端耦接栅极线1301，而另一端则耦接薄膜晶体管1305的源极。Vpl表示 第N像素的像素电极上的电压，Clcl表示第N像素的像素电极与公 共电极沐绘示)之间的液晶电容。而Cst2表示第N+l像素的像素电 极与栅极线1302之间的储存电容，其一端耦接栅极线1302，而另一 端则耦接薄膜晶体管1306的源极。Vp2表示第N+l像素的像素电 极上的电压，Clc2表示第N+l像素的像素电极与公共电极之间的液 晶电容。上述开关晶体管可采用薄膜晶体管来实现，然此实施方式 并非用以限定本发明。
本发明的方法改变了栅极在线的信号，方式如图14及图15所 示。请先参照图14，图14为依照本发明一实施例的第K画面的信 号波形图，其中K为自然数，此图列举出图13的栅极线1301、 1302 及1303上的信号波形，依序以来V1、 V2及V3来表示，这三个信 号波形中的标示1401、 1402及1403分别表示为脉冲，用以导通该 条栅极线所连接的开关晶体管。而在这些脉冲之后，可看到这三个 栅极线信号皆在电压Vpl、 Vp2之间摆荡，此即为提供至栅极线的 调制信号。而标示Vcom表示为调制共同电位的波形，也就是提供 至公共电极的调制信号所呈现出来的波形。
由图14可以知道，在栅极线信号VI的脉冲1401之后，栅极线 信号VI便一直在预设电压Vgll及Vgl2之间摆荡。同样地，i栅极 线信号V2的脉冲1402之后，栅极线信号V2 —直在预设电压Vgll 及Vgl2之间摆荡，而在栅极线信号V3的脉冲1403之后，栅极线信 号V3亦一直在预设电压Vgll及Vgl2之间摆荡。且预设电压Vgll 及Vgl2皆小于该条栅极线所连接的开关晶体管的致能电压，也就是 预设电压Vgll及Vgl2的电压大小会使得该条栅极线所耦接的开关 晶体管操作在晶体管关闭区(cut-offregion，容后述)。此外，预设电 压Vgll及Vgl2的转换时间还与调制共同电位Vcom的电压调制时 间同步。
请依照说明的需要而参照图13与图14。当提供脉冲1402至栅 极线1302，进而使开关晶体管1305导通时，由于此时通过源极线 1304加载至液晶电容Clc 1的数据电压大于调制共同电位Vcom的电压，因此在开关晶体管1305导通的期间内，电压Vpl的电平被拉高，
使得此像素依照调制共同电位Vcorn与电压Vpl 二者的压差显示出
所需要的亮度。接着，当脉冲1402由高电位转低电位时，开关晶体
管1305被关闭，使得第N像素的像素电极呈现浮置，然而此时，栅
极线1301上依然呈现出预设电压Vgll及Vgl2的交替变化，以通过
储存电容Cstl来轮流传送二个耦合电压至电压Vpl所指的像素电
极，进而影响电压Vpl的电压变动量A^1。因此，电压变动量A^1
便可由式(l)来表示，
卵=[C/cl / (Cy,l + C7cl)] AF函+ [Cy/1 / (Cs/1 + C/cl)] AFg/ (。
其中A^指预设电压Vgll及Vgl2二者的电压压差。由式(l)可发现， 若使A「g"AKc^ ，贝uA「pl-AKo^ 。也就是说，只要使A「g/等于
A&。w ，那么即使开关晶体管1305被关闭之后，调制共同电位Vcom 与电压Vpl 二者的压差仍然不会改变，因此可解决此像素在开关晶 体管关闭时，因为调制共同电位Vcom的电压变化的耦合而造成亮 度不一致的问题。
当提供脉冲1403至栅极线1303，进而使开关晶体管1306导通 时，由于此时通过源极线1304加载至液晶电容Clc2的数据电压小 于调制共同电位Vcom的电压，因此在开关晶体管1306导通的期间 内，电压Vp2的电平被拉低，使得此像素依照调制共同电位Vcom 与电压Vp2 二者的压差显示出所需要的亮度。接着，当脉冲1403 由高电位转低电位时，开关晶体管1306被关闭，使得第N+l像素 的像素电极呈现浮置，然而此时，栅极线1302上依然轮流呈现出预 设电压Vgll及Vgl2，以通过储存电容Cst2轮流传送二个耦合电压 至电压Vp2所指的像素电极，进而影响电压Vp2之电压变动量A&2 。 由于储存电容Cstl及Cst2 二者会相等，Clcl及Clc2 二者亦会相等， 因此电压变动量A^^亦可由式(1)来表示。
同理，在第K画面中，栅极线1302及1303经由开关晶体管所
耦接的其它像素，以及其它栅极线经由开关晶体管所耦接的像素，
都可用这样的方式解决像素于开启时及关闭后的亮度不一致的问题。类似地，在第K+1画面时，也同样需改变栅极在线的信号，如 图15所示。请参照图15，图15为依照本发明一实施例的第K+1画 面的信号波形图，其列举出图13的栅极线1301、 1302及1303上的 信号波形，依序以来V1、 V2及V3来表示，亦列举出电压Vpl、电 压Vp2及调制共同电位Vcom的波形。在图15中，1501、 1502及 1503分别表示脉冲，用以导通该条栅极线所连接的开关晶体管。
由图15可以知道，在栅极线信号VI的脉冲1501之后，栅极线 信号VI便一直在预设电压Vgll及Vgl2之间摆荡。同样地，在栅极 线信号V2的脉冲1502之后，栅极线信号V2 —直在预设电压Vgll 及Vgl2之间摆荡，而在栅极线信号V3的脉冲1503之后，栅极线信 号V3亦一直在预设电压Vgll及Vgl2之间摆荡，且预设电压Vgll 及Vgl2的转换时间还与调制共同电位Vcom的电压调制时间同步。 由于在不同的画面时，液晶的极性需要反转，以避免液晶极化，因 此在第K+1画面时，传送至同一条源极线所耦接的液晶的数据电压， 其与调制共同电位Vcom 二者之间的极性关系，会与第K画面时不 同。然而，基于与图14所述操作方式相同的道理，可知在第K+l 画面时采用图15所述方式，便可解决像素于开启时及关闭后的亮度 不一致的问题。
假若显示面板中的像素采用图8所示的架构，那么此面板的其 中二个相邻像素，可用图16来表示。图16为采用图8所示架构的 相邻二像素的等效电路图，此二像素分别以第N像素及第N+1像素 来标示，其中N为自然数。图中的标示1601、 1602及1603分别表 示显示面板中的第N-l条栅极线、第N条栅极线及第N+l条栅极线， 而1604及1605表示源极线，1606及1607皆表示开关晶体管。
此外，图16中的Cstl表示第N像素的像素电极与栅极线1601 之间的储存电容，其一端耦接栅极线1601，而另一端则耦接薄膜晶 体管1606的源极。Vpl表示第N像素的像素电极上的电压，Clcl 表示第N像素的像素电极与公共电极(未绘示)之间的液晶电容，而 Cgl表示第N像素的像素电极与栅极线1602之间的寄生电容，Cdl 表示第N像素的像素电极与源极线1604之间的寄生电容，Cd2表示第N像素的像素电极与源极线1605之间的寄生电容。Cst2表示第
N+l像素的像素电极与栅极线1602之间的储存电容，其一端耦接栅
极线1602，而另一端则耦接薄膜晶体管1607的源极。Vp2表示第
N+l像素的像素电极上的电压，Clc2表示第N+l像素的像素电极与
公共电极之间的液晶电容，而Cg2表示第N+l像素的像素电极与栅
极线1603之间的寄生电容，Cd3表示第N+l像素的像素电极与源极
线1604之间的寄生电容，Cd4表示第N+1像素的像素电极与源极线
1605之间的寄生电容。
图16所示的等效电路一样可用图14及图15所述方式来操作，
因此图16的电压Vpl的电压变动量A印1，可以由式(2)来表示， A印l = [C7cl / (Cwl + C7cl + C61)] AF"cow + [Cwl / (Cy,l + C/d + C61)〗
…(2)
其中A^指预设电压Vgll及Vgl2 二者的电压压差，而 CW = Cgl + O/l + 0/2 。
因此可知，若要使A^l-AKco/w ，贝卄
= [(CW1 + CW) / Cwl]A^w 。如此一来，便可解决此像素在开关晶 体管关闭时，因为调制共同电位Vcom的电压变化的耦合而造成亮 度不一致的问题。由于寄生电容Cstl及Cst2会相等、Clcl及Cc2 会相等、Cdl及Cd3会相等、Cd2及Cd4会相等、Cgl及Cg2会相 等，因此电压Vp2的电压变动量A「^亦可由式(2)来表示，故同样能 通过调整预设电压Vgll及Vgl2 二者的压差，来解决此像素在开关 晶体管关闭时，因为调制共同电位Vcom的电压变化的耦合而造成 亮度不一致的问题。
假若显示面板中的像素采用图IO所示的架构，那么此面板的其 中二个相邻像素，可用图17来表示。图17为采用图IO所示架构的 相邻二像素的等效电路图，此二像素分别以第N像素及第N+1像素 来标示，其中N为自然数。图中的标示1701、 1702及1703分别表 示显示面板中的第N-l条栅极线、第N条栅极线及第N+l条栅极线， 而1704及1705表示源极线，1706及1707皆表示开关晶体管，至于 1708及1709则分别表示第N像素及第N+l像素的公共电极线。
此外，图17中的Cstl表示第N像素的像素电极与栅极线1701之间的储存电容，其一端耦接栅极线1701，而另一端则耦接薄膜晶
体管1706的源极。Cst2表示第N像素的像素电极与公共电极线1708
之间的储存电容，其一端耦接公共电极线1708，而另一端则耦接薄
膜晶体管1706的源极。Vpl表示第N像素的像素电极上的电压，
Clcl表示第N像素的像素电极与公共电极(未绘示)之间的液晶电容，
而Cgl表示第N像素的像素电极与栅极线1702之间的寄生电容，
Cdl表示第N像素的像素电极与源极线1704之间的寄生电容，Cd2
表示第N像素的像素电极与源极线1705之间的寄生电容。Cst3表
示第N+l像素的像素电极与栅极线1702之间的储存电容，其一端
耦接栅极线1702，而另一端则耦接薄膜晶体管1707的源极。Cst4
表示第N+1像素的像素电极与公共电极线1709之间的储存电容，
其一端耦接公共电极线1709，而另一端则耦接薄膜晶体管1707的源
极。Vp2表示第N+l像素的像素电极上的电压，Clc2表示第N+l
像素的像素电极与公共电极之间的液晶电容，而Cg2表示第N+l像
素的像素电极与栅极线1703之间的寄生电容，Cd3表示第N+l像素
的像素电极与源极线1704之间的寄生电容，Cd4表示第N+l像素的
像素电极与源极线1705之间的寄生电容。
图17所示的等效电路一样可用图14及图15所述方式来操作，
假设共同电位在线的电压与调制共同电位Vcom相同，那么实际上
电压Vpl的电压变动量A印1，可以由式(3)来表示， A印l = [(C/cl + Cy/2) / (CW2 + C/d + O;l + Cwl)] AFcom + [Cy/l/(Cw2 + ad + C61 + Cy/l)]A)^/
……(3)
其中A^指预设电压Vgll及Vgl2 二者的电压压差，而 C61 = Cgl + OH + 0/2 。
因此可知，若要使A印l = A^om ， 则
△ ^ = [(C"1 + / C"l]ARom 。如此一来，便可解决此像素在开关晶
体管关闭时，因为调制共同电位Vcom的电压变化的耦合而造成亮 度不一致的问题。由于电容Cstl及Cst3会相等、Clcl及Clc2会相 等、Cdl及Cd3会相等、Cd2及Cd4会相等、Cgl及Cg2会相等、 Cst2及Cst4会相等，因此电压Vp2的电压变动量A印S亦可由式(3)来表示，故同样能通过调整预设电压Vgll及Vgl2二者的压差，来 解决此像素在开关晶体管关闭时，因为调制共同电位Vcom的电压 变化的耦合而造成亮度不一致的问题。
在上述实施例中，虽然提供至各栅极线的调制信号只具有二个 预设电压，然而这是为了搭配调制共同电位Vcom的二个电压电平 来操作所致。因此，若是因应实际需要而设计出具有多个电压电平 的调制共同电位Vcom，那么提供至各栅极线的调制信号的预设电压 数目亦须改变。总之，只要使提供至栅极线的调制信号与调制共同 电位Vcom 二者彼此同步即可。而若要取得较好的效果，则提供至 栅极线的调制信号的电压变动量必须大于或等于调制共同电位 Vcom的电压变动量，也就是须大于或等于提供至公共电极的调制信 号的电压变动量。另外，为了方便实际电路的设计起见，亦可以在 栅极线信号的脉冲(可导通开关晶体管)之前就加上调制信号。值得一 提的是，使用者可利用栅极线的一部分来作为储存电容的其中一电 极，也可在栅极在线设置电极板或导垫板片，以作为储存电容的其 中一电极。
此外，在前述实施例中所提到的晶体管关闭区，可利用薄膜晶 体管的特性曲线来举例说明。图18为薄膜晶体管的Vg-Id特性曲线 图。请参照图18，其中Vg与Id分别表示薄膜晶体管的栅极电压与 漏极电流。此Vg-Id特性曲线以沟道宽度为15，且沟道长度为5的 薄膜晶体管(即W/L=15/5的薄膜晶体管)，并将此薄膜晶体管的漏极 偏压在16V电压之下而取得。标示1802表示为薄膜晶体管的操作的 反转点，此反转点1802右边的区域为晶体管导通区，而左边的区域 就是晶体管关闭区。在本发明中，提供至栅极线的调制信号必须使 得薄膜晶体管操作在反转点1802左边的晶体管关闭区。通过上述各 实施例的教示，可以归纳出一个普遍的原则，如图19所示。图19 为依照本发明一实施例之显示面板之驱动方法的流程图。请参照图 19，首先，提供第一调制信号至公共电极。接着，通过第一栅极线 开启第一开关晶体管。然后，在第一开关晶体管开启后，提供第二 调制信号至第二栅极线。其中，第二调制信号使得与第二栅极线耦接的第二开关晶体管操作于晶体管关闭区，且第一调制信号和第二 调制信号彼此同步。
综上所述，本发明因在通过第一栅极线开启其所耦接的开关晶 体管之后，更提供调制信号至第二栅极线，以通过第二栅极线与上 述开关晶体管所耦接的像素电极二者之间的储存电容传送耦合电压 至上述像素电极。其中调制信号使得第二栅极线所耦接的开关晶体 管操作在晶体管关闭区，且调制信号与调制共同电位彼此同步。因
此，藉由调整调制信号所提供的预设电压的压差，便可补偿电压Vp 的龟压变动量，使电压Vp的电压变动量与调制共同电位Vcom的电 压变动量相同，以解决像素于开启时及关闭后的亮度不一致的问题， 进而提升画面质量。
虽然本发明己以优选实施例揭露如上，然其并非用以限定本发 明，任何本领域的技术人员，在不脱离本发明的精神和范围内，当 可作些许的更动与润饰，因此本发明的保护范围当视后附权利要求 所界定者为准。
权利要求
1. 一种显示面板的像素驱动方法，该显示面板包括耦接至第一开关晶体管的栅极的第一栅极线，该第一开关晶体管的源极分别耦接至液晶电容与第一储存电容，该液晶电容由像素电极和公共电极构成，且该第一储存电容的一端耦接第二栅极线，该方法包括提供第一调制信号至该公共电极；通过该第一栅极线开启该第一开关晶体管；以及在该第一开关晶体管开启后，提供第二调制信号至该第二栅极线，其中该第二调制信号使得与该第二栅极线耦接的第二开关晶体管操作于晶体管关闭区，且该第一调制信号和该第二调制信号彼此同步。
2. 如权利要求1所述的方法， 一预设电压和第二预设电压。
3. 如权利要求l所述的方法， 一预设电压和第二预设电压。
4. 如权利要求1所述的方法, 该第二栅极线的一部分所构成。其中该第二调制信号至少包含第 其中该第二调制信号轮流提供第其中该第一储存电容的一电极由
5. 如权利要求2所述的方法，还包括在通过该第一栅极线开启 该第一开关晶体管后，传送数据电压至该像素电极，且当该数据电 压大于该公共电极的电压时，先提供该第一预设电压至该第二栅极 线，其中该第一预设电压小于该第二预设电压。
6. 如权利要求5所述的方法，还包括在该第一开关晶体管开启 后，通过该第一栅极线关闭该第一幵关晶体管，接着提供第三调制 信号至该第一栅极线。
7. 如权利要求6所述的方法，其中该第三调制信号包含该第一 预设电压与该第二预设电压，且该提供该第三调制信号至该第一栅 极线的步骤先提供该第二预设电压至该第一栅极线。
8. 如权利要求6所述的方法，还包括在该第一开关晶体管关闭 后，通过第三栅极线开启其所耦接的第二开关晶体管，且在通过该 第三栅极线关闭该第二开关晶体管后，提供第四调制信号至该第三 栅极线。
9. 如权利要求8所述的方法，其中该第四调制信号包含该第一 预设电压与该第二预设电压，且该提供该第四调制信号至该第三栅 极线的步骤先提供该第一预设电压至该第三栅极线。
10. 如权利要求6所述的方法，还包括在通过该第一栅极线开 启该第一开关晶体管之前，通过该第二栅极线开启其所耦接的第三 开关晶体管。
11. 如权利要求l所述的方法，其中该第二调制信号的电压变 动量大于或等于该第一调制信号的电压变动量。
12. 如权利要求2所述的方法，还包括在通过该第一栅极线开 启该第一开关晶体管后，传送数据电压至该像素电极，且当该数据 电压小于该公共电极的电压时，先提供该第二预设电压至该第二栅 极线，其中该第一预设电压小于该第二预设电压。
13. 如权利要求12所述的方法，还包括在该第一开关晶体管开 启后，通过该第一栅极线关闭该第一开关晶体管，接着提供第三调 制信号至该第一栅极线。
14. 如权利要求13所述的方法，其中该第三调制信号包含该第 一预设电压与该第二预设电压，且该提供该第三调制信号至该第一 栅极线的步骤先提供该第一预设电压至该第一栅极线。
15. 如权利要求12所述的方法，还包括在该第一开关晶体管关 闭后，通过第三栅极线开启其所耦接的第二开关晶体管，且在通过 该第三栅极线关闭该第二开关晶体管后，提供第四调制信号至该第 三栅极线。
16. 如权利要求15所述的方法，其中该第四调制信号包含该第 一预设电压与该第二预设电压，且该提供该第四调制信号至该第三 栅极线的步骤先提供该第二预设电压至该第三栅极线。
17. 如权利要求1所述的方法，其中该第一开关晶体管的源极 还通过第二储存电容耦接至公共电极线。
18. 如权利要求2所述的方法，其中该第一预设电压与该第二 预设电压的压差大于或等于该第一调制信号的电压变动量。
19. 一种显示面板的像素驱动方法，其中该显示面板包括有多 条栅极线，该方法包括下列步骤通过第N条栅极线开启其所耦接的开关晶体管，其中该开关晶 体管的源极通过像素电极及第一储存电容耦接至第N-l条栅极线， 以及通过该像素电极及液晶电容耦接至公共电极，该公共电极耦接 至调制信号，且N为自然数；以及在该开关晶体管幵启之后，轮流提供第一预设电压及第二预设 电压至该第N-1条栅极线，以通过该储存电容轮流传送第一耦合电 压及第二耦合电压至该像素电极，其中该第一预设电压及该第二预设电压的电压大小将使得与该 第N-l条栅极线耦接的第二开关晶体管操作于晶体管关闭区，且该第一预设电压与该第二预设电压的转换时间与该调制信号的电压调 制时间同步。-
20. 如权利要求19所述的方法，还包括在通过该第N条栅极线 开启该开关晶体管时，传送数据信号至该像素电极，且当该数据电 压大于该公共电极的电压时，先提供该第一预设电压至该第N-l栅 极线，其中该第一预设电压小于该第二预设电压。
21. 如权利要求19所述的方法，其中该第一预设电压与该第二 预设电压的压差大于或等于该调制信号的电压变动量。
22. 如权利要求19所述的方法，还包括在通过该第N条栅极线 开启该开关晶体管时，传送数据信号至该像素电极，且当该数据电 压小于该公共电极的电压时，先提供该第二预设电压至该第N-l栅 极线，其中该第一预设电压小于该第二预设电压。
23. 如权利要求22所述的方法，其中该第一预设电压与该第二 预设电压的压差大于或等于该调制信号的电压变动量。
全文摘要
一种显示面板的像素驱动方法。此显示面板包括耦接至第一开关晶体管的栅极的第一栅极线，且第一开关晶体管的源极分别耦接至液晶电容与第一储存电容。上述液晶电容由像素电极和公共电极构成，而第一储存电容的一端耦接第二栅极线。此方法包括下列步骤，首先，提供第一调制信号至公共电极。接着，通过第一栅极线开启第一开关晶体管。然后，在第一开关晶体管开启后，提供第二调制信号至第二栅极线。其中，第二调制信号使得与第二栅极线耦接的第二开关晶体管操作于晶体管关闭区，且第一调制信号和第二调制信号彼此同步。
文档编号G09G3/36GK101436368SQ20071018630
公开日2009年5月20日 申请日期2007年11月12日 优先权日2007年11月12日
发明者张祖强, 施博盛, 陈柏仰 申请人:瀚宇彩晶股份有限公司