显示装置及显示驱动方法

专利名称：显示装置及显示驱动方法
技术领域：
本发明涉及显示技术领域，且特别涉及一种显示装置及显示驱动方法。
技术背景有源式矩阵显示装置通常包括基板及设置在基板上的栅极驱动器、源极 驱动器以及多个像素。其中，栅极驱动器用以产生驱动信号，并通过栅极扇出线(Gate Fan out Line)将驱动信号提供给多条栅极线以决定是否开启与这 些栅极线相电性耦接的像素。源极驱动器用以通过设置于基板上的多条数据 线向这些像素提供显示数据，进而达成显示画面的目的。于有源式阵列显示装置中，因为源极驱动器的成本相对较高，所以现有 技术提出一种具有半源极驱动(Half-Source Driving, HSD)架构的显示装置， 其采用两个像素串联的方式将显示装置的数据线数目减半而减少源极驱动 器数目或集成电路(Integrated Circuit)面积，以达成一定程度上降低成本的 目的。然而，前述的具有半源极驱动架构的显示装置以两个像素为周期，由于 三原色像素RGB排列是以三个像素为周期，因此不容易针对单一颜色做伽 玛曲线(Gamma Curve)的调整，必须搭配交错驱动数据线的左右像素的特 别驱动手段，否则容易造成颜色上的不均(例如，直线条纹)而使显示效果 不佳。发明内容本发明的目的之一就是提供一种显示装置，以进一步降低成本并提升显 示效果。本发明的再一目的是提供一种显示驱动方法，以进一步降低成本并提升 显示效果。为达上述之一或部分或全部目的或是其他目的，本发明一实施例提出一种显示装置，其包括多个像素、第一栅极线、第二栅极线、第三栅极线以 及数据线；这些像素包括第一像素、第二像素及第三像素。第一栅极线、第 二栅极线及第三栅极线分别与第一像素、第二像素及第三像素相电性耦接， 用以决定是否开启第一像素、第二像素及第三像素。其中，第一像素电性耦 接至数据线以接收数据线所提供的显示数据，第二像素电性耦接至第一像素 以经由第一像素而接收数据线所提供的显示数据，第三像素电性耦接至第二 像素以经由第一像素与第二像素而接收数据线所提供的显示数据。在本发明的一实施例中，显示装置的多个像素为颜色像素，且第一像素、 第二像素与第三像素中的至少两者显示不同的颜色。进一步地，这些颜色像 素可设置为呈直条状(Strip)排列或呈马赛克(Delta)排列。在本发明的一实施例中，第一像素、第二像素与第三像素分别排列于不 同的列中，这些列大致沿着数据线的延伸方向延伸。又或者，第一像素、第 二像素与第三像素设置为排列于两列中。在本发明的一实施例中，显示装置的第三像素包括像素晶体管及像素电 极；像素电极电性耦接至像素晶体管，且与像素晶体管分设于第三栅极线的 两侧。在本发明的一实施例中，第二栅极线与第一栅极线及第三栅极线相邻， 且位于第一栅极线与第三栅极线之间。在本发明的一实施例中，显示装置还包括一与前述数据线相邻的另一数 据线，第一像素、第二像素与第三像素位于这二数据线之间。进一步地，这 二数据线之间更可设置二栅极扇出线。进一步地，本发明实施例还提供一种执行于前述显示装置的显示驱动方 法，此显示驱动方法包括步骤依序提供驱动信号至第三栅极线、第二栅极 线及第一栅极线，此驱动信号包括依序产生的第一脉冲、第二脉冲及第三脉 冲，第一脉冲、第二脉冲与第三脉冲的脉冲宽度依次递增且时间间隔依次递 减。其中，提供给第一栅极线的驱动信号的第一脉冲与提供给第三栅极线的 驱动信号的第三脉冲以及提供给第二栅极线的驱动信号的第二脉冲存在时 间上的部分重叠；提供给第一栅极线的驱动信号的第二脉冲位于提供给第三 栅极线的驱动信号的第三脉冲之后，且与提供给第二栅极线的驱动信号的第 三脉冲存在时间上的部分重叠；提供给第一栅极线的驱动信号的第三脉冲位于提供给第二栅极线的驱动信号的第三脉冲之后。更进一步地，此显示驱动 方法还可包括步骤提供具备不同极性的显示数据分别至前述显示装置的相 邻的二数据线。
为达上述之一或部分或全部目的或是其他目的，本发明再一实施例提出 一种显示装置，其包括多个像素、第一栅极线、第二栅极线、第三栅极线 以及数据线；这些像素包括第一像素、第二像素及第三像素，第一像素、第 二像素与第三像素分别包括像素晶体管以及电性耦接至像素晶体管的第一 源/漏极的像素电极；第一栅极线与第一像素的像素晶体管的栅极相电性耦 接，第二栅极线与第二像素的像素晶体管的栅极相电性耦接，第三栅极线与 第三像素的像素晶体管的栅极相电性耦接。其中，第一像素的像素晶体管的 第二源/漏极电性耦接至数据线，第二像素的像素晶体管的第二源/漏极电性 耦接至第一像素的像素晶体管的第一源/漏极，第三像素的像素晶体管的第二 源/漏极电性耦接至第二像素的像素晶体管的第一源/漏极。
进一步地， 一种执行于前述显示装置的显示驱动方法也被提供，此显示 驱动方法包括步骤依序提供驱动信号至第三栅极线、第二栅极线及第一栅 极线，此驱动信号包括依序产生的第一脉冲、第二脉冲及第三脉冲，第一脉 冲、第二脉冲与第三脉冲的脉冲宽度依次递增且时间间隔依次递减。其中， 提供给第一栅极线的驱动信号的第一脉冲与提供给第三栅极线的驱动信号 的第三脉冲以及提供给第二栅极线的驱动信号的第二脉冲存在时间上的部 分重叠；提供给第一栅极线的驱动信号的第二脉冲位于提供给第三栅极线的 驱动信号的第三脉冲之后，且与提供给第二栅极线的驱动信号的第三脉冲存 在时间上的部分重叠；提供给第一栅极线的驱动信号的第三脉冲位于提供给 第二栅极线的驱动信号的第三脉冲之后。更进一步地，此显示驱动方法还可 包括步骤提供具备不同极性的显示数据分别至前述显示装置的相邻的二数 据线。
为达上述之一或部分或全部目的或是其他目的，本发明又一实施例提出 一种显示装置，其包括基板、多个像素、多条栅极线以及多条数据线；这 些像素设置于基板上；这些栅极线设置于基板上，用以决定是否开启这些像 素；这些数据线设置于基板上且与这些栅极线交叉设置，用以向这些像素提 供显示数据。其中，至少部分的这些数据线的每两相邻者之间设置有多条栅极扇出线，且每一这些栅极扇出线与这些栅极线中的一相应者相电性耦接。 再者，这些像素可为颜色像素且呈直条状或马赛克排列。
在本发明的一实施例中，这些像素包括第一像素以及多个串联相接的第 二像素，第一像素电性耦接至这些数据线中的一特定数据线以接收由此特定 数据线所提供的显示数据，这些第二像素之一 电性耦接至第一像素以致于这 些第二像素经第一像素而接收由此特定数据线所提供的显示数据。
在本发明的一实施例中，第一像素与这些第二像素分别排列于不同的列 中，这些列大致沿着特定数据线的延伸方向延伸。又或者，第一像素与这些 第二像素设置为排列于两列中。
在本发明的一实施例中，第一像素与这些第二像素为颜色像素，且第一 像素与这些第二像素中的至少两者显示不同的颜色。
在本发明的一实施例中，这些栅极扇出线位于显示装置的不透光区域。
本发明前述实施例通过采用至少三个像素串联相接，可使显示装置节省
2/3及以上的数据线数目，使得显示装置的成本可得到进一步地降低。再者， 本发明前述实施例还可达成较佳的显示效果，例如当显示装置采用三个像素 为周期时，由于三原色像素RGB排列也以三个像素为周期，因此不需利用 交错驱动数据线的左右像素的驱动方式(后称ZigZag驱动方式)也可完成 显示驱动，且容易针对单一颜色调整伽玛曲线。更甚者，由于可以节省2/3 及以上的数据线数目，因此可让所有栅极扇出线全部放入显示区，可使得显 示区之外的边框(Border)完全没有栅极扇出线，因此可做窄边框设计，同 时也不会有因为栅极扇出线无法全部放入显示区而造成的亮度不均的问题 存在。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较 佳实施例，并配合附图，作详细说明如下。


图1为相关于本发明实施例的一种显示装置的一局部示意图。 图2为相关于本发明实施例的一种显示驱动方法中的依序提供给多条栅 极线的驱动信号以及提供给多条数据线的显示数据的时序图。
图3为相关于本发明实施例的再一种显示装置的一局部示意图。图4为相关于本发明实施例的又一种显示装置的一局部示意图。 图5为相关于本发明实施例的另一种显示装置的一局部示意图。 图6为相关于本发明实施例的再一种显示装置的一局部示意图。 图7示出相关于本发明实施例的多条栅极线、多条栅极扇出线及多条数 据线的相对位置关系。
上述附图中的附图标记说明如下-10:显示装置
12:基板
11、 31:像素晶体管
13、 33:像素电极 R、 G、 B:像素
Pll、 P12、 P13、 P21、 P22、 P23、 P31、 P32、 P33:像素
GLm、 GLm+l、 GLm+2、 GLm+3:栅极线
DLn、 DLn+l 、 DLn+2:数据线
Pl、 P2、 P3:脉冲
Wl、 W2、 W3:脉冲宽度
Tl、 T2:时间间隔
GFLq、 GFLq+l、 GFLq+2、 GFLq+3:栅极扇出线
具体实施例方式
有关本发明的前述及其他技术内容、特点与功效，在以下配合参考附图 的一较佳实施例的详细说明中，将可清楚的呈现。以下实施例中所提到的方 向用语，例如上、下、左或右等，仅是参考附图的方向。因此，使用的方 向用语是用来说明而并非用来限制本发明。
参见图1，其为本发明实施例提出的一种显示装置的一局部示意图。显 示装置10包括基板12，以及设置在基板12上的多条栅极线Gm、 Gm+1、 Gm+2、 Gm+3，多条数据线DLn、 DLn+l ，及多个像素R、 G、 B;这些像素 R、 G、 B为颜色像素且呈直条状排列。栅极线Gm、 Gm+1、 Gm+2、 Gm+3 用以决定是否开启像素R、 G、 B;数据线DLn、 DLn+l用以提供显示数据 至像素R、 G、 B而达成画面显示的目的。为简化说明，下面将仅以三个串联相接的像素Pll、 P12及P13为例来具体描述本发明实施例提出的显示装 置10的像素排列方式。
如图1所示，栅极线GLm+l与栅极线GLm及栅极线GLm+2相邻且位 于栅极线GLm与栅极线GLm+2之间；栅极线GLm+2、栅极线GLm+l及栅 极线GLm分别与像素Pll、像素P12及像素P13相电性耦接，用以决定是 否开启像素Pll、像素P12及像素P13;像素Pll电性耦接至数据线DLn以 接收数据线DLn所提供的显示数据，像素P12电性耦接至像素Pll以经由 像素Pll而接收数据线DLn所提供的显示数据，像素P13电性耦接至像素 P12以经由像素Pll与像素P12而接收数据线DLn所提供的显示数据。
更具体地，像素Pll、 P12及P13位于相邻的二数据线DLn、 DLn+l之 间，且分别包括像素晶体管11以及电性耦接至像素晶体管11的漏极的像素 电极13;栅极线GLm+2与像素Pll的像素晶体管11的栅极相电性耦接， 栅极线GLm+l与像素P12的像素晶体管11的栅极相电性耦接，栅极线GLm 与像素P13的像素晶体管11的栅极相电性耦接；像素Pll的像素晶体管11 的源极电性耦接至数据线DLn，像素P12的像素晶体管11的源极电性耦接 至像素Pll的像素晶体管11的漏极，像素P13的像素晶体管11的源极电性 耦接至像素P12的像素晶体管11的漏极。
承上述，像素Pll、 P12及P13显示三种不同的颜色，例如红色(R)、 绿色(G)及蓝色(B);像素Pll、 P12及P13分别排列于不同的列中，这 些列大致沿着数据线DLn的延伸方向，也即图1中的垂直方向延伸。
下面将结合图2具体描述一种适于执行于显示装置10的显示驱动方法， 图2为依序提供给栅极线GLm、 GLm+l、 GLm+2的驱动信号以及提供给数 据线DLn、 DLn+l的显示数据的时序图。从图2中得知，依序提供给栅极线 GLm、 GLm+l、 GLm+2的驱动信号分别包括依序产生的脉冲Pl、脉冲P2 及脉冲P3;脉冲Pl、脉冲P2与脉冲P3的脉冲宽度依次递增，也即 W3〉W2〉W1，且时间间隔依次递减，也即T2〈T1。其中，提供给栅极线GLm+2 的驱动信号的脉冲Pl与提供给栅极线GLm的驱动信号的脉冲P3以及提供 给栅极线Gm+1的驱动信号的脉冲P2存在时间上的部分重叠；提供给栅极 线GLm+2的驱动信号的脉冲P2位于提供给栅极线GLm的驱动信号的脉冲 P3之后，且与提供给栅极线GLm+l的驱动信号的脉冲P3存在时间上的部分重叠；提供给栅极线GLm+2的驱动信号的脉冲P3位于提供给栅极线 GLm+l的驱动信号的脉冲P3之后。提供给相邻的二数据线DLn及DLn+l 的显示数据具备不同的极性。
再者，参见图3，本发明实施例提出的显示装置10更可在相邻的二数据 线DLn、 DLn+l之间设置二栅极扇出线GFLq、 GFLq+l;栅极扇出线GFLq、 GFLq+l分别与栅极线GLm及GLm+l相电性耦接，且设置于显示装置10 的不透光区域，例如黑色矩阵区域。
另外，参见图4，本发明实施例提出的显示装置10的多个像素R、 G、 B并不限于前述的呈直条状排列，其也可呈如图4所示的马赛克排列。如图 4所示，三个串联相接的像素Pll、 P12及P13显示两种不同的颜色，例如 红色(R)及蓝色(B)。这些像素Pll、 P12及P13分别排列于不同的列中， 这些列大致沿着数据线DLn的延伸方向延伸。在此，虽然数据线DLn具有 弯折部分，然其延伸方向仍大致为图4中的垂直方向。
进一步地，显示装置10的像素排列方式还可采用其他设计，例如图5 所示，显示装置10的多个像素R、 G、 B呈直条状排列；这些像素R、 G、 B 中的串联相接的三个像素P21、 P22及P23排列于两列中，这两列大致都沿 着数据线DLn的延伸方向，也即图5中的垂直方向延伸。像素P21、 P22及 P23显示两种不同的颜色，例如红色(R)及绿色(G)。又或者如图6所示， 显示装置10的多个像素R、 G、 B呈直条状排列；这些像素R、 G、 B中的 串联相接的三个像素P31、 P32及P33排列于两列中，这些列大致沿着数据 线DLn的延伸方向，也即图6中的垂直方向延伸。像素P31、 P32及P33显 示两种不同的颜色，例如红色及绿色；并且像素P33的像素晶体管31与像 素电极33分设于栅极线GLm的两侧。
参见图7，其示出相关于本发明实施例的多条栅极线、多条栅极扇出线 及多条数据线的相对位置关系。如图7所示，设置于显示装置10的基板12 上的多条数据线DLn、 DLn+l、 DLn+2与栅极线GLm、 GLm+l、 GLm+2、 GLm+3交叉设置，且这些数据线DLn、 DLn+l、 DLn+2的每两相邻者之间 设置有二栅极扇出线。更具体地，数据线DLn与数据线DLn+l之间设置有 二栅极扇出线GFLq及GFLq+l ，且栅极扇出线GFLq及GFLq+l分别与栅极 线GLm及GLm+l相电性耦接，用以向栅极线GLm及GLm+l提供驱动信号；数据线DLn+l与数据线DLn+2之间设置有二栅极扇出线GFLq+2及 GFLq+3，且栅极扇出线GFLq+2及GFLq+3分别与栅极线GLm+2及GLm+3 相电性耦接，用以向栅极线GLm+2及GLm+3提供驱动信号。
需要说明的是，图7所示的显示装置10的多条数据线并不限于每两相 邻者之间设置有二栅极扇出线，也可根据实际需要，仅于部分数据线的每两 相邻者之间设置一条或多条栅极扇出线。
另外，本发明实施例提出的显示装置10并不限于采用前述的RGB三原 色像素，也可采用四原色像素或更多原色像素，则对应地可采用四个及以上 像素串联相接的像素排列方式。相应地，于显示装置的至少部分的数据线的 每两相邻者之间可设置三条及以上栅极扇出线。
综上所述，本发明前述实施例通过采用至少三个像素串联相接，可使显 示装置节省2/3及以上的数据线数目，使得显示装置的成本可得到进一步地 降低。再者，本发明前述实施例还可达成较佳的显示效果，例如当显示装置 采用三个像素为周期时，由于三原色像素RGB排列也以三个像素为周期， 容易针对单一颜色调整伽玛曲线。更甚者，由于可以节省2/3及以上的数据 线数目，因此可让所有栅极扇出线全部放入显示区(例如图7中的虚线框所 示)，可使得显示区之外的边框(Border)完全没有栅极扇出线，因此可做 窄边框设计，同时也不会有因为栅极扇出线无法全部放入显示区而造成的亮 度不均的问题存在。
另外，本领域普通技术人员还可对本发明前述实施例提出的显示装置及 显示驱动方法做适当变更，例如适当变更像素排列方式、将各像素晶体管的 源极与漏极的电连接关系互换等等。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何 本领域普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动 与润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。
权利要求
1.一种显示装置，其包括多个像素，所述多个像素包括一第一像素，一第二像素及一第三像素；一第一栅极线，与该第一像素相电性耦接，用以决定是否开启该第一像素；一第二栅极线，与该第二像素相电性耦接，用以决定是否开启该第二像素；一第三栅极线，与该第三像素相电性耦接，用以决定是否开启该第三像素；以及一数据线；其中，该第一像素电性耦接至该数据线以接收由该数据线所提供的显示数据，该第二像素电性耦接至该第一像素以经由该第一像素而接收该数据线所提供的显示数据，该第三像素电性耦接至该第二像素以经由该第一像素与该第二像素而接收该数据线所提供的显示数据。
2. 如权利要求1所述的显示装置，其中所述多个像素为颜色像素，该第 一像素、该第二像素与该第三像素中的至少两者显示不同的颜色。
3. 如权利要求2所述的显示装置，其中所述多个颜色像素呈直条状排列。
4. 如权利要求2所述的显示装置，其中所述多个颜色像素呈马赛克排列。
5. 如权利要求1所述的显示装置，其中该第一像素、该第二像素与该第 三像素分别排列于不同的列中，所述列大致沿着该数据线的延伸方向延伸。
6. 如权利要求1所述的显示装置，其中该第一像素、该第二像素与该第 三像素排列于两列中，所述列大致沿着该数据线的延伸方向延伸。
7. 如权利要求1所述的显示装置，其中该第三像素包括一像素晶体管及 一像素电极；该像素电极电性耦接至该像素晶体管，且与该像素晶体管分设 于该第三栅极线的两侧。
8. 如权利要求1所述的显示装置，其中该第二栅极线与该第一栅极线及 该第三栅极线相邻，且位于该第一栅极线与该第三栅极线之间。
9. 如权利要求1所述的显示装置，还包括一与该数据线相邻的另一数据 线，且该第一像素、该第二像素与该第三像素位于所述二数据线之间。
10. 如权利要求9所述的显示装置，其中所述二数据线之间更设置有二栅极扇出线。
11. 一种显示驱动方法，执行于一如权利要求1所述的显示装置，该显示 驱动方法包括下列步骤依序提供一驱动信号至该第三栅极线、该第二栅极线及该第一栅极线， 该驱动信号包括依序产生的一第一脉冲、 一第二脉冲及一第三脉冲，且该第 一脉冲、该第二脉冲与该第三脉冲的脉冲宽度依次递增且时间间隔依次递减；其中，提供给该第一栅极线的该驱动信号的该第一脉冲与提供给该第三 栅极线的该驱动信号的该第三脉冲以及提供给该第二栅极线的该驱动信号 的该第二脉冲存在时间上的部分重叠，提供给该第一栅极线的该驱动信号的该第二脉冲位于提供给该第三栅 极线的该驱动信号的该第三脉冲之后，且与提供给该第二栅极线的该驱动信 号的该第三脉冲存在时间上的部分重叠，提供给该第一栅极线的该驱动信号的该第三脉冲位于提供给该第二栅 极线的该驱动信号的该第三脉冲之后。
12. 如权利要求11所述的显示驱动方法，其中该显示装置还包括一与该 数据线相邻的另一数据线，该显示驱动方法还包括步骤提供具备不同极性的显示数据分别至所述二数据线。
13. —种显示装置，其包括多个像素，该些像素包括一第一像素、 一第二像素及一第三像素，该第 一像素、该第二像素与该第三像素分别包括一像素晶体管以及一电性耦接至该像素晶体管的第一源/漏极的像素电极；一第一栅极线，与该第一像素的该像素晶体管的栅极相电性耦接； 一第二栅极线，与该第二像素的该像素晶体管的栅极相电性耦接； 一第三栅极线，与该第三像素的该像素晶体管的栅极相电性耦接；以及 一数据线；其中，该第一像素的该像素晶体管的第二源/漏极电性耦接至该数据线， 该第二像素的该像素晶体管的第二源/漏极电性耦接至该第一像素的该像素 晶体管的该第一源/漏极，该第三像素的该像素晶体管的第二源/漏极电性耦 接至该第二像素的该像素晶体管的该第一源/漏极。
14. 如权利要求13所述的显示装置，其中所述多个像素为颜色像素，该 第一像素、该第二像素与该第三像素中的至少两者显示不同的颜色。
15. 如权利要求14所述的显示装置，其中所述多个颜色像素呈直条状排列。
16. 如权利要求14所述的显示装置，其中所述多个颜色像素呈马赛克排列。
17. 如权利要求13所述的显示装置，其中该第一像素、该第二像素与该 第三像素分别排列于不同的列中，所述列大致沿着该数据线的延伸方向延 伸。
18. 如权利要求13所述的显示装置，其中该第一像素、该第二像素与该 第三像素排列于两列中，所述列大致沿着该数据线的延伸方向延伸。
19. 如权利要求13所述的显示装置，其中该第三像素的该像素晶体管与 该像素电极分设于该第三栅极线的两侧。
20. 如权利要求13所述的显示装置，其中该第二栅极线与该第一栅极线 及该第三栅极线相邻，且位于该第一栅极线与该第三栅极线之间。
21. 如权利要求13所述的显示装置，还包括一与该数据线相邻的另一数 据线，且该第一像素、该第二像素与该第三像素位于该二数据线之间。
22. 如权利要求21所述的显示装置，其中所述二数据线之间更设置有一 条或多条栅极扇出线。
23. —种显示驱动方法，执行于一如权利要求13所述的显示装置，该显 示驱动方法包括下列步骤依序提供一驱动信号至该第三栅极线、该第二栅极线及该第一栅极线， 该驱动信号包括依序产生的一第一脉冲、 一第二脉冲及一第三脉冲，且该第 一脉冲、该第二脉冲与该第三脉冲的脉冲宽度依次递增且时间间隔依次递 减；其中，提供给该第一栅极线的该驱动信号的该第一脉冲与提供给该第三 栅极线的该驱动信号的该第三脉冲以及提供给该第二栅极线的该驱动信号 的该第二脉冲存在时间上的部分重叠，提供给该第一栅极线的该驱动信号的该第二脉冲位于提供给该第三栅 极线的该驱动信号的该第三脉冲之后，且与提供给该第二栅极线的该驱动信号的该第三脉冲存在时间上的部分重叠，提供给该第一栅极线的该驱动信号的该第三脉冲位于提供给该第二栅 极线的该驱动信号的该第三脉冲之后。
24. 如权利要求23所述的显示驱动方法，其中该显示装置还包括一与该 数据线相邻的另一数据线，该显示驱动方法还包括步骤-提供具备不同极性的显示数据分别至所述二数据线。
25. —种显示装置，其包括 一基板；多个像素，设置于基板上；多条栅极线，设置于该基板上，用以决定是否开启所述多个像素； 多条数据线，设置于该基板上且与所述多条栅极线交叉设置，所述多条数据线用以向所述多个像素提供显示数据；其中，至少部分的所述多条数据线的每两相邻者之间设置有一条或多条栅极扇出线，且每一所述栅极扇出线与所述多条栅极线中的一相应者相电性耦接。
26. 如权利要求25所述的显示装置，其中所述多个像素包括一第一像素 以及多个串联相接的第二像素；该第一像素电性耦接至所述多条数据线的一 特定数据线以接收由该特定数据线所提供的一该显示数据；所述多个第二像 素之一电性耦接至该第一像素以致于所述第二像素经由该第一像素而接收 该特定数据线所提供的一该显示数据。
27. 如权利要求26所述的显示装置，其中该第一像素与所述多个第二像 素分别排列于不同的列中，所述列大致沿着该特定数据线的延伸方向延伸。
28. 如权利要求26所述的显示装置，其中该第一像素与所述多个第二像 素排列于两列中，所述列大致沿着该特定数据线的延伸方向延伸。
29. 如权利要求26所述的显示装置，其中该第一像素与所述多个第二像素为颜色像素，且该第一像素与所述多个第二像素中的至少两者显示不同的 颜色。
30. 如权利要求25所述的显示装置，其中所述栅极扇出线位于该显示装 置的不透光区域。
31. 如权利要求25所述的显示装置，其中所述多个像素为颜色像素且呈直条状排列。
32.如权利要求25所述的显示装置，其中所述多个像素为颜色像素且呈 马赛克排列。
全文摘要
一种显示装置及其显示驱动方法，此显示装置包括多个像素、第一栅极线、第二栅极线、第三栅极线以及数据线。这些像素包括第一像素、第二像素及第三像素。第一栅极线、第二栅极线及第三栅极线分别与第一像素、第二像素及第三像素相电性耦接，用以决定是否开启第一像素、第二像素及第三像素。第一像素电性耦接至数据线以接收数据线所提供的显示数据，第二像素电性耦接至第一像素以经由第一像素而接收数据线所提供的显示数据，第三像素电性耦接至第二像素以经由第一像素与第二像素而接收数据线所提供的显示数据。本发明可使显示装置节省2/3及以上的数据线数目，使得显示装置的成本可得到进一步地降低；还可达成较佳的显示效果。
文档编号G09G5/02GK101604503SQ20091016047
公开日2009年12月16日 申请日期2009年7月23日 优先权日2009年7月23日
发明者刘军廷, 江怡禛, 陈昱丞 申请人:友达光电股份有限公司