显示面板的控制驱动器的制作方法

专利名称：显示面板的控制驱动器的制作方法
技术领域：
本发明涉及一种显示装置，且特别是涉及用以驱动显示面板的一种控制驱动器。
背景技术：
请参照图1，为说明显示面板140的传统控制驱动器120组成的方框示意图。此控制驱动器120包括系统界面电路(System Interface Circuit) 122、储存器控制电路(Memory Control Circuit) 124、影像数据储存器(Image Data Memory) 126、时序控制电路(Timing Control Circuit) 128、数据线驱 动电路(Data Line Driving Circuit) 132、扫描线驱动电路(Scan Line Driving Circuit) 134 与灰阶电压产生电路(Grayscale VoltageGenerating Circuit) 136。系统界面电路122稱接到外部的处理器110,而数据线驱动电路132与扫描线驱动电路134则是耦接到显示面板140。当控制驱动器120操作在正常操作模式(Normal Operation Mode)时,处理器110将显示数据经由系统界面电路122传送给储存器控制电路124。储存器控制电路124将显示数据暂存于影像数据储存器126。处理器110将控制信号经由系统界面电路122传送给时序控制电路128。时序控制电路128按时序对储存器控制电路124、数据线驱动电路132与扫描线驱动电路134发出对应的控制信号。例如，时序控制电路128经由储存器控制电路124从影像数据储存器126读出在影像画面中对应于同一条扫描线的影像数据，并且将影像数据锁存于储存器控制电路124的数据输出端。在储存器控制电路124完成所述影像数据的读取操作后，时序控制电路128更进一步控制数据线驱动电路132与扫描线驱动电路134，以便将锁存在储存器控制电路124的数据输出端的影像数据传送到显示面板140中对应扫描线的画素中。以此类推，控制驱动器120将在影像画面中对应于其他扫描线的影像数据传送到显示面板140中对应扫描线的画素中，据以显示对应的影像。图2A是说明图I所示控制驱动器120在正常操作模式的时序图(TimingDiagram)。在此假设扫描线驱动电路134包含多个输出端，分别驱动显示面板140的第I
个扫描线Gl、第2个扫描线G 2、第3个扫描线G3.....第N个扫描线GN及其他扫描线。从
时序控制电路128传来每隔一预定时间变化的闸极位址GA。扫描线驱动电路134依据闸极位址GA而依序驱动显示面板140的扫描线。如图2A上半部所示，将一固定时间，也就是一个画面(Frame)的时间内，分割成N个闸驱动期间T。基于时序控制电路128的控制，扫描线驱动电路134分别于不同闸驱动期间T依序驱动显示面板140的其中一条扫描线。在图2A下半部包括⑴数据线驱动电路132内的数据线驱动器(DataLineDriver)的显示数据(Display Data) ； (2)从时序控制电路128传来用以控制储存器控制电路124的数据输出端的锁存信号；(3)从时序控制电路128传来用以藉由储存器控制电路124控制影像数据储存器126的读取脉冲。当控制驱动器120操作在测试操作模式(Test Operation Mode)时,外部的处理器110要先通过系统界面电路122与储存器控制电路124将测试样式(Test Pattern)事先写入影像数据储存器126。在将测试样式写入影像数据储存器126之后，时序控制电路128接着按时序经由储存器控制电路124将测试样式从影像数据储存器126读出，并且将测试样式传送到数据线驱动电路132。时序控制电路128更进一步控制数据线驱动电路132将测试样式输出。藉由外部测试仪器测量数据线驱动电路132的输出来判定控制驱动器120是否通过测试。请参照图2B，图2B为说明图I所示控制驱动器120在测试操作模式的流程图。首先，如步骤S205，外部的处理 器110 (例如测试平台)启动控制驱动器120，并且藉由控制信号TE使控制驱动器120进入测试操作模式。如步骤S210，外部的处理器110(例如测试平台)经由写入路径将测试样式(Test Pattern)经过系统界面电路122与储存器控制电路124写入影像数据储存器126。而后，如步骤S220，经由读出路径将测试样式从影像数据储存器126中读出，也就是储存器控制电路124将测试样式从影像数据储存器126读出至数据线驱动电路132。接着，如步骤S230，藉由测量数据线驱动电路132的输出，可以判断控制驱动器120是否通过测试。若未通过测试，则如步骤S250，结束此测试流程。但如是通过测试，则接着进行步骤S240以判断是否为最后一个测试样式。若是，则如步骤S250，结束此测试流程。若目前测试样式不是最后一个测试样式，则回到步骤S210，以便由外部的处理器110将下一个测试样式写入影像数据储存器126，且再次进行下一个测试程序，即再一次进行步骤S210 S250。在测试流程中，对于控制驱动器120的显示时序图(Display Timing Diagram),贝丨J如图3所示。此显示时序图包括(I)储存器控制电路124的影像数据储存器读取致能信号(image data memory read enable signal of the memory control circuit 124) ； (2)列位址(Row Address) ; (3)影像数据储存器 126 的输出(output of the image data memory126) ； (4)储存器控制电路124数据输出端的锁存致能信号(Latches Enable signal ofthe data output terminals of the memory control circuit 124) ； (5)数据线驱动电路 132 的数据线驱动致能信号(Data Line Driving Enable signal of the data linedriving circuit 132);以及(6)数据线驱动电路132的数据线输出(Data Line Outputof the data line driving circuit 132)。当储存器控制电路124收到时序控制电路128所发出列位址以及影像数据储存器读取致能信号的脉冲时，会在一预定时间内对影像数据储存器126完成读取数据的操作。例如图3所示，在储存器控制电路124收到影像数据储存器读取致能信号的脉冲后，在时间区间TR内，可根据列位址对影像数据储存器126进行读取，而在时间区间TR后将对应的显示数据从影像数据储存器126中读出，例如图3的第N列的显示数据。而在此时间区间TR内，时序控制电路128输出给数据线驱动电路132的数据线驱动致能信号是处于逻辑高状态，而数据线驱动电路132输出第N-I列的显示数据。在时间区间TR后，储存器控制电路124完成第N列显示数据的读取操作，此时时序控制电路128会传送锁存致能信号给储存器控制电路124。储存器控制电路124在收到锁存致能信号(Latches Enable)的脉冲后，会将前述第N列的显示数据锁存在储存器控制电路124的数据输出端，以及将第N列的显示数据提供给数据线驱动电路132。因此数据线驱动电路132可以在时序控制电路128输出的数据线驱动致能信号处于逻辑高状态的期间将第N列的显示数据提供给显示面板140的数据线。以此类推，储存器控制电路124根据影像数据储存器读取致能信号的脉冲，依序输出第N+1列到第N+n-1列的显示数据。
对于传统控制驱动器120而言，不论是正常操作模式或是测试操作模式，都利用相同的传输通道传递显示数据与测试样式。上述的架构，当对控制驱动器120进行测试操作时，必须考虑界面的传输效率与传输通道的限制条件。这些可能产生的延迟将会大幅增加测试的时间以及降低测试的效率。例如针对行动电话所使用的控制驱动器IC而言，测试时间较长，在测试数据时皆需要有等待时间，其中等待时间包括有a.将测试数据写入静态随机存取储存器(SRAM，相当于影像数据储存器126)的时间；b.将测试数据由SRAM读出送至源极驱动电路(SourceDriver，相当于数据线驱动电路132)的时间。这两个动作都和SRAM存取速度有关。

发明内容
本发明提供一种显示面板的控制驱动器，以改善控制驱动器的测试效率。本发明实施例提出一种显示面板的控制驱动器，包括时序控制电路、数据记忆单 元、数据选择单元以及数据线驱动电路。时序控制电路输出控制信号。数据记忆单元储存影像数据。数据选择单元耦接至数据记忆单元。数据选择单元选择输出数据记忆单元所提供的影像数据做为显示数据，或是依据外部处理器所提供的指令及/或测试样式产生显示数据。数据线驱动电路耦接至时序控制电路与数据选择单元。数据线驱动电路接收来自数据选择单元的显示数据，以及依据控制信号输出相对应的灰阶电压。在本发明的一实施例中，当控制驱动器操作在正常操作模式时，数据选择单元直接将数据记忆单元输出的影像数据做为显示数据传送到数据线驱动电路。当控制驱动器操作在测试操作模式时，数据选择单元依据所述外部处理器所提供的指令或测试样式产生显示数据到数据线驱动电路。在本发明的一实施例中，当控制驱动器操作在测试操作模式时，数据选择单元将所述外部处理器所输出的测试样式提供给数据线驱动电路作为显示数据。在本发明的一实施例中，当控制驱动器操作在测试操作模式时，数据选择单元依据所述外部处理器所输出的该指令产生对应的测试样式给数据线驱动电路作为显示数据。在本发明的一实施例中，当控制驱动器操作在测试操作模式时，数据选择单元将该指令进行解码后，依据解码结果选择性的将该测试样式提供给数据线驱动电路的部份或所有通道作为显示数据。在本发明的一实施例中，上述的数据选择单元包括多个逻辑单元。每一个逻辑单元的输出端分别连接到数据线驱动电路的多个输出级电路其中一者。其中，这些逻辑单元选择将数据记忆单元所提供的影像数据输出给这些输出级电路，或是依据所述外部处理器所提供的指令或测试样式产生显示数据给这些输出级电路。在本发明的一实施例中，上述的控制驱动器还包括系统界面电路。系统界面电路耦接至数据记忆单元、数据选择单元以及时序控制电路。其中，所述外部处理器经由系统界面电路传送指令或测试样式给数据选择单元。在本发明的一实施例中，上述的数据记忆单元包括影像数据储存器以及储存器控制电路。影像数据储存器储存所述影像数据。储存器控制电路耦接于影像数据储存器与数据选择单元之间。基于上述，本发明实施例所揭示的数据选择单元可以选择输出数据记忆单元所提供的影像数据做为显示数据。或是，数据选择单元可以选择依据外部处理器所提供的指令或测试样式产生该显示数据。因此，控制驱动器可以不需要将测试样式写入数据记忆单元，也不需要从数据记忆单元读取测试样式，进而改善了控制驱动器的测试效率。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。


图I是说明显示面板的传统控制驱动器的功能方框示意图。图2A是说明图I所示控制驱动器在正常操作模式的时序图。图2B为说明图I所示控制驱动器在测试操作模式的流程图。

图3为说明图I所示控制驱动器在测试操作模式的时序图。图4为依据本发明实施例说明一种控制驱动器的功能方框示意图。图5为依据本发明实施例说明图4所示控制驱动器的测试流程示意图。图6为依据本发明实施例说明图4所示控制驱动器在测试操作模式下的信号时序示意图。图7为依据本发明另一个实施例说明控制驱动器的部分电路方框示意图。图8A与图SB为依据本发明实施例说明图4所示控制驱动器在测试操作模式下测试样式的信号时序示意图。附图标记110、410:处理器120、400 :控制驱动器122、420 :系统界面电路124、422 :储存器控制电路126,426 :影像数据储存器128,424 时序控制电路132、432 :数据线驱动电路134、434 :扫描线驱动电路136、436 :灰阶电压产生电路140、440 :显示面板428 :数据选择单元7100,710^710^710^ :锁存单元7200,720^720^720^ :逻辑单元7300,730^730^730^ :输出级电路G1、G2、G3、GN :扫描线GA:闸极位址S205 S250、S510 S550 :步骤TE:控制信号TP :测试样式
具体实施例方式请参照图4，为本发明说明显示器组成的一实施例的方框示意图。控制驱动器400至少包括系统界面电路(System Interface Circuit)420、数据记忆单元、时序控制电路(Timing Control Circuit) 424、数据选择单兀(Data Selection Unit) 428、数据线驱动电路(Data Line Driving Circuit) 432、扫描线驱动电路(Scan Line Driving Circuit) 434与灰阶电压产生电路(Grayscale Voltage Generating Circuit) 436。上述数据记忆单元包括储存器控制电路(Memory Control Circuit)422以及影像数据储存器(Image DataMem0ry)426。系统界面电路420耦接到外部的处理器410 (或是测试平台)，而数据线驱动电路432与扫描线驱动电路434则是耦接到显示面板440 (或是测试平台)。 在图4所示实施例中，数据选择单元428配置于储存器控制电路422与数据线驱动电路432之间。图4所示数据选择单元428的实施方式可以是解码电路、多工电路、逻辑电路或是其他电路，例如图7显示了数据选择单元428的其中一种实施方式(容后详述)。请参照图4，处理器410经由系统界面电路420电性连接到储存器控制电路422、数据选择单元428与时序控制电路424，以便传输指令(Commands)、控制信号及影像数据。系统界面电路420用以作为指令、控制信号或数据传输汇流之耦接与传送。当控制驱动器400操作在正常操作模式(Normal Operation Mode)时,处理器410将影像数据与多个控制信号经由系统界面电路420分别传送给储存器控制电路422、时序控制电路424以及数据选择单元428。储存器控制电路422将外部处理器410所提供的影像数据暂存于影像数据储存器426。时序控制电路424则是根据所述的控制信号进行各种控制操作。例如，时序控制电路424控制储存器控制电路422将影像数据从影像数据储存器426读出，并且输出锁存信号而使储存器控制电路422的数据输出端锁存影像数据，以便将影像数据传送到数据选择单元428。在正常操作模式时，数据选择单元428基于外部处理器410的控制信号TE而处于未致能的状态，数据选择单元428直接将控制储存器控制电路422输出的影像数据传送到数据线驱动电路432。时序控制电路424更进一步输出控制信号以便控制数据线驱动电路432与扫描线驱动电路434。依据时序控制电路424的控制，并且配合扫描线驱动电路434的操作，数据线驱动电路432可以将影像数据转换为灰阶电压，并且将灰阶电压传送到显示面板440的画素中，据以显示对应的影像。上述储存器控制电路422从影像数据储存器426读取影像数据的操作细节，以及时序控制电路424、数据线驱动电路432与扫描线驱动电路434驱动显示面板440的操作细节，可以参照图I的相关说明。当控制驱动器400操作在测试操作模式(Test Operation Mode)时,将进行控制驱动器400的测试流程。在测试操作模式中，所述处理器410可以是测试平台，则控制驱动器400的输出端电性连接至测试平台的测量仪器。此时，数据选择单元428基于处理器410的控制信号TE处于致能的状态，使得数据选择单元428选择从外部的处理器410 (例如测试平台)接收测试指令以及/或是测试样式(Test Patterns) TP，然后将对应的测试样式TP传送到数据线驱动电路432进行测试。外部的处理器410可视不同的测试设计而调整此测试样式TP，以符合客制化的需求。控制驱动器400的测试流程示意图，则如图5所示。首先，如步骤S510，外部的处理器410 (例如测试平台)启动控制驱动器400，并且藉由控制信号TE使控制驱动器400进入测试操作模式，以便启动测试样式的传输通道。而后，如步骤S520，处理器410将指令(Commands)及/或测试样式TP写入数据选择单元428。例如，处理器410可以通过数据选择单元428而将测试样式TP提供给数据线驱动电路432。在其他实施例中，处理器410可以将指令传送给数据选择单元428，而 由数据选择单元428依据该指令产生对应的测试样式TP给数据线驱动电路432。于本实施例中，当控制驱动器400操作在测试操作模式时，数据选择单元428将外部处理器410所提供的指令进行解码后，依据解码结果选择性的将测试样式TP提供给数据线驱动电路432的部份或所有通道作为显示数据。例如，处理器410可以输出指令与测试样式TP分别为“00”与“灰阶O”。数据选择单元428将指令“00”进行解码后，便对数据线驱动电路432的所有通道提供“灰阶0”的测试样式TP。因此，理想上数据线驱动电路432的所有输出端均应该输出“灰阶0”的驱动电压。再例如，处理器410可以输出指令与测试样式TP分别为“01”与“灰阶255”。数据选择单元428将指令“01”进行解码后，便对数据线驱动电路432的第奇数个通道提供“灰阶255”的显示数据，而对数据线驱动电路432的第偶数个通道提供“灰阶0”的显示数据。接着步骤S530，测量数据线驱动电路432的输出是否通过测试。若是未通过测试，则如步骤S550，结束此测试流程。但如是通过测试，则接着处理器410进行步骤S540以判断目前的测试样式是否为最后一个测试样式。若目前的测试样式是最后一个测试样式，则如步骤S550，结束此测试流程。若目前的测试样式不是最后一个测试样式，则回到步骤S520，也就是处理器410将下一个指令及/或测试样式TP传送给控制驱动器400，以便针对下一个测试样式进行测试。如上所述，在测试操作模式中，数据选择单元428会依照处理器410的指令而传送对应的测试样式给数据线驱动电路432，而不需要通过储存器控制电路422去存取影像数据储存器426。因此，上述测试流程不需要对影像数据储存器426进行频繁的写入与读取操作，使得控制驱动器400可以加速测试速度。对控制驱动器400在测试操作模式下的测试流程时序图(TimingDiagram),则如图6所示。图6所示显示时序图包括(I)数据选择单元428的指令及/或测试样式TP ； (2)数据线驱动电路432的数据线驱动致能信号(Data Line Driving Enable);以及(3)数据线驱动电路432的数据线输出(Data Line Output)。例如图6所示，在时间区间TC内，数据选择单元428可以从外部的处理器410接收第N-I个指令及/或测试样式TP，以及传送对应的第N-I个测试样式给数据线驱动电路432。因此，数据线驱动电路432可以获得第N-I个测试样式，以及针对第N-I个测试样式进行测试。在下一个时间区间T。内，数据选择单元428从处理器410接收第N个指令及/或测试样式TP，以及传送对应的第N个测试样式给数据线驱动电路432。在时序控制电路424输出给数据线驱动电路432的数据线驱动致能信号处于逻辑高的状态下，数据线驱动电路432会输出第N个测试样式。此时,测试平台可以对数据线驱动电路432的输出进行测量，以便针对第N个测试样式(Test Patterns)进行测试。以此类推，处理器410可以依序发出第N+1到N+n-1个指令及/或测试样式TP，而控制驱动器400可以对应地依序针对第N+1到N+n-1个测试样式进行显示数据的测试，即可根据设计而完成不同测试样式的显示测试。请参照图7，为本发明所提出控制驱动器400的另一个实施例的部分电路方框示意图。图7所示实施例可以参照图4的相关说明。在图7所示实施例中，储存器控制电路422
的每一个数据输出端各自配置一个锁存单元，例如锁存单元710(i、710i、7102.....710n i。数
据线驱动电路432的每一个通道各自配置一个输出级电路(Output Stage Circuit)，例如
输出级电路73(^730^73(^.....730N_i。灰阶电压产生电路436则是用以提供多种灰阶电
压信号给数据线驱动电路432的每个输出级电路73(^ 730N_i。这些输出级电路730。 730N_i可以依据数位数据而从所述多种灰阶电压中选择输出一个对应的灰阶电压。
数据选择单元428配置在储存器控制电路422与数据线驱动电路432之间。数据选择单元428中的每一个通道各自配置一个逻辑单元，例如逻辑单元720^72(^72(^...、
720^。每个逻辑单元72(^720^72(^.....720^的第一输入端分别连接到所述锁存单元
7100,710^710^ ,710^ 其中一者的输出端，而每个逻辑单元 7200,720^720^ ,720^的第二输入端分别经由系统界面电路420连接到外部的处理器410。数据选择单元428中
每个逻辑单元72(^72(^72(^.....720^的输出端分别连接到数据线驱动电路432的输出
级电路(Output Stage Circuit) 73(^73(^73(^ ...'730^ 其中一者。当控制驱动器400操作在正常操作模式(Normal Operation Mode)时,数据选择单元428则处于未致能的状态。也就是说，数据选择单元428中的每个逻辑单元72(^72(^
7202.....720^各自将锁存单元71(^71(^71(^.....710^所输出的显示数据直接传送
到数据线驱动电路432的每个输出级电路(Output Stage Circuit) 7300,730^730^ 、730^。当控制驱动器400操作在测试操作模式(Test Operation Mode)时，数据选择单元428则处于致能的状态。也就是说，数据选择单元428中的每个逻辑单元720^72(^7202、. . . >720^接收处理器410所输出的指令与至少一个测试样式TP，并将测试样式传送到数据线驱动电路432的每个输出级电路(Output Stage Circuit) 7300,730^730^ 、730^,以便进行数据线驱动电路的测试。上述对控制驱动器400的测试流程中，可直接从处理器410接收指令以及测试样式TP，并将测试样式传送到数据线驱动电路432进行测试。而此测试样式可视不同设计而调整，以符合客制化的需求。例如，在一实施例中，处理器410可以输出指令与测试样式TP分别为“01”与“灰阶255”给逻辑单元72(^ 720,+逻辑单元72(^ 720^将指令“01”进行解码后，便分别对数据线驱动电路432的第奇数个输出级电路(例如7301)提供“灰阶255”的显示数据，而对数据线驱动电路432的第偶数个输出级电路(例如730(|与7302)提供“灰阶0”的显示数据。处理器410可以输出指令与测试样式TP分别为“10”与“灰阶255”给逻辑单元7200 720,+逻辑单元72(^ 720^将指令“ 10”进行解码后，便分别对数据线驱动电路432的第偶数个输出级电路(例如73(^与7302)提供“灰阶255”的显示数据，而对数据线驱动电路432的第奇数个输出级电路(例如730J提供“灰阶0”的显示数据。测试样式可
以如图8A所示，数据选择单元428中的每个逻辑单元72(^72(^72(^.....720^对数据线
驱动电路432的相邻数据通道提供不同的灰阶电压，以测试相邻数据通道之间是否发生短路的现象。例如对八位元的显示数据而言，其灰阶电压为0 255位准，因此，如逻辑单元72(^对输出级电路73(^施以代表灰阶电压位准为0的测试数据时，则逻辑单元720:对输出级电路730i则施以代表灰阶电压位准为255的测试数据，而逻辑单元7202对输出级电路7302则施以代表灰阶电压位准为O的测试数据，逻辑单元7203对输出级电路7303则施以代表灰阶电压位准为255的测试数据，以此类推。因此，在数据线驱动电路432为良好的情况下，可以在输出级电路73(^的输出端与输出级电路7302的输出端测量到灰阶电压位准为O的电压，而在输出级电路730i的输出端的输出端测量到灰阶电压位准为255的电压。在另一个周期，则反过来，当逻辑单元72(^对输出级电路73(^施以代表灰阶电压位准为255的测试数据时，逻辑单元720:对输出级电路730:则施以代表灰阶电压位准为O的测试数据，而逻辑单元7202对输出级电路7302则施以代表灰阶电压位准为255的测试数据，以此类推。例如，在另一实施例中，处理器410可以输出指令与测试样式TP分别为“00”与“灰阶0”给逻辑单元72(^ 720^。逻辑单元72(^ 720^将指令“00”进行解码后，便分别对输出级电路73(^ 730N_i提供“灰阶0”的测试数据。测试样式如图SB所示，在同一个周期对数据线驱动电路432的所有输出级电路73(^ 730N_i都进行相同的灰阶电压测试。因此，理想上所有输出级电路73(^ 730N_i的输出端均应该输出“灰阶0”的驱动电压。在 下一个周期，处理器410可以输出指令与测试样式TP分别为“00”与“灰阶I”给逻辑单元720。 720^，使得逻辑单元72(^ 720^分别对输出级电路73(^ 730^提供“灰阶I”的测试数据。因此，理想上所有输出级电路73(^ 730N_i的输出端均应该输出“灰阶I”的驱动电压。以此类推，如图8B所示的第0 255周期，720。 720^依序输出0 255的灰阶数据给输出级电路730。 730^，而输出级电路730。 730^依序输出0 255的灰阶电压。如此，图8B所示的测试样式可个别测试出每一个输出级电路73(^73(^73(^、 730N_i (即控制驱动器400的每一个通道)的变异程度，也可以测试出控制驱动器400的数位类比转换表现以及对每一个灰阶的驱动能力。上述的测试架构与测试流程，将有效的降低对数据线驱动电路所进行的测试时间
与效率。综上所述，本发明实施例所揭示的数据选择单元428可以输出影像数据储存器426所提供的影像数据做为显示数据。或是，数据选择单元428可以依据外部处理器410所提供的指令及/或测试样式TP产生显示数据。因此在测试操作模式中，控制驱动器400可以不需要将测试样式写入影像数据储存器426，也不需要从影像数据储存器426读取测试样式，进而改善了控制驱动器400的测试效率。虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域的普通技术人员，当可作些许的更动与润饰，而不脱离本发明的精神和范围。
权利要求
1.一种显示面板的控制驱动器，包括 一时序控制电路，输出一控制信号； 一数据记忆单元，用以储存一影像数据； 一数据选择单元，耦接至该数据记忆单元，该数据选择单元选择输出该数据记忆单元所提供的该影像数据做为一显示数据，或是依据外部处理器所提供的一指令或测试样式产生该显示数据；以及 一数据线驱动电路，耦接至该时序控制电路与该数据选择单元，该数据线驱动电路接收来自该数据选择单元的该显示数据，以及依据该控制信号输出相对应的一灰阶电压。
2.根据权利要求I所述的控制驱动器，其中当该控制驱动器操作在一正常操作模式时，该数据选择单元直接将该数据记忆单元输出的该影像数据做为该显示数据传送到该数据线驱动电路；当该控制驱动器操作在一测试操作模式时，该数据选择单元依据所述外部 处理器所提供的该指令或测试样式产生该显示数据到该数据线驱动电路。
3.根据权利要求2所述的控制驱动器，当该控制驱动器操作在该测试操作模式时，该数据选择单元将所述外部处理器所输出的该测试样式提供给该数据线驱动电路作为该显示数据。
4.根据权利要求2所述的控制驱动器，当该控制驱动器操作在该测试操作模式时，该数据选择单元依据所述外部处理器所输出的该指令产生对应的所述测试样式给该数据线驱动电路作为该显示数据。
5.根据权利要求2所述的控制驱动器，当该控制驱动器操作在该测试操作模式时，该数据选择单元将该指令进行解码后，依据解码结果选择性的将该测试样式提供给该数据线驱动电路的部份或所有通道作为该显示数据。
6.根据权利要求I所述的控制驱动器，其中该数据选择单元包括 多个逻辑单元，每一个所述逻辑单元的输出端分别连接到该数据线驱动电路的多个输出级电路其中一者， 其中所述逻辑单元选择将该数据记忆单元所提供的该影像数据输出给所述输出级电路，或是依据所述外部处理器所提供的该指令或测试样式产生该显示数据给所述输出级电路。
7.根据权利要求I所述的控制驱动器，还包括 一系统界面电路，耦接至该数据记忆单元、该数据选择单元以及该时序控制电路， 其中所述外部处理器经由该系统界面电路传送该指令或测试样式给该数据选择单元。
8.根据权利要求I所述的控制驱动器，其中该数据记忆单元包括 一影像数据储存器，其储存所述影像数据；以及 一储存器控制电路，耦接于该影像数据储存器与该数据选择单元之间。
全文摘要
一种显示面板的控制驱动器，包括时序控制电路、数据记忆单元、数据选择单元以及数据线驱动电路。数据记忆单元储存影像数据。数据选择单元耦接至数据记忆单元。数据选择单元选择输出数据记忆单元所提供的影像数据做为显示数据，或是依据外部处理器所提供的指令及/或测试样式产生显示数据。数据线驱动电路耦接至时序控制电路与数据选择单元。数据线驱动电路接收来自数据选择单元的显示数据，以及依据时序控制电路所输出的控制信号输出相对应的灰阶电压。
文档编号G09G3/20GK102737570SQ201110172948
公开日2012年10月17日 申请日期2011年6月24日 优先权日2011年4月14日
发明者杨行健 申请人:联咏科技股份有限公司