液晶驱动电路的制作方法

专利名称：液晶驱动电路的制作方法
技术领域：
本发明涉及液晶驱动电路。
背景技术：
在分段(segment)显示方式、单纯矩阵驱动方式的液晶面板中，一般而言将公共信号及分段信号分别向公共电极及分段电极供给，根据两电极间的电压(电位差)来控制点亮或熄灭。在这些液晶面板中，通过进行分时驱动，从而可以显示比液晶驱动用IC的输出端子数更多的分段(像素)。例如，在公共电极数为m、分段电极数为n的液晶面板中，通过进 行1/m占空比驱动，从而最多可以显示mXn个分段。再有，在分时驱动中进行1/S偏压驱动，各信号可取得(S+1)个电位。例如，在专利文献I的图4中公开了 1/3偏压驱动中采用的LCD驱动电源电路。在此，分别在图10及图11中示出进行分时驱动的一般液晶驱动电路的构成及动
作的一例。如图10所示，除了向公共信号输出电路7及分段信号输出电路8供给高电位侧及低电位侧的电源电位VDD及VSS以外，还供给利用电阻Rl R3对电源电压VO ( = VDD-VSS)进行了分压之后的中间电位Vl及V2。因此，在该液晶驱动电路中，可进行1/3偏压驱动(S=3)。再有，图11示出进行1/4占空比驱动(m = 4)的液晶驱动电路的动作。如图11所示，公共信号COMi (I彡i彡m)的电位在I个周期TO中的1/4周期的期间内成为电源电位VDD或VSS，在3/4周期的期间内成为中间电位Vl或V2。另ー方面，分段信号SEGj及SEGj^ (I ^ j，j’ ^ n)获取与被供给该信号的分段电极所对应的4个分段的点亮或熄灭相应的电位。如此ー来，通过采用1/m占空比、1/S偏压的驱动方式，从而可以显示比液晶驱动用IC的输出端子数更多的分段。在先技术文献专利文献专利文献I JP特开平10-10491号公报但是，由于被供给公共信号COMi的公共电极与被供给分段信号SEGj的分段电极是经由液晶而被电容耦合的，故存在其中ー个信号的电位的变化会导致另ー个信号产生裂ロ状(ひげ状)的尖峰噪声(spike noise)的可能性。因而，在图10示出的液晶驱动电路中，与专利文献I的图4同样，将电容器Cl及C2用作稳定化电容来吸收尖峰噪声，以使中间电位Vl及V2稳定化。再有,如图12所示,也公知一种采用分别由运算放大器(operationalamplifier)OPl及0P2构成的电压跟随器电路来使中间电位Vl及V2稳定化的液晶驱动电路。然而，由于需要根据液晶面板而充分地増大被用作稳定化电容的电容器的电容，故通常成为外设部件，电路基板的安装面积増大。另ー方面，由于需要使构成电压跟随器电路的运算放大器的输出阻抗充分地减小，故消耗电流増大。再有，在运算放大器的输出阻抗不能充分地减小的情况下，如图13及图14图所示，有时无法充分地吸收尖峰噪声Sp，在液晶面板上产生残像等的显示不良。在此，作为一例，图13示出在分段信号SEGj的电位成为中间电位的期间内切換公共信号COMl的电位的情况下产生的尖峰噪声Sp。另ー方面，图14示出在公共信号COMl的电位成为中间电位的期间内切换分段信号SEGj’的电位的情况下产生的尖峰噪声Sp。因而，为了确保良好的显示品质，液晶驱动电路的消耗电流和电路基板的安装面积成为权衡的关系
发明内容
解决上述课题的本发明，主要是ー种液晶驱动电路，其特征在于，具有多个电阻，被串联地连接在第I电位与低于所述第I电位的第2电位之间；1个以上的电压跟随器电路，分别将所述多个电阻的连接点处产生的、所述第I电位与所述第2电位之间的I个以上的中间电位进行阻抗变换后输出；公共信号输出电路，以规定的顺序分别向液晶面板的公共电极供给获取所述第I电位、所述第2电位、或所述中间电位的公共信号；以及分段信号输出电路，根据所述公共信号向所述液晶面板的分段电极供给获取所述第I电位、所述第2电位、或所述中间电位的分段信号，所述分段信号输出电路在对所述分段信号的电位进行切換的情况下，仅在第I期间内使所述分段信号的阻抗增加。根据所附附图及本说明书的记载，会更清楚本发明的其他特征。(发明效果)根据本发明，既能确保良好的显示品质，又可以同时抑制液晶驱动电路的消耗电流及电路基板的安装面积。


图I是表示公共信号输出电路I及分段信号输出电路4的具体构成的一例的电路框图。图2是表示本发明ー实施方式中的液晶驱动电路整体构成的概略的电路框图。图3是对本发明ー实施方式中的液晶驱动电路的动作进行说明的图。图4是对本发明ー实施方式中的液晶驱动电路的动作进行说明的图。图5是表示输出选择电路的其他构成例的电路框图。图6是表示输出选择电路的其他构成例的电路框图。图7是表示液晶驱动电路的驱动方式的其他例的图。图8是表示液晶驱动电路的驱动方式的又一例的图。图9是表示液晶驱动电路的驱动方式的另一例的图。图10是表示具备外设的电容器的一般液晶驱动电路的构成的一例的电路框图。图11是对图10中示出的液晶驱动电路的动作进行说明的图。图12是表示具备电压跟随器电路的一般液晶驱动电路的构成的一例的电路框图。
图13是对图12中示出的液晶驱动电路的动作进行说明的图。图14是对图12中示出的液晶驱动电路的动作进行说明的图。符号说明1、7公共信号输出电路4、8分段信号输出电路9液晶面板10、40 电源电位选择电路11,41 PMOS (P沟道金属氧化膜半导体)晶体管 12,42 NMOS (N沟道金属氧化膜半导体)晶体管20、50 中间电位选择电路21、22、51、52传输门(模拟开关)30、60输出选择电路31 36、61 66传输门(模拟开关)Rl R3 电阻C1、C2 电容器OP 1、0P2 运算放大器(operational amplifier)Al A4 AND电路(与电路)IVl IV4反相器(反相电路)
具体实施例方式根据本说明书及所附附图的记载，至少可以明白以下的事项。===液晶驱动电路整体构成的概略===以下參照图2，对本发明ー实施方式中的液晶驱动电路整体构成的概略进行说明。图2所示出的液晶驱动电路是用于驱动液晶面板9的电路，构成为包括电阻Rl R3、运算放大器0P1、0P2、公共信号输出电路I、及分段信号输出电路4。电阻Rl R3以该顺序串联地连接。再有，电阻Rl的一端和高电位侧的电源电位VDD(第I电位)连接，电阻R3的一端和低电位侧的电源电位VSS(第2电位)连接。运算放大器OPl，其正相输入被连接到电阻Rl与R2的连接点，反相输入与输出被连接在一起，从而构成电压跟随器电路。再有，运算放大器0P2，其正相输入被连接到电阻R2与R3的连接点，反相输入与输出被连接在一起，从而构成电压跟随器电路。向公共信号输出电路I及分段信号输出电路4均供给电源电位VDD及VSS、和从运算放大器OPl及0P2分别输出的中间电位Vl及V2。再有，从公共信号输出电路I输出的公共信号COMl COMm被分别供给到液晶面板9的m个公共电极(未图示)。另ー方面，从分段信号输出电路4输出的分段信号SEGl SEGn被分别供给到液晶面板9的n个分段电极(未图示)。===公共信号输出电路及分段信号输出电路的构成===以下，參照图I对公共信号输出电路I及分段信号输出电路4的更具体的构成进行说明。其中，图I仅示出公共信号输出电路I中的输出任意I个公共信号COMi (I ^m)的电路，仅不出分段信号输出电路4中的输出任意I个分段信号SEGj (I ^ j ^ n)的电路。
公共信号输出电路I由电源电位选择电路10、中间电位选择电路20、及输出选择电路30构成。电源电位选择电路10 构成为包括PMOS (P-channel Metal-Oxide Semiconductor P沟道金属氧化膜半导体)晶体管11及NMOS (N-channel MOS N沟道金属氧化膜半导体)晶体管12。晶体管11及12的源极分别与电源电位VDD及VSS连接，漏极互相连接。再有，向晶体管11及12的栅极均输入时钟信号SI的反相信号。而且，从晶体管11及12的漏极彼此的连接点输出电源电位信号V03CM。中间电位选择电路20构成为包括传输门(transmission gate)(模拟开关)21及22。
传输门21及22的一端分别被连接到中间电位Vl及V2，另一端互相连接。再有，作为控制信号向传输门21及22输入时钟信号SI及其反相信号。而且，从传输门21及22的另一端彼此的连接点输出中间电位信号V12CM。另外，传输门21在时钟信号SI为低电平的期间内导通，传输门22在时钟信号SI为高电平的期间内导通。输出选择电路30构成为包括传输门31 34、AND电路(与电路)A1、A2、及反相器(反相电路)IV1、IV2。另夕卜，传输门31及32相当于第I开关电路(第I传输门)，传输门33及34相当于第2开关电路(第2传输门)。再有，构成传输门31及32的晶体管的尺寸要比构成传输门33及34的晶体管的尺寸大，作为一例，设为数十倍的尺寸。向AND电路Al输入时钟信号S2与边沿检测信号S4，从反相器IVl输出AND电路Al的输出信号的反相信号。再有，向AND电路A2输入时钟信号S2的反相信号与边沿检测信号S4，从反相器IV2输出AND电路A2的输出信号的反相信号。向传输门31及32的一端分别输入电源电位信号V03CM及中间电位信号V12CM,另一端均被连接到公共信号COMi的输出节点。再有，作为控制信号向传输门31输入AND电路Al的输出信号及其反相信号，传输门31在AND电路Al的输出信号为高电平的期间内导通。另ー方面，作为控制信号向传输门32输入AND电路A2的输出信号及其反相信号，传输门32在AND电路A2的输出信号为高电平的期间内导通。传输门33及34分别与传输门31及32并联地连接。再有，作为控制信号向传输门33及34输入时钟信号S2及其反相信号。其中，传输门33在时钟信号S2为高电平的期间内导通，传输门34在时钟信号S2为低电平的期间内导通。分段信号输出电路4由电源电位选择电路40、中间电位选择电路50、及输出选择电路60构成。电源电位选择电路40构成为包括PMOS晶体管41及NMOS晶体管42。晶体管41及42的源极分别被连接到电源电位VDD及VSS，漏极互相连接。再有，向晶体管41及42的栅极均输入时钟信号SI。而且，从晶体管41及42的漏极彼此的连接点输出电源电位信号V03SG。中间电位选择电路50构成为包括传输门51及52。传输门51及52的一端分别被连接到中间电位Vl及V2，另一端互相连接。再有，作为控制信号向传输门51及52输入时钟信号SI及其反相信号。而且，从传输门51及52的另一端彼此的连接点输出中间电位信号V12SG。其中，传输门51在时钟信号SI为高电平的期间内导通，传输门52在时钟信号SI为低电平的期间内导通。输出选择电路60构成为包括传输门61 64、AND电路A3、A4、及反相器IV3、IV4。其中，传输门61及62相当于第3开关电路(第3传输门)，传输门63及64相当于第4开关电路(第4传输门)。再有，构成传输门61及62的晶体管的尺寸要比构成传输门63及64的晶体管的尺寸大，作为一例，设为数十倍的尺寸。向AND电路A3输入时钟信号S3与边沿检测信号S5，从反相器IV3输出AND电路A3的输出信号的反相信号。再有，向AND电路A4输入时钟信号S3的反相信号与边沿检测信号S5，从反相器IV4输出AND电路A4的输出信 号的反相信号。向传输门61及62的一端分别输入电源电位信号V03SG及中间电位信号V12SG,另一端均被连接到分段信号SEGj的输出节点。再有，作为控制信号向传输门61输入AND电路A3的输出信号及其反相信号，传输门61在AND电路A3的输出信号为高电平的期间内导通。另ー方面，作为控制信号向传输门62输入AND电路A4的输出信号及其反相信号，传输门62在AND电路A4的输出信号为高电平的期间内导通。传输门63及64分别与传输门61及62并联地连接。再有，作为控制信号向传输门63及64输入时钟信号S3及其反相信号。其中，传输门63在时钟信号S3为高电平的期间内导通，传输门64在时钟信号S3为低电平的期间内导通。===液晶驱动电路的动作===以下适当地參照图I 图4，对本实施方式中的液晶驱动电路的动作进行说明。电阻Rl R3对电源电压VO ( = VDD-VSS)进行分压。再有，由运算放大器OPl构成的电压跟随器电路将电阻Rl与R2的连接点处产生的中间电位Vl进行阻抗变换之后输出。另ー方面，由运算放大器0P2构成的电压跟随器电路将电阻R2与R3的连接点处产生的中间电位V2进行阻抗变换之后输出。另外，作为电阻Rl R3，一般而言采用电阻值相等的电阻。因此，VDD-Vl = V1_V2=V2-VSS = 1/3V0，该液晶驱动电路进行1/3偏压驱动。在此，參照图3及图4，对该液晶驱动电路进行1/4占空比驱动(m = 4)的情况下的、公共信号输出电路I及分段信号输出电路4的具体动作的一例进行说明。另外，图3示出图I中示出的公共信号输出电路I输出公共信号C0M1、分段信号输出电路4输出分段信号SEGj时的动作。再有，示出分段信号SEGj在与该信号对应的4个分段均熄灭时的波形。另ー方面，图4示出图I中示出的公共信号输出电路I输出公共信号COMl、分段信号输出电路4输出分段信号SEGj’ (I ^ j’ ^ n)时的动作。再有，示出分段信号SEGj’在与该信号对应的4个分段中的、与公共信号COMl及COM3对应的2个分段点亮、与公共信号COM2及COM4对应的2个分段熄灭时的波形。首先，对公共信号输出电路I的动作进行说明。根据时钟信号SI及S2来选择从公共信号输出电路I输出的公共信号COMl的电位。时钟信号S2是1/4占空比的时钟信号，该信号的高电平期间(S2 = H)表示选择与公共信号COMl对应的n个分段的期间。因此，在公共信号输出电路I输出公共信号COM2 COM4的情况下，分别每1/4周期、每1/4周期地移位时钟信号S2的波形。以下，将选择与公共信号COMi对应的n个分段的期间(S2 = H)及并不选择与公共信号COMi对应的n个分段的的期间(S2 = L)分别称为公共信号COMi的选择期间及非选择期间。另ー方面，时钟信号SI是按照时钟信号S2的每个周期进行反相的、1/2占空比的时钟信号，根据时钟信号SI来选择分别在选择期间及非选择期间内公共信号COMl获取的电位。若时钟信号SI变为高电平，则晶体管11导通、晶体管12截止，从电源电位选择电路10输出的电源电位信号V03CM的电位变为电源电位VDD。再有，传输门21截止、传输门22导通，从中间电位选择电路20输出的中间电位信号V12CM的电位变为中间电位V2。而且，该情况下，若成为公共信号COMl的选择期间(S2 = H)，则传输门33导通、传输门34截止，从输出选择电路30输出的公共信号COMl的电位变为电源电位VDD。另一方面，若成为公共信号COMl的非选择期间(S2 = L)，则传输门33截止、传输门34导通，公共信号COMl的电位变为中间电位V2。·
若时钟信号SI变为低电平，则晶体管11截止、晶体管12导通，从电源电位选择电路10输出的电源电位信号V03CM的电位变为电源电位VSS。再有，传输门21导通、传输门22截止，从中间电位选择电路20输出的中间电位信号V12CM的电位变为中间电位Vl。而且，该情况下，若成为公共信号COMl的选择期间，则传输门33导通、传输门34截止，从输出选择电路30输出的公共信号COMl的电位变为电源电位VSS。另ー方面,若成为公共信号COMl的非选择期间，则传输门33截止、传输门34导通，公共信号COMl的电位变为中间电位VI。在此，边沿检测信号S4是表示相当于公共信号COMl的电位的切换定时的时钟信号SI及S2的两边沿(上升沿及下降沿)的信号，自这些边沿开始仅在规定的期间T2(第2期间)内为低电平。因此，传输门31及32均自公共信号COMl的电位的切换开始仅在期间T2内截止，除此以外的期间内分别与传输门33及34同样地进行导通./截止控制。再有，如上所述，传输门31及33被并联地连接，构成传输门31的晶体管的尺寸要比构成传输门33的晶体管的尺寸大。进而，传输门32及34被并联地连接，构成传输门32的晶体管的尺寸要比构成传输门34的晶体管的尺寸大。因此，自公共信号COMl的电位的切換开始仅在期间T2内成为输出选择电路30的输出阻抗高的状态，从公共信号输出电路I输出的公共信号COMl的阻抗作为一例而增加到数十倍。如此ー来，公共信号输出电路I在切换公共信号COMl的电位的情况下仅在期间T2内使通过速率(through rate)降低。因此，与图13同样，即使在分段信号SEGj的电位变为中间电位的期间内切換公共信号COMl的电位吋，如图3所示，可以减小分段信号SEGj产生的尖峰噪声Sp的大小及收敛时间。因而，既可以确保良好的显示品质，又可以同时抑制消耗电流及电路基板的安装面积。接着，对分段信号输出电路4的动作进行说明。根据时钟信号SI及S3来选择从分段信号输出电路4输出的分段信号(SEGj,SEGj，)的电位。时钟信号S3的高电平期间表示与分段信号(SEGj，SEGj’ )对应的4个分段中的、与点亮的分段对应的公共信号COMi的选择期间。如上所述，由于与分段信号SEGj对应的4个分段均熄灭，故如图3所不，时钟信号S3无论在公共信号COMl COM4的哪一个选择期间内都是低电平。另ー方面，由于与分段信号SEGj’对应的4个分段中的、与公共信号COMl及COM3对应的2个分段点亮，故如图4所示，时钟信号S3在公共信号COMl及COM3的选择期间内变为高电平。若时钟信号SI变为高电平，则晶体管41截止、晶体管42导通，从电源电位选择电路40输出的电源电位信号V03SG的电位变为电源电位VSS。再有，传输门51导通、传输门52截止，从中间电位选择电路50输出的中间电位信号V12SG的电位变为中间电位Vl。而且，该情况下，若时钟信号S3变为高电平，则传输门63导通、传输门64截止,从输出选择电路60输出的分段信号(SEGj，SEGj’)的电位变为电源电位VSS。另ー方面，若时钟信号S3变为低电平，则传输门63截止、传输门64导通，分段信号(SEGj，SEGj’ )的电位变为中间电位VI。
若时钟信号SI变为低电平，则晶体管41导通、晶体管42截止，从电源电位选择电路40输出的电源电位信号V03SG的电位变为电源电位VDD。再有，传输门51截止、传输门52导通，从中间电位选择电路50输出的中间电位信号V12SG的电位变为中间电位V2。而且，该情况下，若时钟信号S3变为高电平，则传输门63导通、传输门64截止,从输出选择电路60输出的分段信号(SEGj，SEGj’)的电位变为电源电位VDD。另ー方面，若时钟信号S3变为低电平，则传输门63截止、传输门64导通，分段信号(SEGj，SEGj’ )的电位变为中间电位V2。在此，边沿检测信号S5是表示相当于分段信号(SEGj，SEGj’ )的电位的切换定时的时钟信号SI及S3的两边沿(上升沿及下降沿)的信号，自这些边沿开始仅在规定的期间Tl(第I期间)内变为低电平。因此，传输门61及62均自分段信号(SEGj，SEGj’ )的电位的切換开始仅在期间Tl内截止，在除此以外的期间内分别与传输门63及64同样地进行导通/截止控制。另外，在图3及图4中，作为一例示出设为Tl = T2的情況。再有，如上所述，传输门61及63被并联地连接，构成传输门61的晶体管的尺寸要比构成传输门63的晶体管的尺寸大。进而，传输门62及64被并联地连接,构成传输门62的晶体管的尺寸要比构成传输门64的晶体管的尺寸大。因此，自分段信号(SEGj，SEGj’ )的电位的切換开始仅在期间Tl内成为输出选择电路60的输出阻抗高的状态，从分段信号输出电路4输出的分段信号(SEGj，SEGj’ )的阻抗作为一例而增加到数十倍。如此ー来，分段信号输出电路4在切换分段信号(SEGj，SEGj ’ )的电位的情况下仅在期间Tl内使通过速率降低。因此，与图14同样，即使在公共信号COMl的电位变为中间电位的期间内切换分段信号SEGj’的电位吋，如图4所示，可以缩小公共信号COMl产生的尖峰噪声Sp的大小及收敛时间。因而，既可以确保良好的显示品质，又可以同时抑制消耗电流及电路基板的安装面积。===输出选择电路的其他构成例===在上述实施方式中，输出选择电路30(60)使用晶体管的尺寸不同的传输门来使输出阻抗变化，但不限于此。例如，也可以在期间T2(T1)内通过将构成传输门的晶体管的栅极电压设为中间的电压，从而成为输出选择电路30(60)的输出阻抗高的状态。在上述实施方式中，作为一例而设为Tl = T2，但不限于此。输出选择电路30(60)也可以个别地设定期间Tl及T2的长度，还可以采取根据设定寄存器(未图示)所存储的设定值而能够变更期间Tl及T2的长度的构成。
在上述实施方式中，传输门31及32(61及62)均被控制为在期间T2(T1)内截止，传输门33及34(63及64)被控制为始終有一方是导通的，但不限于此。输出选择电路30(60)也可以构成为例如在期间T2(T1)以外的期间内，传输门33及34(63及64)均截
止。 在上述实施方式中，根据构成传输门31 34(61 64)的晶体管的尺寸而预先决定期间T2(T1)及除此以外的期间内的输出选择电路30(60)的输出阻抗比，但不限于此。也可以构成为输出选择电路30 (60)例如图5及图6所示，还包括传输门35及36 (65及66)，而能够变更用于对这些部件进行导通/截止控制的控制信号。另外，传输门35及36相当于第5开关电路，传输门65及66相当于第6开关电路。在图5及图6中，传输门35 ￠5)和传输门31及33 (61及63)并联地连接，传输门36(66)和传输门32及34(62及64)并联地连接。在此，若将传输门x的输出阻抗表示为Zx，则作为一例，Z31 = Z32 << Z33 = Z34 く Z35 = Z36(Z61 = Z62 << Z63 = Z64 く Z65=Z66)。在图5中，传输门35及36(65及66)被设定为分别与传输门33及34(63及64)同步地进行导通/截止控制。另ー方面，在图6中，传输门35及36 (65及66)被设定为分别与传输门31及32(61及62)同步地进行导通/截止控制。另外，还能将传输门35及36 (65及66)设定为始终截止。如此ー来，输出选择电路3(K60)通过采取能够变更传输门35及36(65及66)的控制信号的构成，从而可以变更期间T2(T1)及除此以外的期间内的输出选择电路30(60)的输出阻抗比。另外，传输门35及36(65及66)的控制信号可以根据设定寄存器(未图示)所存储的设定值来变更，或者借助掩模的变更或激光器修复等切換布线而进行变更。此外，在输出阻抗比小的情况下，无法充分地抑制尖峰噪声Sp，有时会产生残像等。另ー方面，在输出阻抗比大的情况下，由于直到公共信号COMi及分段信号SEGj的电位完全地切换为止的时间变长，故有时会产生闪烁等。因而，实际上通过连接液晶面板9，ー边确认显示状态ー边变更输出阻抗比，从而可以调整为最佳的显示品质。===液晶驱动电路的其他驱动方式===在上述实施方式中，对作为驱动方式而进行1/3偏压驱动的液晶驱动电路进行了说明，但不限于此。图7示出进行1/2偏压驱动的液晶驱动电路的动作。如图7所示,在1/2偏压的驱动方式中，分段信号(SEGj，SEGj’ )不获取中间电位VI，而仅获取与中间电位Vl相比足够稳定的电源电位VDD或VSS。因此，在该驱动方式中，只要仅使分段信号(SEGj，SEGj’ )的阻抗增加来抑制公共信号COMi产生的尖峰噪声即可。进而，作为1/3偏压及1/2偏压的驱动方式，一般公知分别如图8及图9所示的方式。如上所述，在具有图I中示出的分段信号输出电路4的液晶驱动电路中，在切换分段信号SEGj的电位的情况下，仅在期间Tl内使分段信号SEGj的阻抗增加，由此可以仅在该期间Tl内使通过速率降低来抑制公共信号COMi产生的尖峰噪声Sp，并且既可以确保良好的显示品质，又可以同时抑制消耗电流及电路基板的安装面积。再有，在还具有图I中示出的公共信号输出电路I的液晶驱动电路中，在切换公共信号COMi的电位的情况下，通过仅在期间T2内使公共信号COMi的阻抗增加，从而可以仅在该期间T2内使通过速率降低来抑制分段信号SEGj产生的尖峰噪声Sp。还有，使用被并联地连接且输出阻抗不同的开关电路，使输出阻抗低的一方的开关电路仅在期间T2(T1)内截止，由此输出选择电路3(K60)可以仅在该期间T2 (Tl)内使公共信号COMi (分段信号SEGj)的通过速率降低。另外，通过使用晶体管的尺寸不同的传输门，使晶体管的尺寸较大的一方的传输门仅在期间T2(T1)内截止，从而可以仅在该期间T2 (Tl)内使输出选择电路3(K60)的输出阻抗成为高状态。此外，输出选择电路3(K60)构成为还包括传输门35及36 (65及66)，能够设定为使这些部件分别与传输门31及32 (61及62)同步地进行导通/截止控制，或分别与传输门33及34(63及64)同步地进行导通/截止控制，由此可以变更期间T2 (Tl)及除此以外的期间内的输出阻抗比，可以将液晶面板9调整为最佳的显示品质。 进而，上述实施方式是为了更加容易地理解本发明，并不能用于对本发明进行限定解积。本发明能够在不脱离其主g的范围内进行变更、改良，并且本发明中也包含其等效方案。
权利要求
1.一种液晶驱动电路，其特征在于，具有 多个电阻，被串联地连接在第I电位与低于所述第I电位的第2电位之间； I个以上的电压跟随器电路，分别将所述多个电阻的连接点处产生的、所述第I电位与所述第2电位之间的I个以上的中间电位进行阻抗变换后输出； 公共信号输出电路，以规定的顺序分别向液晶面板的公共电极供给获取所述第I电位、所述第2电位、或所述中间电位的公共信号；以及 分段信号输出电路，根据所述公共信号向所述液晶面板的分段电极供给获取所述第I电位、所述第2电位、或所述中间电位的分段信号， 所述分段信号输出电路在对所述分段信号的电位进行切换的情况下，仅在第I期间内使所述分段信号的阻抗增加。
2.根据权利要求I所述的液晶驱动电路，其特征在于， 所述公共信号输出电路在对所述公共信号的电位进行切换的情况下，仅在第2期间内使所述公共信号的阻抗增加。
3.根据权利要求2所述的液晶驱动电路，其特征在于， 所述公共信号输出电路包括第I及第2开关电路，该第I及第2开关电路输出获取从所述第I电位、所述第2电位、及所述中间电位中选择出的电位的所述公共信号， 所述第I及第2开关电路被并联地连接， 所述第I开关电路的输出阻抗比所述第2开关电路的输出阻抗低， 在所述第2期间内，所述第I开关电路截止， 所述分段信号输出电路包括第3及第4开关电路，该第3及第4开关电路输出获取从所述第I电位、所述第2电位、及所述中间电位中选择出的电位的所述分段信号， 所述第3及第4开关电路被并联地连接， 所述第3开关电路的输出阻抗比所述第4开关电路的输出阻抗低， 在所述第I期间内，所述第3开关电路截止。
4.根据权利要求3所述的液晶驱动电路，其特征在于， 所述第I 第4开关电路分别由第I 第4传输门构成， 构成所述第I传输门的晶体管的尺寸比构成所述第2传输门的晶体管的尺寸大， 构成所述第3传输门的晶体管的尺寸比构成所述第4传输门的晶体管的尺寸大。
5.根据权利要求4所述的液晶驱动电路，其特征在于， 所述公共信号输出电路还包括第5开关电路，该第5开关电路与所述第I及第2开关电路并联地连接，并具有比所述第I开关电路的输出阻抗高且为所述第2开关电路的输出阻抗以下的输出阻抗， 所述第5开关电路能够设定为与所述第I开关电路同步地进行导通/截止控制，或与所述第2开关电路同步地进行导通/截止控制， 所述分段信号输出电路还包括第6开关电路，该第6开关电路与所述第3及第4开关电路并联地连接，并具有比所述第3开关电路的输出阻抗高且为所述第4开关电路的输出阻抗以下的输出阻抗， 所述第6开关电路能够设定为与所述第3开关电路同步地进行导通/截止控制，或与所述第4开关电路同步地进行导通/截止控制。
全文摘要
本发明提供一种液晶驱动电路。同时抑制液晶驱动电路的消耗电流及电路基板的安装面积。具有多个电阻，被串联地连接在第1电位与低于第1电位的第2电位之间；1个以上的电压跟随器电路，分别将多个电阻的连接点处产生的、第1电位与第2电位之间的1个以上的中间电位进行阻抗变换后输出；公共信号输出电路，以规定的顺序分别向液晶面板的公共电极供给获取第1电位、第2电位、或中间电位的公共信号；以及分段信号输出电路，根据公共信号向液晶面板的分段电极供给获取第1电位、第2电位、或中间电位的分段信号，分段信号输出电路在对分段信号的电位进行切换的情况下，仅在第1期间内使分段信号的阻抗增加。
文档编号G09G3/36GK102956211SQ20121028245
公开日2013年3月6日 申请日期2012年8月9日 优先权日2011年8月12日
发明者片桐典和, 德永哲也, 吉田奉司, 后藤贤介, 山口守 申请人:半导体元件工业有限责任公司