低运动模糊液晶显示器的制造方法

低运动模糊液晶显示器的制造方法
【专利摘要】本发明的一个实施例阐述技术用于通过利用相对短的背光照明的脉冲对每个帧施以脉冲来降低液晶显示器（LCD）中的运动模糊，同时利用经补偿的强度值驱动LCD内的像素以为LCD建立时间和垂直位置负责。LCD驱动补偿单元实现所公开的技术以生成用于被扫描到LCD中的每个像素的强度值。该技术在保留均匀垂直显示精度的同时可有利地降低运动模糊。
【专利说明】低运动模糊液晶显示器

【技术领域】
[0001]本发明总地涉及液晶显示器系统，并且更具体地，涉及低运动模糊液晶显示器。

【背景技术】
[0002]液晶显示器(IXD)系统包括二维像素阵列，其中每个像素包括各种颜色元素，诸如红、绿和蓝颜色元素。在有源矩阵LCD面板中，每个颜色元素包括液晶盒和有源驱动电路。有源驱动电路接收行选择信号和列驱动信号。当行选择信号有效时，列驱动信号耦连到液晶盒以建立与用于列驱动信号的模拟电压相对应的强度值。当相关联的行选择信号被设置为有效时，可以同时设置用于一行像素内的每个像素的强度值。在LCD面板的正常操作期间，通过选择连续的行以及建立用于每行中的像素的强度值将一帧视频信息显示在二维像素阵列上。背光典型地为IXD面板供应照明。
[0003]在典型的IXD面板中，为给定像素相对快速地建立每个强度值。此外，每个强度值保持恒定直到为像素建立新的强度值为止。结果是，在LCD面板上以连续的帧所描绘的移动对象在每个帧的持续时间内保持静止并且被完全照明，导致运动模糊的感知。这类设定中的运动模糊通过使移动对象显得模糊和污浊而降低图像质量。
[0004]因此，本领域需要用于液晶显示器中的改进的运动清晰度的技术。


【发明内容】

[0005]本发明的一个实施例阐述用于生成用于液晶显示器(IXD)的经补偿的像素数据的方法。方法包括接收与数据的新的帧相关联的新的像素数据，基于用于新的像素数据的像素位置从数据的先前巾贞检索先前像素数据，基于新的像素数据、先前像素数据和与像素位置相关联的行数目计算经补偿的像素数据，以及在传输间隔期间将经补偿的像素数据传送到LCD。此外，传输间隔实质上与照明间隔非重叠，在照明间隔期间为与LCD相关联的背光生成背光照明脉冲。
[0006]所公开的技术的一个优势是可以在保留垂直均匀显示精度的同时降低与LCD面板相关联的运动模糊。

【专利附图】

【附图说明】
[0007]因此，可以详细地理解本发明的上述特征，并且可以参考实施例得到对如上面所简要概括的本发明更具体的描述，其中一些实施例在附图中示出。然而，应当注意的是，附图仅示出了本发明的典型实施例，因此不应被认为是对其范围的限制，本发明可以具有其他等效的实施例。
[0008]图1是示出了配置为实现本发明的一个或多个方面的计算机系统的框图；
[0009]图2是根据本发明的一个实施例的、用于图1的计算机系统的并行处理子系统的框图；
[0010]图3A是配置为实现本发明的一个或多个方面的显示设备的框图；
[0011]图3B是配置为实现本发明的一个或多个方面的并行处理子系统的框图；
[0012]图4A示出了根据本发明的一个实施例的、关于时间的、正在被扫描到液晶显示器(IXD)中的视频数据帧；
[0013]图4B示出了根据本发明的一个实施例的、关于垂直消隐间隔的背光时序；
[0014]图5示出了根据本发明的一个实施例的、用于两个不同跃迁的LCD设时序间；
[0015]图6示出了根据本发明的一个实施例的IXD过驱动；以及
[0016]图7是根据本发明的一个实施例的、由LCD驱动补偿单元所实施的、用于基于过驱动补偿驱动LCD的方法步骤的流程图。

【具体实施方式】
[0017]在下面的描述中，将阐述大量的具体细节以提供对本发明更透彻的理解。然而，本领域的技术人员应该清楚，本发明可以在没有一个或多个这些具体细节的情况下得以实施。在其他实例中，未描述公知特征以避免对本发明造成混淆。
[0018]系统概述
[0019]图1为示出了配置为实现本发明的一个或多个方面的计算机系统100的框图。计算机系统100包括经由可以包括存储器桥105的互连路径通信的中央处理单元(CPU) 102和系统存储器104。存储器桥105可以是例如北桥芯片，经由总线或其他通信路径106 (例如超传输(HyperTransport)链路)连接到I/O (输入/输出)桥107。I/O桥107，其可以是例如南桥芯片，从一个或多个用户输入设备108 (例如键盘、鼠标)接收用户输入并且经由通信路径106和存储器桥105将该输入转发到CPU102。并行处理子系统112经由总线或第二通信路径113 (例如外围部件互连(PCI)Express、加速图形端口或超传输链路)耦连到存储器桥105。
[0020]在一个实施例中，并行处理子系统112是将像素经由视频信号111传递到显示设备110的图形子系统，该显示设备110使用液晶显示器(IXD)实现。系统盘114也连接到I/O桥107。交换器116提供I/O桥107与诸如网络适配器118以及各种插卡120和121的其他部件之间的连接。其他部件(未明确示出)，包括通用串行总线(USB)或其他端口连接、压缩光盘(CD)驱动器、数字视频光盘(DVD)驱动器、胶片录制设备及类似部件，也可以连接到I/O桥107。图1所示的各种通信路径包括具体命名的通信路径106和113可以使用任何适合的协议实现，诸如PC1-EXpreSS、AGP (加速图形端口)、超传输或者任何其他总线或点到点通信协议，并且如本领域已知的，不同设备间的连接可使用不同协议。
[0021]在一个实施例中，并行处理子系统112包含经优化用于图形和视频处理的电路，包括例如视频输出电路，并且构成图形处理单元(GPU)。在另一个实施例中，并行处理子系统112包含经优化用于通用处理的电路，同时保留底层(underlying)的计算架构，本文将更详细地进行描述。在又一个实施例中，可以将并行处理子系统112与一个或多个其他系统元件集成在单个子系统中，诸如结合存储器桥105、CPU102以及I/O桥107，以形成片上系统(SoC)。
[0022]应该理解，本文所示系统是示例性的，并且变化和修改都是可能的。连接拓扑，包括桥的数目和布置、CPU102的数目以及并行处理子系统112的数目，可根据需要修改。例如，在一些实施例中，系统存储器104直接连接到CPU102而不是通过桥，并且其他设备经由存储器桥105和CPU102与系统存储器104通信。在其他替代性拓扑中，并行处理子系统112连接到I/O桥107或直接连接到CPU102，而不是连接到存储器桥105。而在其他实施例中，I/O桥107和存储器桥105可能被集成到单个芯片上而不是作为一个或多个分立设备存在。大型实施例可以包括两个或两个以上的CPU102以及两个或两个以上的并行处理系统112。本文所示的特定部件是可选的；例如，任何数目的插卡或外围设备都可能得到支持。在一些实施例中，交换器116被去掉，网络适配器118和插卡120、121直接连接到I/O桥107。
[0023]图2示出了根据本发明的一个实施例的并行处理子系统112。如所示的，并行处理子系统112包括一个或多个并行处理单元(PI3U) 202，每个并行处理单元202都耦连到本地并行处理(PP)存储器204。通常，并行处理子系统包括U个PPU，其中U≥I。(本文中，类似对象的多个实例需要时以标识对象的参考数字和标识实例的括号中的数字来表示。)PPU202和并行处理存储器204可使用一个或多个集成电路设备来实现，诸如可编程处理器、专用集成电路(ASIC)或存储器设备，或者以任何其他技术可行的方式来实现。
[0024]再参考图1以及图2，在一些实施例中，并行处理子系统112中的一些或所有PPU202是具有渲染管线的图形处理器，其可以配置为实施与下述相关的各种操作:经由存储器桥105和第二通信路径113从CPU102和/或系统存储器104所供应的图形数据生成像素数据，与本地并行处理存储器204 (可被用作图形存储器，包括例如常规帧缓冲区(buffer))交互以存储和更新像素数据，传递像素数据到显示设备110等等。在一些实施例中，并行处理子系统112可包括一个或多个作为图形处理器而操作的PPU202以及一个或多个用于通用计算的其他PPU202。这些PPU可以是同样的或不同的，并且每个PTO可具有专用并行处理存储器设备或不具有专用并行处理存储器设备。并行处理子系统112中的一个或多个PPU202可输出数据到显示设备110，或者并行处理子系统112中的每个PPU202可输出数据到一个或多个显示设备110。
[0025]在操作中，CPU102是计算机系统100的主处理器，控制和协调其他系统部件的操作。具体地，CPU102发出控制PPU202的操作的命令。在一些实施例中，CPU102写入用于每个PPU202的命令流到数据结构中(在图1或图2中未明确示出)，该数据结构可位于系统存储器104、并行处理存储器204、或CPU102和PPU202都可访问的其他存储位置中。将指向每个数据结构的指针写到入栈缓冲区(pushbuffer)以发起对数据结构中的命令流的处理。PPU202从一个或多个入栈缓冲区读取命令流，然后相对于CPU102的操作异步地执行命令。可以经由设备驱动程序103由应用程序为每个入栈缓冲区指定执行优先级以控制对不同入栈缓冲区的调度。
[0026]每个PPU202包括经由连接到存储器桥105(或者，在一个替代性实施例中，直接连接到CPU102)的通信路径113与计算机系统100的其余部分通信的I/O (输入/输出)单元205。PPU202到计算机系统100的其余部分的连接也可以变化。在一些实施例中，并行处理子系统112可实现为可插入到计算机系统100的扩展槽中的插卡。在其他实施例中，PPU202可以和诸如存储器桥105或I/O桥107的总线桥集成在单个芯片上。而在其他实施例中，PPU202的一些或所有元件可以和CPU102集成在单个芯片上。
[0027]在一个实施例中，通信路径113是PCI Express链路，如本领域所知的，其中专用通道被分配到每个PPU202。也可以使用其他通信路径。I/O单元205生成用于在通信路径113上传送的包(或其他信号)，并且还从通信路径113接收所有传入的包(或其他信号)，将传入的包引导到PPU202的适当部件。例如，可将与处理任务相关的命令引导到主机接口206，而将与存储器操作相关的命令(例如，对并行处理存储器204的读取或写入)引导到存储器交叉开关单元210。主机接口 206读取每个入栈缓冲区，并且将存储在入栈缓冲区中的命令流输出到前端212。
[0028]有利地，每个PPU202都实现高度并行处理架构。如详细示出的，PPU202 (O)包括处理集群阵列230，该阵列230包括C个通用处理集群(GPC)208，其中C≥1。每个GPC208能够并发执行大量的(例如，几百或几千)线程，其中每个线程是程序的实例(instance)。在各种应用中，可分配不同的GPC208用于处理不同类型的程序或用于执行不同类型的计算。GPC208的分配可以取决于因每种类型的程序或计算所产生的工作量而变化。
[0029]GPC208从任务/工作单元207内的工作分布单元接收所要执行的处理任务。工作分布单元接收指向编码为任务元数据(TMD)并存储在存储器中的处理任务的指针。指向TMD的指针包括在存储为入栈缓冲区并由前端单元212从主机接口 206接收的命令流中。可以编码为TMD的处理任务包括所要处理的数据的索引，以及定义数据将被如何处理(例如，什么程序将被执行)的状态参数和命令。任务/工作单元207从前端212接收任务并确保在每一个TMD所指定的处理发起前，将GPC208配置为有效状态。可以为每个TMD指定用来调度处理任务的执行的优先级。还可从处理集群阵列230接收处理任务。可选地，TMD可包括控制将TMD添加到处理任务列表(或指向处理任务的指针的列表)的头部还是尾部的参数，从而提供除优先级以外的另一级别的控制。
[0030]存储器接口 214包括D个分区单元215，每个分区单元215直接耦连到并行处理存储器204的一部分，其中D≥1。如所示的，分区单元215的数目一般等于动态随机存取存储器(DRAM) 220的数目。在其他实施例中，分区单元215的数目也可以不等于存储器设备的数目。本领域的技术人员应该理解DRAM220可以用其他合适的存储设备来替代并且可以是一般常规的设计。因此省略了详细描述。诸如帧缓冲区或纹理映射图的渲染目标可以跨DRAM220加以存储，这允许分区单元215并行写入每个渲染目标的各部分以有效地使用并行处理存储器204的可用带宽。
[0031]任何一个GPC208都可以处理要被写到并行处理存储器204内的任何DRAM220的数据。交叉开关单元210配置为路由每个GPC208的输出到任何分区单元215的输入或到另一个GPC208用于进一步处理。GPC208通过交叉开关单元210与存储器接口 214通信，以对各种外部存储器设备进行读取或写入。在一个实施例中，交叉开关单元210具有到存储器接口 214的连接以和I/O单元205通信，以及到本地并行处理存储器204的连接，从而使得在不同GPC208内的处理内核能够与系统存储器104或对于PPU202而言非本地的其他存储器通信。在图2所示的实施例中，交叉开关单元210直接与I/O单元205连接。交叉开关单元210可使用虚拟信道来分开GPC208与分区单元215之间的业务流。
[0032]另外，GPC208可被编程以执行与种类繁多的应用相关的处理任务，包括但不限于，线性和非线性数据变换、视频和/或音频数据过滤、建模操作(例如，应用物理定律以确定对象的位置、速率和其他属性)、图像渲染操作(例如，曲面细分(tessellat1n)着色器、顶点着色器、几何着色器、和/或像素着色器程序)等等。PPU202可将数据从系统存储器104和/或本地并行处理存储器204转移到内部(片上)存储器中，处理该数据，并且将结果数据写回到系统存储器104和/或本地并行处理存储器204，其中这样的数据可以由其他系统部件访问，所述其他系统部件包括CPU102或另一个并行处理子系统112。
[0033]PPU202可配备有任何容量(amount)的本地并行处理存储器204，包括没有本地存储器，并且可以以任何组合方式使用本地存储器和系统存储器。例如，在统一存储器架构(UMA)实施例中，PPU202可以是图形处理器。在这样的实施例中，将不提供或几乎不提供专用的图形(并行处理)存储器，并且PPU202会以排他或几乎排他的方式使用系统存储器。在UMA实施例中，PPU202可集成到桥式芯片中或处理器芯片中，或作为具有高速链路(例如，PCI Express)的分立芯片提供，所述高速链路经由桥式芯片或其他通信手段将PPU202连接到系统存储器。
[0034]如上所示，在并行处理子系统112中可以包括任何数目的PPU202。例如，可在单个插卡上提供多个PPU202、或可将多个插卡连接到通信路径113、或可将一个或多个PPU202集成到桥式芯片中。在多PPU系统中的PPU202可以彼此同样或不同。例如，不同的PPU202可能具有不同数目的处理内核、不同容量的本地并行处理存储器等等。在存在多个PPU202的情况下，可并行操作那些PI3U从而以高于单个PPU202所可能达到的吞吐量来处理数据。包含一个或多个PPU202的系统可以以各种配置和形式因素来实现，包括台式电脑、笔记本电脑或手持式个人计算机、服务器、工作站、游戏控制台、嵌入式系统等等。
[0035]在一个实施例中，视频输出单元250配置为诸如经由交叉开关单元210读取驻留在PP存储器204内的图像数据，并且基于图像数据生成视频信号111。视频信号111可以实现任何技术可行的数字或模拟信令协议，诸如众所周知的高清多媒体接口(HDMI)或数字视频接口(DVI)视频信号标准。
[0036]低运动模糊液晶显示器
[0037]图3A是配置为实现本发明的一个或多个方面的显示设备110的框图。如所示的，显示设备110包括视频缩放器310、背光314和IXD面板316。背光314配置为为IXD面板316提供照明。背光使能信号320控制背光314是否打开或关闭。IXD面板316包括IXD像素阵列、时序控制电路和驱动器电路以建立用于LCD像素阵列内的像素的强度值。
[0038]视频信号111指定具有一定源空间分辨率的视频帧信息，而经缩放的视频信号322被生成以和与IXD面板316相关联的空间分辨率一致。视频缩放器310配置为接收视频信号111并且生成经缩放的视频信号322，包括视频信号111的经缩放的渲染。将经缩放的视频信号322传送到LCD面板316内的内部控制电路，诸如时序控制(TCON)电路330。TCON电路330接收和与IXD面板316相关联的空间分辨率匹配的经缩放的视频信号322，并且生成内部时序和控制信号。例如，TCON电路330可以生成经具体定时的控制信号以使能单独的行驱动器电路以及选择列数据用于列驱动器。
[0039]在一个实施例中，视频缩放器310包括IXD驱动补偿单元312，其配置为实现像素驱动重点(emphasis)或“过驱动(over-drive) ”以促使强度转变为期望的强度水平。在替代实施例中，LCD驱动补偿单元312相反沿着视频缩放器310和TC0N330之间的经缩放的视频信号322的路径驻留在内插器电路(未示出)内。以下在图4A到7中更详细地描述LCD驱动补偿单元312。视频缩放器310生成用于经缩放的视频信号322的垂直消隐间隔信息。在一个实施例中，如以下在图4B中所示出的，视频缩放器310生成背光使能信号320以在与经缩放的视频信号322相关联的垂直消隐间隔期间使能背光314。在替代实施例中，如以下在图4B中所示出的，TC0N330可以配置为生成背光使能信号320以在垂直消隐间隔期间使能背光314。
[0040]图3B是配置为实现本发明的一个或多个方面的并行处理子系统112的框图。该框图可以代表用于诸如具有内置显示设备110的膝上型计算机和平板计算机的设备的本发明的实施例的高效实现方案。如所示的，视频输出单元250配置为包括生成经缩放的视频信号322的视频缩放器310。视频缩放器310包括IXD驱动补偿单元312。在某些实施例中，TCON电路330配置为基于经缩放的视频信号322内的垂直消隐间隔时序信息生成背光使能信号320。在某些其他实施例中，如以下在图4B中所示出的，并行处理子系统112生成背光使能信号320以在垂直消隐间隔期间使能背光314。在替代实施例中，LCD驱动补偿电路312相反沿着经缩放的视频信号322的路径驻留在内插器电路(未示出)内。在另一个替代实施例中，IXD驱动补偿单元312相反驻留在TC0N330内。
[0041]一般地，视频缩放器310可以驻留在并行处理子系统112、显示设备110、TC0N330或其一个或多个组合内。此外，IXD驱动补偿单元312配置为接收来自视频缩放器310的经缩放的视频信号322并且生成对应的经补偿的像素数据流。背光使能信号320可以由并行处理子系统112、视频缩放器310、TC0N330或具有对视频时序的访问权的任何技术可行的子系统生成。
[0042]视频缩放器310配置为实施视频消隐间隔上转换，由此包括源像素数据的帧由视频缩放器310接收并且以一个像素数据速率存储，但是在维持恒定的帧速率的同时由视频缩放器310以较高的像素数据速率传送。以此方式，垂直消隐间隔可以以增加的像素数据速率为代价被扩展。
[0043]图4A示出了根据本发明的一个实施例的、关于时间的、正在被扫描到诸如图3A的IXD面板316的IXD中的视频数据帧410。视频数据帧410包括N行像素数据的集，行O (零)首先被扫描到LCD中并且行N-1最后被扫描到LCD中。在行N-1被扫描到LCD中之后，垂直消隐间隔(VBI) 416在新的视频数据帧被扫描到IXD中之前推移(elapse)，再次以行O开始。
[0044]扫描时间412包括扫描行O到N-1所需要的时间。帧时间414包括扫描时间412以及VBI416。在具有60Hz刷新率的实际系统中，帧时间414大约是16.66微秒。类似地，在具有120Hz刷新率的系统中，帧时间414大约是8.33微秒。可以权衡扫描时间412和VBI416以产生期望的帧时间414。
[0045]图4B示出了根据本发明的一个实施例的、关于垂直消隐间隔的背光时序。如所示的，扫描IXD面板316以行O开始并且在扫描时间412期间前进至行N-1，由VBI461所跟随。当给定的行被扫描到LCD面板中时，将用于该行的像素数据存储在与包括LCD面板的LCD盒相关联的电容元件内。行内的每个像素接收用于每个分量颜色的强度值。在一个实施例中，LCD面板内的列驱动器传送用于包括驻留在给定行内的每个颜色分量的强度值。经由沿对应列线所驱动的电压传送每个强度值。由与像素相关联的分量强度值的比率确定每个像素颜色。像素可以包括描绘有用的颜色范围所需要的任何技术可行的颜色分量集，诸如红、绿和蓝颜色分量。当像素被驱动到新的颜色分量强度值集时，在每个颜色分量能够完全从先前的强度值转变为新的强度值之前要求建立时间(settling time)。在常规的LCD系统中，该转变时间的范围可以从小于一微秒到十或更多微秒。
[0046]如所示的，常规的强度简档442被表征为在每个帧时间414期间始终具有恒定的平均强度。常规的强度简档(profile) 442可以以至少高于流行帧速率的数量级的频率进行脉宽调制以达到恒定的平均强度。通过对比，根据高强度简档440，本发明的实施例相反在VBI416期间为图3A的背光314照明。背光使能信号320在VBI416的一部分期间被置位为“打开(on)”，使背光314根据高强度简档440发射相对简短的光脉冲。简短的光脉冲为IXD面板316内的IXD像素阵列照明。通过利用简短的光脉冲而非利用恒定的照明为IXD面板照明，可以显著地降低运动模糊。
[0047]在一个实施例中，背光使能信号320在与扫描时间412同时或其后不久被置位为“关闭(off )”。此处，时间t3指示行O中的像素在背光被使能之前具有多少建立时间，而tl指示行N-1中的像素在背光被使能之前具有多少建立时间。以下在图5中更详细地描述建立时间。在某些实现方案中，背光314被使能I至3微秒的持续时间。在以120Hz的刷新率进行操作的系统中，帧时间414是8.33微秒。因此，t3将在持续时间中小于8微秒，并且tl将很可能在持续时间中小于一微秒。给定常规的一至十微秒的建立时间，驻留在行O中的像素将具有用于某些强度转变的实质上足够的常规建立时间，而驻留在行N-1中的像素将不具有用于最大强度转变的充分的常规建立时间。
[0048]图5不出了根据本发明的一个实施例的、用于两个不同转变的LCD建立时间。LCD设备内的LCD元件在建立时间TS2中产生从灰色强度水平gl到灰色强度水平g2的第一转变。此处，灰色强度水平g2和灰色强度水平gl之间的差异确定转变的初始速率。灰色强度水平是指独立于颜色分量组成的整体强度水平并且可以指代与单个颜色分量相关联的强度或与包括两个或更多个颜色分量的像素相关联的强度。从gl到g3的第二、不同转变要求建立时间TS3并且具有比用于第一转变的转变的初始速率快的转变的初始速率。在实际的系统中，建立时间的范围从小于一微秒到大约十微秒。
[0049]与LCD建立时间的上下文中的高强度简档440相关联的背光照明的给定持续时间大约被示出以由背光在打开时间间隔520中缩放。跟随在给定转变之后的对于用于像素的单个帧的感知强度大约是在背光打开时间间隔520期间的强度的平均。虽然感知强度可能在随后的帧期间稳定，但是当感知强度在多个帧上转变时运动模糊的感知可能发生。此外，感知强度可以作为行数目、背光脉冲宽度和背光脉冲位置关于帧时间414的函数而变化。可以使用以下图6所示出的LCD驱动补偿或“过驱动”技术克服强度变化以及运动模糊。
[0050]图6示出了根据本发明的一个实施例的IXD过驱动。在三个连续的帧时间414上示出了用于同一像素的灰度强度曲线。g4的初始的灰度强度水平被假定并且在包括像素的图像信息中指定到g5的转变。从g4到g5的未经补偿的灰度强度水平转变被示出为虚线。此处，在背光打开间隔520 (I)期间用于帧时间414 (I)的平均强度远低于g5。结果是，在帧时间414 (I)期间对于像素的感知强度将太黑暗。然而，当使用示出为实线的驱动补偿(过驱动)曲线驱动同一像素时，在帧时间414 (I)以及帧414 (2)期间可以达到大约g5的适当的平均强度。虽然单独的帧期间的单独的像素强度可能不被简单地孤立地感知，但是当平均强度水平被不正确地再现时整体的图像质量由运动模糊和瞬时非均匀性而退化。因此，本发明的实施例使得LCD驱动补偿单元312能够补偿单独像素强度水平中的帧间差异以产生较快和较准确的强度水平转变。此外，LCD驱动补偿单元312还补偿来自行数目和背光脉冲宽度的非均匀上升。某些实施例还补偿关于帧时间414的背光脉冲位置。
[0051]给定的IXD面板316可以具有建立参数集并且可能需要被表征用于那些参数。用于具体LCD面板的详细的表征和模型在本发明的范围外。然而，本发明的实施例实现LCD驱动补偿单元312内的表征参数和适当的转变模型以补偿输入参数的每个可能组合。这些输入参数包括当前的为像素所指定的强度值、用于同一像素的至少一个先前强度值和用于像素的行数目。输入参数还可以包括脉冲宽度，并且可以附加地包括脉冲时间。因此，利用具有以下方程I中所给出的形式的函数驱动LCD面板316内的每个像素:
[0052]pixel_drive_value=F (pix_t0, pix_t_l, {pix_t_2,.., pix_line)(方程 I)
[0053]此处，pix_line指示用于驻留在当前帧内的当前像素的行数目(垂直位置)，pix_t0是为当前帧中的当前像素所指定的当前像素强度值，pix_t-l是为紧接在当前帧之前的中贞中的当前像素所指定的像素强度值，并且pixel_drive_value是用来将用于当前巾贞的当前像素扫描到LCD面板316中的像素强度值。在某些实施例中，来自连续地先前帧的一个或多个附加像素强度值还可以用来计算pixel_drive_value。方程式I可以使用任何技术可行的技术实现，诸如一个或多个查找表、数学方程式集、数学方程式集与一个或多个查找表组合等。
[0054]在实际的实现方案中，方程式I可以用来计算用于在用于对应像素的帧时间414
(I)期间g6被扫描到IXD面板316中的值。在该示例中，方程式I基于像素行数目、为像素所指定的g5的目标强度和用于像素的g4的先前强度生成g6的值。在帧时间414 (2)中，方程式I生成用于像素的g5的值。
[0055]在一个实施例中,IXD驱动补偿单元312存储具有pix_t0值的至少一个巾贞以充当随后巾贞中的pix_t-l值。在替代实施例中，IXD驱动补偿单元312存储具有pixel_drive_value值的至少一个帧以充当随后帧中的pix_t-l值。在其他实施例中,存储任何技术可行的像素强度值以充当随后帧中的pix_t_l值。对于要求两个或更多个连续样本的强度历史的实现方案，为所需要的每个连续样本存储对应的帧。可以随着来自最旧帧的像素数据被使用而将新的像素数据存储在最旧帧中的位置。例如，在要求pix_t_l数据和pix_t-2数据的实现方案中，应该分配用于两个不同帧的缓冲区。随着新的像素被接收用于显示，可以检索pix_t-2缓冲区中的对应像素数据以计算对应的pixel_drive_value。此外,新的像素数据可以存储在pix_t_2缓冲区中的位置中。在每个帧结束时，交换缓冲区，以使得pixel_t-1数据现在是pixel_t-2数据。已经利用新的像素数据所覆写的第二缓冲区现在存储用于即将来临的巾贞的pixel_t-l数据。
[0056]图7是根据本发明的一个实施例的、由LCD驱动补偿单元所实施的、用于基于过驱动补偿驱动LCD设备的方法步骤的流程图，该LCD驱动补偿单元诸如图3A的LCD驱动补偿单元312。尽管结合图1-3B的系统描述了该方法步骤，但是本领域普通技术人员将理解配置为以任何顺序实施该方法步骤的任何系统均在本发明的范围内。
[0057]如所示的，方法700开始于步骤710，其中IXD驱动补偿单元接收指示新的帧开始的信号。在一个实施例中，信号包括用来指示新的帧开始并且进一步指示像素数据流正在初始行和行内的初始像素处开始的新的帧时序信号。在步骤712中，LCD驱动补偿单元基于用于新的帧的光栅化样式选择像素位置。例如，在包括N个行和每行P个像素的新的帧中，光栅化样式可以连续地选择行O、初始行到行N-1。在每个行中，光栅化样式可以连续地选择像素O、初始像素到像素P-1。在步骤714中，IXD驱动补偿单元在所选择的像素位置处接收用于新的帧的像素数据。像素数据可以包括与颜色元素相对应的一个或多个灰度强度值，诸如红、绿和蓝强度水平。在步骤716中，IXD驱动补偿单元在所选择的像素位置处从先前帧检索先前像素数据。
[0058]在步骤720中，IXD驱动补偿单元根据方程式I至少基于像素数据和先前像素数据计算用于所选择的像素位置处的像素的一个或多个经补偿的分量强度值。在某些实施例中，可以根据方程式I使用来自两个或更多个先前帧的之前像素数据。在步骤722中，LCD驱动补偿单元将一个或多个经补偿的分量强度值传送到LCD面板用于显示。在一个实施例中，LCD驱动补偿单元还在处理随后的帧时将当前像素数据存储到缓冲区中以用作之前像素数据。如果在步骤730中，所选择的像素位置代表新的帧中的最后像素，那么方法前进至步骤740，否则方法回到步骤712。
[0059]在步骤740中，如果方法应该退出，那么方法在步骤790中终止，否则方法返回步骤710。方法可以出于各种原因而终止，包括切断IXD驱动补偿单元的电源。
[0060]总之，公开技术用于通过利用相对短的背光照明的脉冲对IXD设备施以脉冲来降低LCD设备中的运动模糊，同时利用经补偿的强度值驱动LCD设备内的像素以为LCD建立时间负责。技术基于当前的分量强度值、来自先前帧的分量强度值和与像素相关联的行数目计算用于每个像素的经补偿的强度值。技术可以进一步基于背光脉冲宽度、脉冲位置或基于二者计算经补偿的强度值。LCD驱动补偿单元实现所公开的技术以生成用于被扫描到LCD设备中的每个像素的强度值。
[0061]本文所公开的技术的一个优势是可以在保留垂直均匀显示精度的同时降低与LCD面板相关联的运动模糊。
[0062]本发明的一个实施例可被实施为与计算机系统一起使用的程序产品。该程序产品的程序定义实施例的各功能(包括本文中描述的方法)并且可以被包含在各种计算机可读存储介质上。示出的计算机可读存储介质包括但不限于:(i)不可写的存储介质(例如，计算机内的只读存储器设备，诸如可由CD-ROM驱动器读取的光盘只读存储器(CD-ROM)盘、闪存、只读存储器(ROM)芯片或任何类型的固态非易失性半导体存储器)，在其上存储永久性信息jP(ii)可写的存储介质(例如，磁盘驱动器或硬盘驱动器内的软盘或者任何类型的固态随机存取半导体存储器)，在其上存储可更改的信息。
[0063]以上已参照特定实施例对本发明进行了描述。然而，本领域普通技术人员将理解的是，可对此做出各种修改和变化而不脱离如随附权利要求书中所阐释的本发明的较宽精神和范围。因此，前面的描述以及附图应被视为是例示性而非限制性的意义。
[0064]鉴于上述描述，本发明的范围由随后的权利要求确定。
【权利要求】
1.一种用于生成用于液晶显示器(IXD)的像素数据的方法，所述方法包括: 接收与数据的新的帧相关联的新的像素数据； 基于用于所述新的像素数据的像素位置从数据的先前帧检索先前像素数据； 基于所述新的像素数据、所述先前像素数据和与所述像素位置相关联的行数目计算经补偿的像素数据；以及 在传输间隔期间将所述经补偿的像素数据传送到所述LCD，其中所述传输间隔实质上与照明间隔非重叠，所述照明间隔期间是为与所述LCD相关联的背光生成背光照明脉冲的期间。
2.如权利要求1所述的方法，其中计算经补偿的像素数据进一步基于用于所述背光照明脉冲的持续时间值。
3.如权利要求1所述的方法，其中所述经补偿的像素数据包括相对于和所述新的像素数据相关联的对应强度值的过驱动的强度值。
4.一种配置为生成用于液晶显示器(IXD)的像素数据的子系统，所述子系统包括: 存储器系统，其配置为至少存储一帧数据；以及 视频缩放器单元，其配置为通过下列项生成经补偿的像素值: 接收与数据的新的帧相关联的新的像素数据； 基于用于所述新的像素数据的像素位置从数据的先前帧检索先前像素数据； 基于所述新的像素数据、所述先前像素数据和与所述像素位置相关联的行数目计算经补偿的像素数据；以及 在传输间隔期间将所述经补偿的像素数据传送到所述LCD，其中所述传输间隔实质上与照明间隔非重叠，所述照明间隔期间是为与所述LCD相关联的背光生成背光照明脉冲的期间。
5.如权利要求4所述的子系统，其中计算所述经补偿的像素数据进一步基于用于所述背光照明脉冲的持续时间值。
6.如权利要求5所述的子系统，其中所述经补偿的像素数据包括当以所述行数目被扫描到所述LCD中并且由所述背光照明脉冲所照明时产生与所述新的像素数据相对应的平均像素强度的强度值。
7.如权利要求5所述的子系统，其中所述背光照明脉冲实质上在垂直消隐间隔期间生成。
8.如权利要求5所述的子系统，其中所述持续时间值被改变以调节与所述LCD相关联的屏幕强度。
9.如权利要求4所述的子系统，其中所述经补偿的像素数据包括相对于和所述新的像素数据相关联的对应强度值的过驱动的强度值。
10.如权利要求4所述的子系统，其中所述视频缩放单元进一步配置为对源像素数据实施视频消隐间隔上转换以生成所述新的像素数据。
【文档编号】G09G3/36GK104050936SQ201310750269
【公开日】2014年9月17日 申请日期:2013年12月31日 优先权日:2013年3月14日
【发明者】格里特·阿里·斯拉文博格, 汤姆·J·韦伯, 罗伯特·简·许滕 申请人:辉达公司