像素驱动电路和像素驱动方法、显示装置制造方法
像素驱动电路和像素驱动方法、显示装置制造方法
【专利摘要】本公开涉及像素驱动电路和像素驱动方法、显示装置。除了一般像素驱动电路中的存储单元之外，所述像素驱动电路还包括辅助存储单元，用于在充电阶段充电至数据电压，并在阈值电压补偿阶段，在数据电压写入开关关闭的情况下稳定驱动单元的栅极电位，从而使得驱动单元的存储单元拥有充足的时间通过自放电获得数据电压和驱动单元阈值电压，并在驱动阶段由驱动单元的存储单元对驱动单元进行补偿，使得驱动单元的工作电流不再受阈值电压的影响。
【专利说明】像素驱动电路和像素驱动方法、显示装置
【技术领域】
[0001]本公开涉及显示技术，更具体地，涉及像素驱动电路和像素驱动方法、显示装置，能够缩短数据电压写入时间，并保证对发光元件的驱动单元的阈值电压进行补偿，提高显示质量。
【背景技术】
[0002]有机发光显示器(AMOLED)是当今平板显示器研究领域的热点之一，与液晶显示器(LCD)相比，有机发光二极管(OLED)具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点，目前，在手机、PDA、数码相机等显示领域OLED已经开始取代传统的IXD显示屏。其中，像素驱动是AMOLED显示器的核心技术内容，具有重要的研究意义。
[0003]与TFT-LCD利用稳定的电压控制亮度不同，OLED属于电流驱动，需要稳定的电流来控制发光。如图1所示，传统的AMOLED像素驱动电路采用2T1C像素驱动电路。该电路只有I个驱动薄膜晶体管(DTFT)，一个开关薄膜晶体管(TFT)(即Tl)和一个存储电容器C组成。当扫描线选通(即扫描)某一行时，扫描信号Vscan为低电平信号，Tl导通，数据信号Vdata写入存储电容器C。当该行扫描结束后，Vscan转变为高电平信号，Tl截止，存储在存储电容器C上的栅极电压驱动DTFT，使其产生电流来驱动OLED，保证OLED在一帧显示内持续发光。驱动薄膜晶体管DTFT在达到饱和时的电流公式为Itjled = K(Vgs-Vth) ~2，其中K为与工艺和设计相关的参数，Vgs为驱动薄膜晶体管的栅-源电压，Vth为驱动薄膜晶体管的阈值电压。一旦晶体管的尺寸和工艺确定，参数K就确定了。图2示出了如图1所示的像素驱动电路的操作时序图，示出了扫描线提供的扫描信号和数据线提供的数据信号的时序关系。
[0004]AMOLED能够发光是由驱动薄膜晶体管DTFT在饱和状态时产生的电流所驱动，不管是低温多晶硅(LTPS)工艺还是氧化物(Oxide)工艺，由于工艺的不均匀性，都会导致不同位置的驱动薄膜晶体管DTFT出现阈值电压的差异，这对于电流驱动器件的一致性来说是很致命的，因为输入相同的驱动电压时，不同的阈值电压会产生不同的驱动电流，造成流过OLED的电流的不一致性，使得显示亮度不均匀，从而影响整个图像的显示效果。
[0005]目前提出的解决方案是在各像素内加入补偿单元，通过补偿驱动晶体管来消除阈值电压Vth的影响。但是，现有的大多数AMOLED补偿单元在驱动晶体管的阈值电压补偿阶段需要数据写入开关一直开启，直到驱动晶体管自动截止。这个阶段需要较长的时间，对于高分辨率的AMOLED面板而言，每行像素的数据写入的时间越来越短，而对于补偿阶段需要数据写入开关一直开启的电路，过短的写入时间将无法完成阈值电压的获取，从而这种电路无法支持高分辨率的AMOLED面板。
[0006]因此，需要一种能够缩短数据电压写入的时间同时确保有充足的时间进行驱动单元阈值电压补偿的像素驱动电路和方法。
【发明内容】
[0007]本公开提出了一种像素驱动电路和像素驱动方法、显示装置，通过设置附加的存储单元，在较短的时间内将其充电至数据电压，并在数据电压写入开关关闭之后，在阈值电压补偿阶段，通过附加的存储单元稳定驱动单元的栅极电位，使得像素驱动电路中的存储单元拥有充足的时间通过自放电自放电，获得与数据电压和驱动单元的阈值电压有关的电压，从而在像素驱动电路的驱动阶段，利用存储单元对驱动单元的阈值电压进行补偿，使得驱动单元向发光元件提供的驱动电流与其阈值电压无关。由此，既缩短了数据电压写入的时间，也保证了对驱动单元的阈值电压进行补偿，可以支持高分辨率面板。
[0008]根据本公开的第一方面，提供一种像素驱动电路，用于对发光元件进行驱动。所述像素驱动电路包括:发光控制信号线，用于提供发光控制信号；驱动单元，其输入端连接到第一中间节点，控制端连接到第三中间节点，输出端连接到所述发光元件的一端，所述发光元件的另一端连接到第一电源线；第一开关单元，其输入端连接到第二电源线，控制端连接到发光控制信号线，输出端连接到第一中间节点；第二开关单元，其输入端连接到参考信号线，控制端连接到第二级扫描信号线，输出端连接到第二中间节点；第一存储单元，其第一端连接到所述第一中间节点，第二端连接到第二中间节点；第二存储单元，其第一端连接到所述第二中间节点，第二端连接到第三中间节点；第三开关单元，其输入端连接到所述第三中间节点，控制端连接到第三级扫描信号线，输出端连接到所述第二中间节点；充电控制单元，其第一输入端连接到参考信号线，第二输入端连接到数据线，控制端连接到第一级扫描信号线，第一输出端连接到第二中间节点，第二输出端连接到第三中间节点；其中，在像素驱动电路的第一操作阶段，在发光控制信号线输出的发光控制信号的控制下，第一开关单元导通第二电源线和第一中间节点，在第一级扫描信号线输出的第一级扫描信号的控制下，所述充电控制单元导通参考信号线和第二中间节点，由此对连接于第一中间节点和第二中间节点的第一存储单元进行充电，所述充电控制单元还导通数据线和第三中间节点，由此对连接于第三中间节点和第二中间节点的第二存储单元进行充电。在像素驱动电路的第二操作阶段，在第二级扫描信号线输出的第二级扫描信号的控制下，所述第二开关单元导通所述参考信号线和第二中间节点，保持所述第二存储单元上的电压，从而稳定所述驱动单元的控制端的电压，同时所述发光控制信号使所述第一开关单元断开，所述第一存储单元通过所述驱动单元进行自放电，以自放电的方式存储数据电压和驱动单元阈值电压。在像素驱动电路的第三操作阶段，在第三级扫描信号线输出的第三级扫描信号的控制下，第三开关单元导通第三中间节点和第二中间节点，使得所述第二存储单元放电。在像素驱动电路的驱动阶段，在发光控制信号线输出的发光控制信号的控制下，第一开关单元导通第二电源线和第一中间节点，使得驱动单元的控制端和输入端的电压差等于所述第一存储单元的电压，从而对所述驱动单元的阈值电压进行补偿，使得所述驱动单元向所述发光元件提供的驱动电流与其阈值电压无关。
[0009]在本公开的一个实施例中，所述驱动单元包括驱动晶体管，所述驱动晶体管的栅极与所述第三中间节点相连，第一电极与所述发光元件的所述一端相连，第二电极与所述第一中间节点相连，所述第一电极是源极和漏极中的一个电极，所述第二电极是源极和漏极中的另一个电极。
[0010]在本公开的一个实施例中，所述第一开关单元包括第一晶体管，所述第一晶体管的第一电极与第二电源线相连，栅极与发光控制信号线相连，第二电极与第一中间节点相连，所述第一电极是源极和漏极中的一个电极，所述第二电极是源极和漏极中的另一个电极。
[0011]在本公开的一个实施例中，所述第二开关单元包括第三晶体管，所述第三晶体管的第一电极与参考信号线相连，栅极与第二级扫描信号线相连，第二电极与第二中间节点相连，所述第一电极是源极和漏极中的一个电极，所述第二电极是源极和漏极中的另一个电极。
[0012]在本公开的一个实施例中，所述第一存储单元包括第一存储电容器，连接于所述第一中间节点和所述第二中间节点之间。
[0013]在本公开的一个实施例中，所述第二存储单元包括第二存储电容器，连接于所述第二中间节点和所述第三中间节点之间。
[0014]在本公开的一个实施例中，所述第三开关单元包括第二晶体管，所述第二晶体管的第一电极与所述第三中间节点相连，栅极与第三级扫描信号线相连，第二电极与所述第二中间节点相连，所述第一电极是源极和漏极中的一个电极，所述第二电极是源极和漏极中的另一个电极。
[0015]在本公开的一个实施例中，所述充电控制单元包括第四晶体管和第五晶体管，所述第四晶体管和第五晶体管的栅极均与第一级扫描信号线相连，所述第四晶体管的第一电极与参考信号线相连，第二电极与第二中间节点相连，所述第五晶体管的第一电极与数据线相连，第二电极与第三中间节点相连，所述第一电极是源极和漏极中的一个电极，所述第二电极是源极和漏极中的另一个电极。
[0016]在本公开的一个实施例中，所述驱动晶体管、开关晶体管、第一晶体管、第二晶体管以及第三晶体管均为P型薄膜晶体管。
[0017]根据本公开的第二方面，提供一种像素驱动方法，应用于根据本公开的像素驱动电路。所述像素驱动方法包括:通过所述第一级扫描信号线提供第一级扫描信号，同时通过所述发光控制信号线提供发光控制信号并在数据线提供数据信号，使得像素驱动电路进入第一操作阶段；在第一级扫描信号关闭之前或同时，关闭所述发光控制信号，使得所述像素驱动电路进入第二操作阶段；通过所述第二级扫描信号线提供所述第二级扫描信号；通过所述第三级扫描信号线提供所述第三级扫描信号，使得所述像素驱动电路进入第三操作阶段；以及在所述第三极扫描信号关闭时通过所述发光控制信号线提供所述发光控制信号，使得所述像素驱动电路进入驱动阶段。
[0018]根据本公开的第三方面，提供一种显示装置，包括上述的像素驱动电路。
[0019]根据本公开的像素驱动电路和像素驱动方法、显示装置，在数据电压写入开关关闭的情况下借助辅助存储单元来稳定驱动单元的栅极电位，从而使得存储单元拥有充足的时间通过自放电获得数据电压和驱动单元阈值电压，并在驱动阶段由该存储单元对驱动单元进行补偿，使得驱动单元的工作电流不再受阈值电压的影响。
【专利附图】
【附图说明】
[0020]通过下面结合【专利附图】
【附图说明】本公开的优选实施例，将使本公开的上述及其它目的、特征和优点更加清楚，其中:
[0021]图1是现有技术中像素驱动电路的结构示意图；
[0022]图2是现有技术中的像素驱动电路的操作时序图；
[0023]图3是根据本公开实施例的像素驱动电路的结构示意图；
[0024]图4是根据本公开另一实施例的像素驱动电路的结构示意图；
[0025]图5是根据本公开另一实施例的像素驱动电路的操作时序的示意图；
[0026]图6是根据本公开另一实施例的像素驱动电路的第一操作阶段的等效电路图；
[0027]图7是根据本公开另一实施例的像素驱动电路的第二操作阶段的等效电路图；
[0028]图8是根据本公开另一实施例的像素驱动电路的第三操作阶段的等效电路图；
[0029]图9是根据本公开另一实施例的像素驱动电路的驱动阶段的等效电路图；
[0030]图10示出了根据本公开实施例的像素驱动方法的流程图。
【具体实施方式】
[0031]以下参照附图，对本公开的示例实施例进行详细描述。在以下描述中，一些具体实施例仅用于描述目的，而不应该理解为对本公开有任何限制，而只是本公开的示例。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。
[0032]图3是根据本公开实施例的像素驱动电路300的结构示意图。像素驱动电路300用于对发光元件3000进行驱动。在图3中，发光元件3000被示出为发光二极管OLED。如图3所示，本公开实施例的像素驱动电路300包括:发光控制信号线EM(η)，用于提供发光控制信号；第一开关单元310，其输入端连接到第二电源线ELVDD，控制端连接到发光控制信号线EM(η)，输出端连接到第一中间节点q ;驱动单元320，其输入端连接到第一中间节点q，控制端连接到第三中间节点r，输出端连接到所述发光元件的一端，所述发光元件的另一端连接到第一电源线ELVSS ;第三开关单元330，其输入端连接到所述第三中间节点r，控制端连接到第三级扫描信号线S (n+2)，输出端连接到第二中间节点P ;第二开关单元340，其输入端连接到参考信号线Ref，控制端连接到第二级扫描信号线S (n+1)，输出端连接到第二中间节点P ;充电控制单元350，其第一输入端连接到参考信号线Ref，第二输入端连接到数据线data，控制端连接到第一级扫描信号线S (η)，第一输出端连接到第二中间节点ρ，第二输出端连接到第三中间节点r ;第一存储单元360，其第一端连接到第一中间节点q，第二端连接到第二中间节点P ;第二存储单元370，其第一端连接到所述第二中间节点p，第二端连接到第三中间节点r。
[0033]在像素驱动电路300的第一操作阶段，在发光控制信号线EM(η)输出的发光控制信号Vemb (η)的控制下，第一开关单元310导通第二电源线ELVDD和第一中间节点q。在第一级扫描信号线s (η)输出的第一级扫描信号Vs (η)的控制下,所述充电控制单兀350导通参考信号线Ref和第二中间节点P，由此对连接于第一中间节点q和第二中间节点P的第一存储单元360进行充电，使之存储电压V = VEOT)D-Vref，其中Vemid表示第二电源线ELVDD的电位，Vref表示参考信号线Ref的电位。所述充电控制单元350还导通数据线data和第三中间节点r，由此对连接于第三中间节点r和第二中间节点ρ的第二存储单元370进行充电，使之存储电压V = Vdata-Vref,其中Vdata表示数据电压。
[0034]在像素驱动电路300的第二操作阶段，在第二级扫描信号线s (n+1)输出的第二级扫描信号Vs (n+1)的控制下，所述第二开关单元340导通所述参考信号线Ref和第二中间节点P，保持所述第二存储单元370上的电压。由于在该阶段第一级扫描信号使得所述充电控制单元350断开，因而通过第二存储单元370可以很好地稳定驱动单元320的控制端的数据电压。同时，由于发光控制信号使得第一开关单元310断开，第一存储单元360通过驱动单元320进行自放电，以此使得第一存储单元360存储与数据电压和驱动单元的阈值电压有关的充电电压，即Vl = Vdata+1 Vthd 1-Vref，其中Vthd表示驱动单元320的阈值电压。
[0035]在像素驱动电路300的第三操作阶段，在第三级扫描信号线S (n+2)输出的第三级扫描信号Vs (n+2)的控制下，第三开关单元330导通第三中间节点r和第二中间节点P，使得第二存储单元370放电，即第二存储单元两端的电压差变为零。
[0036]在像素驱动电路300的驱动阶段，在发光控制信号线EM(η)输出的发光控制信号Vemb (η)的控制下，第一开关单元310导通第二电源线ELVDD和第一中间节点q，使得驱动单元320的控制端和输入端的电压差等于所述第一存储单元和第二存储单元存储的电压，由于第二存储单元两端的电压差为零，该电压即Vl = Vdata+1 Vthd | -Vref,从而驱动单元320向发光元件3000提供的驱动电流与其阈值电压Vthd无关。
[0037]第一级扫描信号线、第二级扫描信号线和第三级扫描信号线分别连接到栅极驱动电路中第η级移位寄存器的输出端、第n+1级移位寄存器的输出端以及第n+2级移位寄存器的输出端。
[0038]图4是根据本公开另一实施例的像素驱动电路400的结构示意图。
[0039]如图4所示，在根据本公开实施例的像素驱动电路400中，第一开关单元310包括第一晶体管Tl，第一晶体管Tl的源极与第二电源线ELVDD相连，栅极与发光控制信号线EM(η)相连，漏极与第一中间节点q相连。在该实施例中，第一晶体管Tl的源极对应于第一开关单元310的输入端，栅极对应于第一开关单元310的控制端，漏极对应于第一开关单元310的输出端。
[0040]如图4所示，在根据本公开实施例的像素驱动电路400中，驱动单元320包括驱动晶体管DTFT，所述驱动晶体管的源极与第一中间节点q相连，栅极与第三中间节点r相连，漏极与发光元件OLED的一端相连。在该实施例中，驱动晶体管DFTF的源极对应于驱动单元310的输入端，栅极对应于驱动单元310的控制端，漏极对应于驱动单元310的输出端。
[0041]如图4所示，在根据本公开实施例的像素驱动电路400中，第三开关单元330包括第二晶体管T2，第二晶体管T2的漏极与第三中间节点r相连，栅极与第三级扫描信号线S(n+2)相连，源极与第二中间节点ρ相连。在该实施例中，第二晶体管T2的漏极对应于第三开关单元330的输入端，栅极对应于第三开关单元330的控制端，源极对应于第三开关单元330的输出端。
[0042]如图4所示，在根据本公开实施例的像素驱动电路400中，第二开关单元340包括第三晶体管T3，第三晶体管T3的源极与参考信号线Ref相连，栅极与第二级扫描信号线S(n+1)相连，漏极与第二中间节点ρ相连。在该实施例中，第三晶体管T3的源极对应于第二开关单元340的输入端，栅极对应于第二开关单元340的控制端，漏极对应于第二开关单元340的输出端。
[0043]如图4所示，在根据本公开实施例的像素驱动电路400中，充电控制单元350包括第四晶体管T4和第五晶体管T5，第四晶体管T4和第五晶体管T5的栅极均与第一级扫描信号线S (η)相连，第四晶体管Τ4的源极与参考信号线Ref相连，漏极与第二中间节点P相连，第五晶体管的源极与数据线data相连，漏极与第三中间节点r相连。在该实施例中，第四和第五晶体管的栅极对应于充电控制单元350的控制端，第四晶体管T4的源极对应于充电控制单兀350的第一输入端,漏极对应于充电控制单兀350的第一输出端,第五晶体管T5的源极对应于充电控制单元350的第二输入端，漏极对应于充电控制单元350的第二输出端。
[0044]如图4所示，在根据本公开实施例的像素驱动电路400中，第一存储单元360包括第一存储电容器Cl，连接于第一中间节点q和第二中间节点P之间。
[0045]如图4所示，在根据本公开实施例的像素驱动电路400中，第二存储单元370包括第二存储电容器C2，连接于第二中间节点ρ和第三中间节点r之间。
[0046]图4所示的驱动晶体管DTFT、第一晶体管Tl、第二晶体管T2、第三晶体管T3、第四晶体管T4和第五晶体管T5可以均为P型薄膜晶体管。根据所使用的晶体管的类型，驱动晶体管DTFT、第一晶体管Tl、第二晶体管T2、第三晶体管T3、第四晶体管T4和第五晶体管T5的源极和漏极可以互换。
[0047]该型晶体管可以是LTPS工艺的增强型晶体管，也可以是氧化物工艺的耗尽型晶体管。当然，根据本公开实施例的各个晶体管也可以是其他类型的晶体管。
[0048]图5是根据本公开实施例的像素驱动电路400的操作时序的示意图。如图5所示，像素驱动电路400包括四个阶段，即第一操作阶段；第二操作阶段；第三操作阶段；以及第四操作阶段，驱动阶段。
[0049]图6是根据本公开实施例的像素驱动电路400的第一操作阶段的等效电路图。图7是根据本公开实施例的像素驱动电路400的第二操作阶段的等效电路图。图8是根据本公开实施例的像素驱动电路400的第三操作阶段的等效电路图。图9是根据本公开实施例的像素驱动电路400的驱动阶段的等效电路图。下面结合图5-9来描述根据本公开实施例的像素驱动电路400的工作流程。
[0050]假定在该实施例中，各个晶体管的开启电平为低电平，关闭电平为高电平。电源的高电平示出为ELVDD，低电平示出为ELVSS。所有晶体管均为P型晶体管。本领域技术人员可以认识到，本申请并不局限于此。
[0051]第一操作阶段:第一级扫描信号线S(n)提供的第一级扫描信号Vs(n)为低电平，数据线提供数据信号Vdata，发光控制信号线EM(η)提供的发光控制信号Vemb (η)为低电平。其余的控制信号，即第二级扫描信号、第三级扫描信号均为高电平。因此Τ1、Τ4、Τ5开启，Τ2、Τ3关闭。驱动晶体管DTFT是否开启或截止和数据电压Vdata的大小有关。在该阶段中，参考信号线Ref提供的参考信号电压Vref通过Τ4到达ρ点，ELVDD通过Tl对Cl充电，Vdata通过Τ5对C2充电。因此，在该阶段结束时，Cl两端的电压为Vcl = ELVDD-Vref ；C2两端的电压为:Vc2 = Vdata-Vref。
[0052]第二操作阶段:该阶段的Vemb (n)、Vs (n+2)为高电平，T1、T2截止。从图5可以看出，该阶段分为两个时间段。在前半段时间Vs(n)处于低电平，Vs (n+1)处于高电平，因此T4、T5开启，Τ3截止，驱动晶体管DTFT的栅极的电位仍为Vdata，而参考信号电压Vref通过T4与ρ点连通，由于Tl截止，存储电容器Cl通过DTFT开始放电，q点的电位从Vewdd开始下降。在该阶段的后半段时间，Vs (η)处于高电平，Vs(n+1)处于低电平，因此T4、T5截止，T3开启。虽然T4截止，但T3开启，因此参考信号电压Vref仍然通过T3与ρ点连通，由于参考信号电压的存在，与驱动晶体管的栅极连接的存储电容器C2的一端将保持电位不变，仍然为Vdata，q点电位会继续下降，直到降为Vdata+1 Vthd |，其中Vthd为驱动晶体管DTFT的阈值电压，此时驱动晶体管DTFT截止。此时Cl两端的电压为:Vcl = Vdata+1 Vthd 1-Vref ；C2两端的电压为:Vc2 = Vdata-Vref。
[0053]第三操作阶段:该阶段Vs (n+2)为低电平，Vs (n)、Vs (n+1)和Vemb (η)为高电平，因此Τ2开启，Tl、Τ3、Τ4、Τ5都截止。由于Τ2的开启，C2两端连通，C2放电，其两端的电压差变为0，因此Vc2 = O, Cl两端的电压保持不变。
[0054]第四操作阶段:该阶段Vemb(n)跳变为低电平，Vs (n)、Vs (n+1)、Vs (n+2)都为高电平，因此Tl开启，T2、T3、T4、T5都截止。此时，由于Cl两端的电压为Vdata+1 Vthd |-Vref，而C2两端的电压为0，因此对于驱动晶体管DTFT，其源极对栅极的电压差即为Cl两端的电压差，即Vsg = Vcl = Vdata+1 Vthd卜Vref。驱动晶体管提供的流过发光元件OLED的驱动电流即为:
[0055]1led = K(Vgs-1 Vthd ) '2 = K(Vcl-1 Vthd ) '2
[0056]= K (Vdata+1Vthd|-Vref-1Vthd )'2
[0057]= K(Vdata-Vref) ~2。
[0058]由上式可以知道，驱动OLED的发光电流只与参考电压Vref和数据电压Vdata有关系，而与DTFT的阈值电压Vthd已经没有关系了，K为与工艺和设计相关的常数。
[0059]需要进一步说明的是可以调整第一操作阶段中Vemb(n)上升沿与Vs(n)上升沿之间的相对偏移，即可以调节第一操作阶段的时间长度，这同时也调节了第二操作阶段的时间长度，即对驱动晶体管DTFT的阈值电压进行补偿所需要时间的长度。当然，发光控制信号的关闭时间与第一级扫描信号的关闭时间对齐也是可行的。在这种情况下，对驱动晶体管的阈值电压进行补偿的时间是第二级扫描信号的开启周期。对于高分辨率的显示面板，由于每行的数据电压写入时间(即，第一操作阶段)缩短，但驱动晶体管的阈值电压补偿的时间(第二操作阶段)不会被缩短，因此这种可以调整阈值电压补偿时间的电路对于高分辨率显示面板就显得尤其重要，否则就有可能出现在驱动晶体管的阈值电压补偿还没有完成就已经进入下一行的电路操作的情形，从而无法改善高分辨率面板显示的均匀性。利用本申请的像素驱动电路，既缩短了数据电压写入的时间，也保证了充足的时间对驱动单元的阈值电压进行补偿，因此可以支持高分辨率面板。
[0060]虽然在图4中示出了根据本发明的驱动单元、第一、第二和第三开关单元、第一和第二存储单元以及充电控制单元的具体结构，但是本领域技术人员可以明了，这些单元可以采用其他结构。图4仅示出了其中的一个示例。
[0061]图10示出了根据本公开实施例的像素驱动方法的流程图。该方法应用于根据本公开实施例的像素驱动电路。如图所示，该驱动方法包括:首先，在S1010，通过所述第一级扫描信号线提供第一级扫描信号，同时通过发光控制信号线提供发光控制信号，使得像素驱动电路进入第一操作阶段；然后在S1020，在第一级扫描信号关闭之前或同时，关闭发光控制信号，使得像素驱动电路进入第二操作阶段；然后在第二级扫描信号线提供第二级扫描信号；在S1030，在第三级扫描信号线提供第三级扫描信号，使得像素驱动电路进入第三操作阶段；然后在S1040，在第三级扫描信号关闭时，在发光控制信号线提供发光控制信号，使得像素驱动电路进入驱动阶段。
[0062]如图5所示，在第一级扫描信号线提供第一级扫描信号，发光控制信号线提供发光控制信号，此时像素驱动电路进入第一操作阶段。然后，发光控制信号关闭，像素驱动电路进入第二操作阶段的前半段时间段。然后，在第二级扫描信号线提供第二级扫描信号时，即第一级扫描信号关闭时，像素驱动电路进入第二操作阶段的后半段时间段。然后，在第三级扫描信号线提供第三级扫描信号时，像素驱动电路进入第三操作阶段。最后，在发光控制信号线提供发光控制信号，像素驱动电路进入驱动阶段，驱动发光元件发光。由于存储电容器Cl对驱动单元的阈值电压进行补偿，因此驱动单元向发光元件提供的驱动电流与驱动单元的阈值电压无关。可以调整发光控制信号相对于第一级扫描信号关闭的相对偏移，从而确保第二操作阶段(即阈值电压补偿阶段)的时间长度，使得存储电容器Cl有充足的时间通过自放电获得数据电压和驱动单元的阈值电压。
[0063]更具体地，结合图4所示的像素驱动电路，在应用图5所示的操作时序时，在像素驱动电路的第一操作阶段，所述第一晶体管、第四晶体管和第五晶体管导通，第二晶体管和第三晶体管截止。在像素驱动电路的第二操作阶段，所述第三晶体管导通，所述第一晶体管、第二晶体管截止，第四晶体管和第五晶体管在第二操作阶段的前半段导通，在第二操作阶段的后半段截止。在像素驱动电路的第三操作阶段，所述第二晶体管导通，所述第一晶体管、第三晶体管、第四晶体管和第五晶体管截止。在像素驱动电路的驱动阶段，所述第一晶体管导通，所述第二晶体管、第三晶体管、第四晶体管和第五晶体管均截止。
[0064]本公开还提供一种显示装置，包括上述的像素驱动电路，所述像素电路已在上述实施例中做了详细的说明，此处不再赘述。
[0065]应当注意的是，在以上的描述中，仅以示例的方式，示出了本公开的技术方案，但并不意味着本公开局限于上述步骤和结构。在可能的情形下，可以根据需要对步骤和结构进行调整和取舍。因此，某些步骤和单元并非实施本公开的总体发明思想所必需的元素。因此，本公开所必需的技术特征仅受限于能够实现本公开的总体发明思想的最低要求，而不受以上具体实例的限制。
[0066]至此已经结合优选实施例对本公开进行了描述。应该理解，本领域技术人员在不脱离本公开的精神和范围的情况下，可以进行各种其它的改变、替换和添加。因此，本公开的范围不局限于上述特定实施例，而应由所附权利要求所限定。
【权利要求】
1.一种像素驱动电路，用于对发光元件进行驱动，所述像素驱动电路包括: 发光控制信号线，用于提供发光控制信号； 驱动单元，其输入端连接到第一中间节点，控制端连接到第三中间节点，输出端连接到所述发光元件的一端，所述发光元件的另一端连接到第一电源线； 第一开关单元，其输入端连接到第二电源线，控制端连接到发光控制信号线，输出端连接到第一中间节点； 第二开关单元，其输入端连接到参考信号线，控制端连接到第二级扫描信号线，输出端连接到第二中间节点； 第一存储单元，其第一端连接到所述第一中间节点，第二端连接到第二中间节点；第二存储单元，其第一端连接到所述第二中间节点，第二端连接到第三中间节点；第三开关单元，其输入端连接到所述第三中间节点，控制端连接到第三级扫描信号线，输出端连接到所述第二中间节点； 充电控制单元，其第一输入端连接到参考信号线，第二输入端连接到数据线，控制端连接到第一级扫描信号线，第一输出端连接到第二中间节点，第二输出端连接到第三中间节占.其中，在像素驱动电路的第一操作阶段， 在发光控制信号线输出的发光控制信号的控制下，第一开关单元导通第二电源线和第一中间节点， 在第一级扫描信号线输出的第一级扫描信号的控制下，所述充电控制单元导通参考信号线和第二中间节点，由此对连接于第一中间节点和第二中间节点的第一存储单元进行充电，所述充电控制单元还导通数据线和第三中间节点，由此对连接于第三中间节点和第二中间节点的第二存储单元进行充电； 在像素驱动电路的第二操作阶段， 在第二级扫描信号线输出的第二级扫描信号的控制下，所述第二开关单元导通所述参考信号线和第二中间节点，保持所述第二存储单元上的电压，从而稳定所述驱动单元的控制端的电压，同时所述发光控制信号使所述第一开关单元断开，所述第一存储单元通过所述驱动单元进行自放电，以自放电的方式存储数据电压和驱动单元阈值电压； 在像素驱动电路的第三操作阶段， 在第三级扫描信号线输出的第三级扫描信号的控制下，第三开关单元导通第三中间节点和第二中间节点，使得所述第二存储单元放电； 在像素驱动电路的驱动阶段， 在发光控制信号线输出的发光控制信号的控制下，第一开关单元导通第二电源线和第一中间节点，使得驱动单元的控制端和输入端的电压差等于所述第一存储单元的电压，从而对所述驱动单元的阈值电压进行补偿，使得所述驱动单元向所述发光元件提供的驱动电流与其阈值电压无关。
2.根据权利要求1所述的像素驱动电路，其中，所述驱动单元包括驱动晶体管，所述驱动晶体管的栅极与所述第三中间节点相连，第一电极与所述发光元件的所述一端相连，第二电极与所述第一中间节点相连，所述第一电极是源极和漏极中的一个电极，所述第二电极是源极和漏极中的另一个电极。
3.根据权利要求1所述的像素驱动电路，其中，所述第一开关单元包括第一晶体管，所述第一晶体管的第一电极与第二电源线相连，栅极与发光控制信号线相连，第二电极与第一中间节点相连，所述第一电极是源极和漏极中的一个电极，所述第二电极是源极和漏极中的另一个电极。
4.根据权利要求1所述的像素驱动电路，其中，所述第二开关单元包括第三晶体管，所述第三晶体管的第一电极与参考信号线相连，栅极与第二级扫描信号线相连，第二电极与第二中间节点相连，所述第一电极是源极和漏极中的一个电极，所述第二电极是源极和漏极中的另一个电极。
5.根据权利要求1所述的像素驱动电路，其中所述第一存储单元包括第一存储电容器，连接于所述第一中间节点和所述第二中间节点之间。
6.根据权利要求1所述的像素驱动电路，其中，所述第二存储单元包括第二存储电容器，连接于所述第二中间节点和所述第三中间节点之间。
7.根据权利要求1所述的像素驱动电路，其中，所述第三开关单元包括第二晶体管，所述第二晶体管的第一电极与所述第三中间节点相连，栅极与第三级扫描信号线相连，第二电极与所述第二中间节点相连，所述第一电极是源极和漏极中的一个电极，所述第二电极是源极和漏极中的另一个电极。
8.根据权利要求1所述的像素驱动电路，其中，所述充电控制单元包括第四晶体管和第五晶体管，所述第四晶体管和第五晶体管的栅极均与第一级扫描信号线相连，所述第四晶体管的第一电极与参考信号线相连，第二电极与第二中间节点相连，所述第五晶体管的第一电极与数据线相连，第二电极与第三中间节点相连，所述第一电极是源极和漏极中的一个电极，所述第二电极是源极和漏极中的另一个电极。
9.根据权利要求2所述的像素驱动电路，其中，所述驱动晶体管为P型薄膜晶体管。
10.根据权利要求3所述的像素驱动电路，其中，所述第一晶体管为P型薄膜晶体管。
11.根据权利要求4所述的像素驱动电路，其中，所述第三晶体管为P型薄膜晶体管。
12.根据权利要求7所述的像素驱动电路，其中，所述第二晶体管为P型薄膜晶体管。
13.根据权利要求8所述的像素驱动电路，其中，所述第四晶体管和第五晶体管为P型薄膜晶体管。
14.一种像素驱动方法，应用于根据权利要求1-13之一所述的像素驱动电路，所述像素驱动方法包括: 通过所述第一级扫描信号线提供第一级扫描信号，同时通过所述发光控制信号线提供发光控制信号并在数据线提供数据信号，使得像素驱动电路进入第一操作阶段； 在第一级扫描信号关闭之前或同时，关闭所述发光控制信号，使得所述像素驱动电路进入第二操作阶段； 通过所述第二级扫描信号线提供所述第二级扫描信号； 通过所述第三级扫描信号线提供所述第三级扫描信号，使得所述像素驱动电路进入第三操作阶段；以及 在所述第三极扫描信号关闭时通过所述发光控制信号线提供所述发光控制信号，使得所述像素驱动电路进入驱动阶段。
15.根据权利要求14所述的像素驱动方法，其中，可调整所述发光控制信号的关闭时间与所述第一级扫描信号的关闭时间的相对偏移，以缩短所述第一操作阶段。
16.根据权利要求14所述的像素驱动方法，其中，在像素驱动电路的第一操作阶段，所述第一开关单元、所述充电控制单元导通，所述第二开关单元和所述第三开关单元断开。
17.根据权利要求14所述的像素驱动方法，其中，在像素驱动电路的第二操作阶段，所述第二开关单元导通，所述第一开关单元、所述第三开关单元均断开，所述充电控制单元在所述第一级扫描信号关闭时断开。
18.根据权利要求14所述的像素驱动方法，其中，在像素驱动电路的第三操作阶段，所述第三开关单元，所述第一开关单元、所述第二开关单元、所述充电控制单元均断开。
19.根据权利要求14所述的像素驱动方法，其中，在像素驱动电路的驱动阶段，所述第一开关单元导通，所述第二开关单元、所述第三开关单元、所述充电控制单元均断开。
20.一种显示装置，其特征在于，包括如权利要求1至13任一所述的像素驱动电路。
【文档编号】G09G3/32GK104409043SQ201410738074
【公开日】2015年3月11日 申请日期:2014年12月5日 优先权日:2014年12月5日
【发明者】青海刚, 祁小敬 申请人:京东方科技集团股份有限公司, 成都京东方光电科技有限公司
【专利摘要】本公开涉及像素驱动电路和像素驱动方法、显示装置。除了一般像素驱动电路中的存储单元之外，所述像素驱动电路还包括辅助存储单元，用于在充电阶段充电至数据电压，并在阈值电压补偿阶段，在数据电压写入开关关闭的情况下稳定驱动单元的栅极电位，从而使得驱动单元的存储单元拥有充足的时间通过自放电获得数据电压和驱动单元阈值电压，并在驱动阶段由驱动单元的存储单元对驱动单元进行补偿，使得驱动单元的工作电流不再受阈值电压的影响。
【专利说明】像素驱动电路和像素驱动方法、显示装置
【技术领域】
[0001]本公开涉及显示技术，更具体地，涉及像素驱动电路和像素驱动方法、显示装置，能够缩短数据电压写入时间，并保证对发光元件的驱动单元的阈值电压进行补偿，提高显示质量。
【背景技术】
[0002]有机发光显示器(AMOLED)是当今平板显示器研究领域的热点之一，与液晶显示器(LCD)相比，有机发光二极管(OLED)具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点，目前，在手机、PDA、数码相机等显示领域OLED已经开始取代传统的IXD显示屏。其中，像素驱动是AMOLED显示器的核心技术内容，具有重要的研究意义。
[0003]与TFT-LCD利用稳定的电压控制亮度不同，OLED属于电流驱动，需要稳定的电流来控制发光。如图1所示，传统的AMOLED像素驱动电路采用2T1C像素驱动电路。该电路只有I个驱动薄膜晶体管(DTFT)，一个开关薄膜晶体管(TFT)(即Tl)和一个存储电容器C组成。当扫描线选通(即扫描)某一行时，扫描信号Vscan为低电平信号，Tl导通，数据信号Vdata写入存储电容器C。当该行扫描结束后，Vscan转变为高电平信号，Tl截止，存储在存储电容器C上的栅极电压驱动DTFT，使其产生电流来驱动OLED，保证OLED在一帧显示内持续发光。驱动薄膜晶体管DTFT在达到饱和时的电流公式为Itjled = K(Vgs-Vth) ~2，其中K为与工艺和设计相关的参数，Vgs为驱动薄膜晶体管的栅-源电压，Vth为驱动薄膜晶体管的阈值电压。一旦晶体管的尺寸和工艺确定，参数K就确定了。图2示出了如图1所示的像素驱动电路的操作时序图，示出了扫描线提供的扫描信号和数据线提供的数据信号的时序关系。
[0004]AMOLED能够发光是由驱动薄膜晶体管DTFT在饱和状态时产生的电流所驱动，不管是低温多晶硅(LTPS)工艺还是氧化物(Oxide)工艺，由于工艺的不均匀性，都会导致不同位置的驱动薄膜晶体管DTFT出现阈值电压的差异，这对于电流驱动器件的一致性来说是很致命的，因为输入相同的驱动电压时，不同的阈值电压会产生不同的驱动电流，造成流过OLED的电流的不一致性，使得显示亮度不均匀，从而影响整个图像的显示效果。
[0005]目前提出的解决方案是在各像素内加入补偿单元，通过补偿驱动晶体管来消除阈值电压Vth的影响。但是，现有的大多数AMOLED补偿单元在驱动晶体管的阈值电压补偿阶段需要数据写入开关一直开启，直到驱动晶体管自动截止。这个阶段需要较长的时间，对于高分辨率的AMOLED面板而言，每行像素的数据写入的时间越来越短，而对于补偿阶段需要数据写入开关一直开启的电路，过短的写入时间将无法完成阈值电压的获取，从而这种电路无法支持高分辨率的AMOLED面板。
[0006]因此，需要一种能够缩短数据电压写入的时间同时确保有充足的时间进行驱动单元阈值电压补偿的像素驱动电路和方法。
【发明内容】
[0007]本公开提出了一种像素驱动电路和像素驱动方法、显示装置，通过设置附加的存储单元，在较短的时间内将其充电至数据电压，并在数据电压写入开关关闭之后，在阈值电压补偿阶段，通过附加的存储单元稳定驱动单元的栅极电位，使得像素驱动电路中的存储单元拥有充足的时间通过自放电自放电，获得与数据电压和驱动单元的阈值电压有关的电压，从而在像素驱动电路的驱动阶段，利用存储单元对驱动单元的阈值电压进行补偿，使得驱动单元向发光元件提供的驱动电流与其阈值电压无关。由此，既缩短了数据电压写入的时间，也保证了对驱动单元的阈值电压进行补偿，可以支持高分辨率面板。
[0008]根据本公开的第一方面，提供一种像素驱动电路，用于对发光元件进行驱动。所述像素驱动电路包括:发光控制信号线，用于提供发光控制信号；驱动单元，其输入端连接到第一中间节点，控制端连接到第三中间节点，输出端连接到所述发光元件的一端，所述发光元件的另一端连接到第一电源线；第一开关单元，其输入端连接到第二电源线，控制端连接到发光控制信号线，输出端连接到第一中间节点；第二开关单元，其输入端连接到参考信号线，控制端连接到第二级扫描信号线，输出端连接到第二中间节点；第一存储单元，其第一端连接到所述第一中间节点，第二端连接到第二中间节点；第二存储单元，其第一端连接到所述第二中间节点，第二端连接到第三中间节点；第三开关单元，其输入端连接到所述第三中间节点，控制端连接到第三级扫描信号线，输出端连接到所述第二中间节点；充电控制单元，其第一输入端连接到参考信号线，第二输入端连接到数据线，控制端连接到第一级扫描信号线，第一输出端连接到第二中间节点，第二输出端连接到第三中间节点；其中，在像素驱动电路的第一操作阶段，在发光控制信号线输出的发光控制信号的控制下，第一开关单元导通第二电源线和第一中间节点，在第一级扫描信号线输出的第一级扫描信号的控制下，所述充电控制单元导通参考信号线和第二中间节点，由此对连接于第一中间节点和第二中间节点的第一存储单元进行充电，所述充电控制单元还导通数据线和第三中间节点，由此对连接于第三中间节点和第二中间节点的第二存储单元进行充电。在像素驱动电路的第二操作阶段，在第二级扫描信号线输出的第二级扫描信号的控制下，所述第二开关单元导通所述参考信号线和第二中间节点，保持所述第二存储单元上的电压，从而稳定所述驱动单元的控制端的电压，同时所述发光控制信号使所述第一开关单元断开，所述第一存储单元通过所述驱动单元进行自放电，以自放电的方式存储数据电压和驱动单元阈值电压。在像素驱动电路的第三操作阶段，在第三级扫描信号线输出的第三级扫描信号的控制下，第三开关单元导通第三中间节点和第二中间节点，使得所述第二存储单元放电。在像素驱动电路的驱动阶段，在发光控制信号线输出的发光控制信号的控制下，第一开关单元导通第二电源线和第一中间节点，使得驱动单元的控制端和输入端的电压差等于所述第一存储单元的电压，从而对所述驱动单元的阈值电压进行补偿，使得所述驱动单元向所述发光元件提供的驱动电流与其阈值电压无关。
[0009]在本公开的一个实施例中，所述驱动单元包括驱动晶体管，所述驱动晶体管的栅极与所述第三中间节点相连，第一电极与所述发光元件的所述一端相连，第二电极与所述第一中间节点相连，所述第一电极是源极和漏极中的一个电极，所述第二电极是源极和漏极中的另一个电极。
[0010]在本公开的一个实施例中，所述第一开关单元包括第一晶体管，所述第一晶体管的第一电极与第二电源线相连，栅极与发光控制信号线相连，第二电极与第一中间节点相连，所述第一电极是源极和漏极中的一个电极，所述第二电极是源极和漏极中的另一个电极。
[0011]在本公开的一个实施例中，所述第二开关单元包括第三晶体管，所述第三晶体管的第一电极与参考信号线相连，栅极与第二级扫描信号线相连，第二电极与第二中间节点相连，所述第一电极是源极和漏极中的一个电极，所述第二电极是源极和漏极中的另一个电极。
[0012]在本公开的一个实施例中，所述第一存储单元包括第一存储电容器，连接于所述第一中间节点和所述第二中间节点之间。
[0013]在本公开的一个实施例中，所述第二存储单元包括第二存储电容器，连接于所述第二中间节点和所述第三中间节点之间。
[0014]在本公开的一个实施例中，所述第三开关单元包括第二晶体管，所述第二晶体管的第一电极与所述第三中间节点相连，栅极与第三级扫描信号线相连，第二电极与所述第二中间节点相连，所述第一电极是源极和漏极中的一个电极，所述第二电极是源极和漏极中的另一个电极。
[0015]在本公开的一个实施例中，所述充电控制单元包括第四晶体管和第五晶体管，所述第四晶体管和第五晶体管的栅极均与第一级扫描信号线相连，所述第四晶体管的第一电极与参考信号线相连，第二电极与第二中间节点相连，所述第五晶体管的第一电极与数据线相连，第二电极与第三中间节点相连，所述第一电极是源极和漏极中的一个电极，所述第二电极是源极和漏极中的另一个电极。
[0016]在本公开的一个实施例中，所述驱动晶体管、开关晶体管、第一晶体管、第二晶体管以及第三晶体管均为P型薄膜晶体管。
[0017]根据本公开的第二方面，提供一种像素驱动方法，应用于根据本公开的像素驱动电路。所述像素驱动方法包括:通过所述第一级扫描信号线提供第一级扫描信号，同时通过所述发光控制信号线提供发光控制信号并在数据线提供数据信号，使得像素驱动电路进入第一操作阶段；在第一级扫描信号关闭之前或同时，关闭所述发光控制信号，使得所述像素驱动电路进入第二操作阶段；通过所述第二级扫描信号线提供所述第二级扫描信号；通过所述第三级扫描信号线提供所述第三级扫描信号，使得所述像素驱动电路进入第三操作阶段；以及在所述第三极扫描信号关闭时通过所述发光控制信号线提供所述发光控制信号，使得所述像素驱动电路进入驱动阶段。
[0018]根据本公开的第三方面，提供一种显示装置，包括上述的像素驱动电路。
[0019]根据本公开的像素驱动电路和像素驱动方法、显示装置，在数据电压写入开关关闭的情况下借助辅助存储单元来稳定驱动单元的栅极电位，从而使得存储单元拥有充足的时间通过自放电获得数据电压和驱动单元阈值电压，并在驱动阶段由该存储单元对驱动单元进行补偿，使得驱动单元的工作电流不再受阈值电压的影响。
【专利附图】
【附图说明】
[0020]通过下面结合【专利附图】
【附图说明】本公开的优选实施例，将使本公开的上述及其它目的、特征和优点更加清楚，其中:
[0021]图1是现有技术中像素驱动电路的结构示意图；
[0022]图2是现有技术中的像素驱动电路的操作时序图；
[0023]图3是根据本公开实施例的像素驱动电路的结构示意图；
[0024]图4是根据本公开另一实施例的像素驱动电路的结构示意图；
[0025]图5是根据本公开另一实施例的像素驱动电路的操作时序的示意图；
[0026]图6是根据本公开另一实施例的像素驱动电路的第一操作阶段的等效电路图；
[0027]图7是根据本公开另一实施例的像素驱动电路的第二操作阶段的等效电路图；
[0028]图8是根据本公开另一实施例的像素驱动电路的第三操作阶段的等效电路图；
[0029]图9是根据本公开另一实施例的像素驱动电路的驱动阶段的等效电路图；
[0030]图10示出了根据本公开实施例的像素驱动方法的流程图。
【具体实施方式】
[0031]以下参照附图，对本公开的示例实施例进行详细描述。在以下描述中，一些具体实施例仅用于描述目的，而不应该理解为对本公开有任何限制，而只是本公开的示例。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。
[0032]图3是根据本公开实施例的像素驱动电路300的结构示意图。像素驱动电路300用于对发光元件3000进行驱动。在图3中，发光元件3000被示出为发光二极管OLED。如图3所示，本公开实施例的像素驱动电路300包括:发光控制信号线EM(η)，用于提供发光控制信号；第一开关单元310，其输入端连接到第二电源线ELVDD，控制端连接到发光控制信号线EM(η)，输出端连接到第一中间节点q ;驱动单元320，其输入端连接到第一中间节点q，控制端连接到第三中间节点r，输出端连接到所述发光元件的一端，所述发光元件的另一端连接到第一电源线ELVSS ;第三开关单元330，其输入端连接到所述第三中间节点r，控制端连接到第三级扫描信号线S (n+2)，输出端连接到第二中间节点P ;第二开关单元340，其输入端连接到参考信号线Ref，控制端连接到第二级扫描信号线S (n+1)，输出端连接到第二中间节点P ;充电控制单元350，其第一输入端连接到参考信号线Ref，第二输入端连接到数据线data，控制端连接到第一级扫描信号线S (η)，第一输出端连接到第二中间节点ρ，第二输出端连接到第三中间节点r ;第一存储单元360，其第一端连接到第一中间节点q，第二端连接到第二中间节点P ;第二存储单元370，其第一端连接到所述第二中间节点p，第二端连接到第三中间节点r。
[0033]在像素驱动电路300的第一操作阶段，在发光控制信号线EM(η)输出的发光控制信号Vemb (η)的控制下，第一开关单元310导通第二电源线ELVDD和第一中间节点q。在第一级扫描信号线s (η)输出的第一级扫描信号Vs (η)的控制下,所述充电控制单兀350导通参考信号线Ref和第二中间节点P，由此对连接于第一中间节点q和第二中间节点P的第一存储单元360进行充电，使之存储电压V = VEOT)D-Vref，其中Vemid表示第二电源线ELVDD的电位，Vref表示参考信号线Ref的电位。所述充电控制单元350还导通数据线data和第三中间节点r，由此对连接于第三中间节点r和第二中间节点ρ的第二存储单元370进行充电，使之存储电压V = Vdata-Vref,其中Vdata表示数据电压。
[0034]在像素驱动电路300的第二操作阶段，在第二级扫描信号线s (n+1)输出的第二级扫描信号Vs (n+1)的控制下，所述第二开关单元340导通所述参考信号线Ref和第二中间节点P，保持所述第二存储单元370上的电压。由于在该阶段第一级扫描信号使得所述充电控制单元350断开，因而通过第二存储单元370可以很好地稳定驱动单元320的控制端的数据电压。同时，由于发光控制信号使得第一开关单元310断开，第一存储单元360通过驱动单元320进行自放电，以此使得第一存储单元360存储与数据电压和驱动单元的阈值电压有关的充电电压，即Vl = Vdata+1 Vthd 1-Vref，其中Vthd表示驱动单元320的阈值电压。
[0035]在像素驱动电路300的第三操作阶段，在第三级扫描信号线S (n+2)输出的第三级扫描信号Vs (n+2)的控制下，第三开关单元330导通第三中间节点r和第二中间节点P，使得第二存储单元370放电，即第二存储单元两端的电压差变为零。
[0036]在像素驱动电路300的驱动阶段，在发光控制信号线EM(η)输出的发光控制信号Vemb (η)的控制下，第一开关单元310导通第二电源线ELVDD和第一中间节点q，使得驱动单元320的控制端和输入端的电压差等于所述第一存储单元和第二存储单元存储的电压，由于第二存储单元两端的电压差为零，该电压即Vl = Vdata+1 Vthd | -Vref,从而驱动单元320向发光元件3000提供的驱动电流与其阈值电压Vthd无关。
[0037]第一级扫描信号线、第二级扫描信号线和第三级扫描信号线分别连接到栅极驱动电路中第η级移位寄存器的输出端、第n+1级移位寄存器的输出端以及第n+2级移位寄存器的输出端。
[0038]图4是根据本公开另一实施例的像素驱动电路400的结构示意图。
[0039]如图4所示，在根据本公开实施例的像素驱动电路400中，第一开关单元310包括第一晶体管Tl，第一晶体管Tl的源极与第二电源线ELVDD相连，栅极与发光控制信号线EM(η)相连，漏极与第一中间节点q相连。在该实施例中，第一晶体管Tl的源极对应于第一开关单元310的输入端，栅极对应于第一开关单元310的控制端，漏极对应于第一开关单元310的输出端。
[0040]如图4所示，在根据本公开实施例的像素驱动电路400中，驱动单元320包括驱动晶体管DTFT，所述驱动晶体管的源极与第一中间节点q相连，栅极与第三中间节点r相连，漏极与发光元件OLED的一端相连。在该实施例中，驱动晶体管DFTF的源极对应于驱动单元310的输入端，栅极对应于驱动单元310的控制端，漏极对应于驱动单元310的输出端。
[0041]如图4所示，在根据本公开实施例的像素驱动电路400中，第三开关单元330包括第二晶体管T2，第二晶体管T2的漏极与第三中间节点r相连，栅极与第三级扫描信号线S(n+2)相连，源极与第二中间节点ρ相连。在该实施例中，第二晶体管T2的漏极对应于第三开关单元330的输入端，栅极对应于第三开关单元330的控制端，源极对应于第三开关单元330的输出端。
[0042]如图4所示，在根据本公开实施例的像素驱动电路400中，第二开关单元340包括第三晶体管T3，第三晶体管T3的源极与参考信号线Ref相连，栅极与第二级扫描信号线S(n+1)相连，漏极与第二中间节点ρ相连。在该实施例中，第三晶体管T3的源极对应于第二开关单元340的输入端，栅极对应于第二开关单元340的控制端，漏极对应于第二开关单元340的输出端。
[0043]如图4所示，在根据本公开实施例的像素驱动电路400中，充电控制单元350包括第四晶体管T4和第五晶体管T5，第四晶体管T4和第五晶体管T5的栅极均与第一级扫描信号线S (η)相连，第四晶体管Τ4的源极与参考信号线Ref相连，漏极与第二中间节点P相连，第五晶体管的源极与数据线data相连，漏极与第三中间节点r相连。在该实施例中，第四和第五晶体管的栅极对应于充电控制单元350的控制端，第四晶体管T4的源极对应于充电控制单兀350的第一输入端,漏极对应于充电控制单兀350的第一输出端,第五晶体管T5的源极对应于充电控制单元350的第二输入端，漏极对应于充电控制单元350的第二输出端。
[0044]如图4所示，在根据本公开实施例的像素驱动电路400中，第一存储单元360包括第一存储电容器Cl，连接于第一中间节点q和第二中间节点P之间。
[0045]如图4所示，在根据本公开实施例的像素驱动电路400中，第二存储单元370包括第二存储电容器C2，连接于第二中间节点ρ和第三中间节点r之间。
[0046]图4所示的驱动晶体管DTFT、第一晶体管Tl、第二晶体管T2、第三晶体管T3、第四晶体管T4和第五晶体管T5可以均为P型薄膜晶体管。根据所使用的晶体管的类型，驱动晶体管DTFT、第一晶体管Tl、第二晶体管T2、第三晶体管T3、第四晶体管T4和第五晶体管T5的源极和漏极可以互换。
[0047]该型晶体管可以是LTPS工艺的增强型晶体管，也可以是氧化物工艺的耗尽型晶体管。当然，根据本公开实施例的各个晶体管也可以是其他类型的晶体管。
[0048]图5是根据本公开实施例的像素驱动电路400的操作时序的示意图。如图5所示，像素驱动电路400包括四个阶段，即第一操作阶段；第二操作阶段；第三操作阶段；以及第四操作阶段，驱动阶段。
[0049]图6是根据本公开实施例的像素驱动电路400的第一操作阶段的等效电路图。图7是根据本公开实施例的像素驱动电路400的第二操作阶段的等效电路图。图8是根据本公开实施例的像素驱动电路400的第三操作阶段的等效电路图。图9是根据本公开实施例的像素驱动电路400的驱动阶段的等效电路图。下面结合图5-9来描述根据本公开实施例的像素驱动电路400的工作流程。
[0050]假定在该实施例中，各个晶体管的开启电平为低电平，关闭电平为高电平。电源的高电平示出为ELVDD，低电平示出为ELVSS。所有晶体管均为P型晶体管。本领域技术人员可以认识到，本申请并不局限于此。
[0051]第一操作阶段:第一级扫描信号线S(n)提供的第一级扫描信号Vs(n)为低电平，数据线提供数据信号Vdata，发光控制信号线EM(η)提供的发光控制信号Vemb (η)为低电平。其余的控制信号，即第二级扫描信号、第三级扫描信号均为高电平。因此Τ1、Τ4、Τ5开启，Τ2、Τ3关闭。驱动晶体管DTFT是否开启或截止和数据电压Vdata的大小有关。在该阶段中，参考信号线Ref提供的参考信号电压Vref通过Τ4到达ρ点，ELVDD通过Tl对Cl充电，Vdata通过Τ5对C2充电。因此，在该阶段结束时，Cl两端的电压为Vcl = ELVDD-Vref ；C2两端的电压为:Vc2 = Vdata-Vref。
[0052]第二操作阶段:该阶段的Vemb (n)、Vs (n+2)为高电平，T1、T2截止。从图5可以看出，该阶段分为两个时间段。在前半段时间Vs(n)处于低电平，Vs (n+1)处于高电平，因此T4、T5开启，Τ3截止，驱动晶体管DTFT的栅极的电位仍为Vdata，而参考信号电压Vref通过T4与ρ点连通，由于Tl截止，存储电容器Cl通过DTFT开始放电，q点的电位从Vewdd开始下降。在该阶段的后半段时间，Vs (η)处于高电平，Vs(n+1)处于低电平，因此T4、T5截止，T3开启。虽然T4截止，但T3开启，因此参考信号电压Vref仍然通过T3与ρ点连通，由于参考信号电压的存在，与驱动晶体管的栅极连接的存储电容器C2的一端将保持电位不变，仍然为Vdata，q点电位会继续下降，直到降为Vdata+1 Vthd |，其中Vthd为驱动晶体管DTFT的阈值电压，此时驱动晶体管DTFT截止。此时Cl两端的电压为:Vcl = Vdata+1 Vthd 1-Vref ；C2两端的电压为:Vc2 = Vdata-Vref。
[0053]第三操作阶段:该阶段Vs (n+2)为低电平，Vs (n)、Vs (n+1)和Vemb (η)为高电平，因此Τ2开启，Tl、Τ3、Τ4、Τ5都截止。由于Τ2的开启，C2两端连通，C2放电，其两端的电压差变为0，因此Vc2 = O, Cl两端的电压保持不变。
[0054]第四操作阶段:该阶段Vemb(n)跳变为低电平，Vs (n)、Vs (n+1)、Vs (n+2)都为高电平，因此Tl开启，T2、T3、T4、T5都截止。此时，由于Cl两端的电压为Vdata+1 Vthd |-Vref，而C2两端的电压为0，因此对于驱动晶体管DTFT，其源极对栅极的电压差即为Cl两端的电压差，即Vsg = Vcl = Vdata+1 Vthd卜Vref。驱动晶体管提供的流过发光元件OLED的驱动电流即为:
[0055]1led = K(Vgs-1 Vthd ) '2 = K(Vcl-1 Vthd ) '2
[0056]= K (Vdata+1Vthd|-Vref-1Vthd )'2
[0057]= K(Vdata-Vref) ~2。
[0058]由上式可以知道，驱动OLED的发光电流只与参考电压Vref和数据电压Vdata有关系，而与DTFT的阈值电压Vthd已经没有关系了，K为与工艺和设计相关的常数。
[0059]需要进一步说明的是可以调整第一操作阶段中Vemb(n)上升沿与Vs(n)上升沿之间的相对偏移，即可以调节第一操作阶段的时间长度，这同时也调节了第二操作阶段的时间长度，即对驱动晶体管DTFT的阈值电压进行补偿所需要时间的长度。当然，发光控制信号的关闭时间与第一级扫描信号的关闭时间对齐也是可行的。在这种情况下，对驱动晶体管的阈值电压进行补偿的时间是第二级扫描信号的开启周期。对于高分辨率的显示面板，由于每行的数据电压写入时间(即，第一操作阶段)缩短，但驱动晶体管的阈值电压补偿的时间(第二操作阶段)不会被缩短，因此这种可以调整阈值电压补偿时间的电路对于高分辨率显示面板就显得尤其重要，否则就有可能出现在驱动晶体管的阈值电压补偿还没有完成就已经进入下一行的电路操作的情形，从而无法改善高分辨率面板显示的均匀性。利用本申请的像素驱动电路，既缩短了数据电压写入的时间，也保证了充足的时间对驱动单元的阈值电压进行补偿，因此可以支持高分辨率面板。
[0060]虽然在图4中示出了根据本发明的驱动单元、第一、第二和第三开关单元、第一和第二存储单元以及充电控制单元的具体结构，但是本领域技术人员可以明了，这些单元可以采用其他结构。图4仅示出了其中的一个示例。
[0061]图10示出了根据本公开实施例的像素驱动方法的流程图。该方法应用于根据本公开实施例的像素驱动电路。如图所示，该驱动方法包括:首先，在S1010，通过所述第一级扫描信号线提供第一级扫描信号，同时通过发光控制信号线提供发光控制信号，使得像素驱动电路进入第一操作阶段；然后在S1020，在第一级扫描信号关闭之前或同时，关闭发光控制信号，使得像素驱动电路进入第二操作阶段；然后在第二级扫描信号线提供第二级扫描信号；在S1030，在第三级扫描信号线提供第三级扫描信号，使得像素驱动电路进入第三操作阶段；然后在S1040，在第三级扫描信号关闭时，在发光控制信号线提供发光控制信号，使得像素驱动电路进入驱动阶段。
[0062]如图5所示，在第一级扫描信号线提供第一级扫描信号，发光控制信号线提供发光控制信号，此时像素驱动电路进入第一操作阶段。然后，发光控制信号关闭，像素驱动电路进入第二操作阶段的前半段时间段。然后，在第二级扫描信号线提供第二级扫描信号时，即第一级扫描信号关闭时，像素驱动电路进入第二操作阶段的后半段时间段。然后，在第三级扫描信号线提供第三级扫描信号时，像素驱动电路进入第三操作阶段。最后，在发光控制信号线提供发光控制信号，像素驱动电路进入驱动阶段，驱动发光元件发光。由于存储电容器Cl对驱动单元的阈值电压进行补偿，因此驱动单元向发光元件提供的驱动电流与驱动单元的阈值电压无关。可以调整发光控制信号相对于第一级扫描信号关闭的相对偏移，从而确保第二操作阶段(即阈值电压补偿阶段)的时间长度，使得存储电容器Cl有充足的时间通过自放电获得数据电压和驱动单元的阈值电压。
[0063]更具体地，结合图4所示的像素驱动电路，在应用图5所示的操作时序时，在像素驱动电路的第一操作阶段，所述第一晶体管、第四晶体管和第五晶体管导通，第二晶体管和第三晶体管截止。在像素驱动电路的第二操作阶段，所述第三晶体管导通，所述第一晶体管、第二晶体管截止，第四晶体管和第五晶体管在第二操作阶段的前半段导通，在第二操作阶段的后半段截止。在像素驱动电路的第三操作阶段，所述第二晶体管导通，所述第一晶体管、第三晶体管、第四晶体管和第五晶体管截止。在像素驱动电路的驱动阶段，所述第一晶体管导通，所述第二晶体管、第三晶体管、第四晶体管和第五晶体管均截止。
[0064]本公开还提供一种显示装置，包括上述的像素驱动电路，所述像素电路已在上述实施例中做了详细的说明，此处不再赘述。
[0065]应当注意的是，在以上的描述中，仅以示例的方式，示出了本公开的技术方案，但并不意味着本公开局限于上述步骤和结构。在可能的情形下，可以根据需要对步骤和结构进行调整和取舍。因此，某些步骤和单元并非实施本公开的总体发明思想所必需的元素。因此，本公开所必需的技术特征仅受限于能够实现本公开的总体发明思想的最低要求，而不受以上具体实例的限制。
[0066]至此已经结合优选实施例对本公开进行了描述。应该理解，本领域技术人员在不脱离本公开的精神和范围的情况下，可以进行各种其它的改变、替换和添加。因此，本公开的范围不局限于上述特定实施例，而应由所附权利要求所限定。
【权利要求】
1.一种像素驱动电路，用于对发光元件进行驱动，所述像素驱动电路包括: 发光控制信号线，用于提供发光控制信号； 驱动单元，其输入端连接到第一中间节点，控制端连接到第三中间节点，输出端连接到所述发光元件的一端，所述发光元件的另一端连接到第一电源线； 第一开关单元，其输入端连接到第二电源线，控制端连接到发光控制信号线，输出端连接到第一中间节点； 第二开关单元，其输入端连接到参考信号线，控制端连接到第二级扫描信号线，输出端连接到第二中间节点； 第一存储单元，其第一端连接到所述第一中间节点，第二端连接到第二中间节点；第二存储单元，其第一端连接到所述第二中间节点，第二端连接到第三中间节点；第三开关单元，其输入端连接到所述第三中间节点，控制端连接到第三级扫描信号线，输出端连接到所述第二中间节点； 充电控制单元，其第一输入端连接到参考信号线，第二输入端连接到数据线，控制端连接到第一级扫描信号线，第一输出端连接到第二中间节点，第二输出端连接到第三中间节占.其中，在像素驱动电路的第一操作阶段， 在发光控制信号线输出的发光控制信号的控制下，第一开关单元导通第二电源线和第一中间节点， 在第一级扫描信号线输出的第一级扫描信号的控制下，所述充电控制单元导通参考信号线和第二中间节点，由此对连接于第一中间节点和第二中间节点的第一存储单元进行充电，所述充电控制单元还导通数据线和第三中间节点，由此对连接于第三中间节点和第二中间节点的第二存储单元进行充电； 在像素驱动电路的第二操作阶段， 在第二级扫描信号线输出的第二级扫描信号的控制下，所述第二开关单元导通所述参考信号线和第二中间节点，保持所述第二存储单元上的电压，从而稳定所述驱动单元的控制端的电压，同时所述发光控制信号使所述第一开关单元断开，所述第一存储单元通过所述驱动单元进行自放电，以自放电的方式存储数据电压和驱动单元阈值电压； 在像素驱动电路的第三操作阶段， 在第三级扫描信号线输出的第三级扫描信号的控制下，第三开关单元导通第三中间节点和第二中间节点，使得所述第二存储单元放电； 在像素驱动电路的驱动阶段， 在发光控制信号线输出的发光控制信号的控制下，第一开关单元导通第二电源线和第一中间节点，使得驱动单元的控制端和输入端的电压差等于所述第一存储单元的电压，从而对所述驱动单元的阈值电压进行补偿，使得所述驱动单元向所述发光元件提供的驱动电流与其阈值电压无关。
2.根据权利要求1所述的像素驱动电路，其中，所述驱动单元包括驱动晶体管，所述驱动晶体管的栅极与所述第三中间节点相连，第一电极与所述发光元件的所述一端相连，第二电极与所述第一中间节点相连，所述第一电极是源极和漏极中的一个电极，所述第二电极是源极和漏极中的另一个电极。
3.根据权利要求1所述的像素驱动电路，其中，所述第一开关单元包括第一晶体管，所述第一晶体管的第一电极与第二电源线相连，栅极与发光控制信号线相连，第二电极与第一中间节点相连，所述第一电极是源极和漏极中的一个电极，所述第二电极是源极和漏极中的另一个电极。
4.根据权利要求1所述的像素驱动电路，其中，所述第二开关单元包括第三晶体管，所述第三晶体管的第一电极与参考信号线相连，栅极与第二级扫描信号线相连，第二电极与第二中间节点相连，所述第一电极是源极和漏极中的一个电极，所述第二电极是源极和漏极中的另一个电极。
5.根据权利要求1所述的像素驱动电路，其中所述第一存储单元包括第一存储电容器，连接于所述第一中间节点和所述第二中间节点之间。
6.根据权利要求1所述的像素驱动电路，其中，所述第二存储单元包括第二存储电容器，连接于所述第二中间节点和所述第三中间节点之间。
7.根据权利要求1所述的像素驱动电路，其中，所述第三开关单元包括第二晶体管，所述第二晶体管的第一电极与所述第三中间节点相连，栅极与第三级扫描信号线相连，第二电极与所述第二中间节点相连，所述第一电极是源极和漏极中的一个电极，所述第二电极是源极和漏极中的另一个电极。
8.根据权利要求1所述的像素驱动电路，其中，所述充电控制单元包括第四晶体管和第五晶体管，所述第四晶体管和第五晶体管的栅极均与第一级扫描信号线相连，所述第四晶体管的第一电极与参考信号线相连，第二电极与第二中间节点相连，所述第五晶体管的第一电极与数据线相连，第二电极与第三中间节点相连，所述第一电极是源极和漏极中的一个电极，所述第二电极是源极和漏极中的另一个电极。
9.根据权利要求2所述的像素驱动电路，其中，所述驱动晶体管为P型薄膜晶体管。
10.根据权利要求3所述的像素驱动电路，其中，所述第一晶体管为P型薄膜晶体管。
11.根据权利要求4所述的像素驱动电路，其中，所述第三晶体管为P型薄膜晶体管。
12.根据权利要求7所述的像素驱动电路，其中，所述第二晶体管为P型薄膜晶体管。
13.根据权利要求8所述的像素驱动电路，其中，所述第四晶体管和第五晶体管为P型薄膜晶体管。
14.一种像素驱动方法，应用于根据权利要求1-13之一所述的像素驱动电路，所述像素驱动方法包括: 通过所述第一级扫描信号线提供第一级扫描信号，同时通过所述发光控制信号线提供发光控制信号并在数据线提供数据信号，使得像素驱动电路进入第一操作阶段； 在第一级扫描信号关闭之前或同时，关闭所述发光控制信号，使得所述像素驱动电路进入第二操作阶段； 通过所述第二级扫描信号线提供所述第二级扫描信号； 通过所述第三级扫描信号线提供所述第三级扫描信号，使得所述像素驱动电路进入第三操作阶段；以及 在所述第三极扫描信号关闭时通过所述发光控制信号线提供所述发光控制信号，使得所述像素驱动电路进入驱动阶段。
15.根据权利要求14所述的像素驱动方法，其中，可调整所述发光控制信号的关闭时间与所述第一级扫描信号的关闭时间的相对偏移，以缩短所述第一操作阶段。
16.根据权利要求14所述的像素驱动方法，其中，在像素驱动电路的第一操作阶段，所述第一开关单元、所述充电控制单元导通，所述第二开关单元和所述第三开关单元断开。
17.根据权利要求14所述的像素驱动方法，其中，在像素驱动电路的第二操作阶段，所述第二开关单元导通，所述第一开关单元、所述第三开关单元均断开，所述充电控制单元在所述第一级扫描信号关闭时断开。
18.根据权利要求14所述的像素驱动方法，其中，在像素驱动电路的第三操作阶段，所述第三开关单元，所述第一开关单元、所述第二开关单元、所述充电控制单元均断开。
19.根据权利要求14所述的像素驱动方法，其中，在像素驱动电路的驱动阶段，所述第一开关单元导通，所述第二开关单元、所述第三开关单元、所述充电控制单元均断开。
20.一种显示装置，其特征在于，包括如权利要求1至13任一所述的像素驱动电路。
【文档编号】G09G3/32GK104409043SQ201410738074
【公开日】2015年3月11日 申请日期:2014年12月5日 优先权日:2014年12月5日
【发明者】青海刚, 祁小敬 申请人:京东方科技集团股份有限公司, 成都京东方光电科技有限公司
相关技术
网友询问留言
已有0条留言
- 还没有人留言评论。精彩留言会获得点赞！
1