一种像素电路的制作方法

本发明主要是关于显示器领域，更确切地说，是关于AMOLED像素电路区域的设计。

背景技术：

在现有技术的像素电路设计中，为了补偿驱动TFT薄膜晶体管的阈值电压，通常会采用补偿电路，例如在常规的6T1C像素电路中，主要采用由六个PMOS薄膜晶体管和一个存储电容Cs构成一个单独的带有补偿效果的像素电路。一般而言像素电路中驱动发光二极管的驱动晶体管相当于源随器件，其尺寸一般比较大，因此像素电路的整体尺寸不可避免地增加。现有技术存在的主要矛盾是，像素电路中的驱动晶体管和存储电容需要占用较大的面积，这极大的限制了显示面板的分辨率，因此在几乎不增加屏幕显示面板尺寸的同时，有必要提供一种新像素电路来提高面板的分辨率。

技术实现要素：

在一个可选实施例中，本发明提供过了一种像素电路，包括第一子像素电路和第二子像素电路，所述第一子像素电路具有的一个第一发光元件在一帧周期的前半帧周期内发光，所述第二子像素电路具有的一个第二发光元件在所述帧周期的后半帧周期内发光。

上述的一种像素电路，所述第一子像素电路包括：连接在一个第一节点和一个第一电压输入端之间的存储电容；连接在所述第一节点 和一个第二电压输入端之间的第一晶体管；连接在一个第二节点和一个数据线输入端之间的第三晶体管；串联在所述第一发光元件的阳极和所述第二节点之间的第四、第六晶体管；其中所述第六晶体管的控制端连接到所述第一节点处；连接在第四、第六晶体管互连处的一个第三节点和所述第一节点之间的第二晶体管；连接在所述第二节点和所述数据线输入端之间的第五晶体管。

上述的一种像素电路，第二子像素电路包括：连接在所述第三节点和所述第二发光元件的阳极之间的第七晶体管；与所述第五晶体管并联的一个第八晶体管。

上述的一种像素电路，一个第一电源电压输入到所述第一电压输入端，一个第二电源电压输入到所述第一、第二发光元件各自的阴极；一个第一扫描信号耦合到所述第一晶体管的控制端，一个第二扫描信号同时耦合到所述第二、第三晶体管的控制端；一个第一使能信号同时耦合到所述第四、第五晶体管的控制端，一个第二使能信号同时耦合到所述第七、第八晶体管的控制端；一个数据电压信号输入至所述第三晶体管的第一端，所述第三晶体管的第二端连接到所述第二节点，以及一个参考电压输入至所述第一晶体管的第一端，所述第一晶体管的第二端连接到所述第一节点。

上述的一种像素电路，在所述前半帧周期，具有第一逻辑状态的所述第二使能信号一直将所述第七、第八晶体管关断，以关断第二发光元件；在所述后半帧周期，具有第一逻辑状态的所述第一使能信号一直将所述第四、第五晶体管关断，以关断第一发光元件。

上述的一种像素电路，在所述前半帧周期，在一个存储电容初始化阶段，所述第一扫描信号具有第二逻辑状态而将所述第一晶体管接 通，并将所述第一节点的电位初始化到所述参考电压水准；之后在一个数据电压信号写入阶段，所述第二扫描信号具有第二逻辑状态而将所述第二、第三和第六晶体管接通，以在所述第一节点写入所述数据电压信号；然后在一个发光阶段，所述第一使能信号具有第二逻辑状态而将所述第四、第五和第六晶体管接通，使第一发光元件发光。

上述的一种像素电路，在所述后半帧周期，在一个存储电容初始化阶段，所述第一扫描信号具有第二逻辑状态而将所述第一晶体管接通，并将所述第一节点的电位初始化到所述参考电压水准；之后在一个数据电压信号写入阶段，所述第二扫描信号具有第二逻辑状态而将所述第二、第三和第六晶体管接通，以在所述第一节点写入所述数据电压信号；然后在一个发光阶段，所述第二使能信号具有第二逻辑状态而将所述第六、第七和第八晶体管接通，使第二发光元件发光。

上述的一种像素电路，所述第一至第八晶体管均为PMOS晶体管，以及所述第一逻辑状态是高电平状态，所述第二逻辑状态是低电平逻辑状态。

在另一个可选实施例中，本发明提供的一种像素电路，包括第一子像素电路和第二子像素电路；其中，

所述第一子像素电路包括一个第一发光元件，所述第一发光元件在第一帧周期内发光；

所述第二子像素电路包括一个第二发光元件，所述第二发光元件在第二帧周期内发光，所述第二帧周期不与所述第一帧周期相互重叠。

上述的像素电路，所述第二帧周期接续于所述第一帧周期之后。

上述的像素电路，所述第一子像素电路包括：

连接在一个第一节点和一个第一电压输入端之间的存储电容；

连接在所述第一节点和一个第二电压输入端之间的第一晶体管；

连接在一个第二节点和一个数据线输入端之间的第三晶体管；

串联在所述第一发光元件的阳极和所述第二节点之间的第四、第六晶体管；

其中所述第六晶体管的控制端连接到所述第一节点处；

连接在第四、第六晶体管互连处的一个第三节点和所述第一节点之间的第二晶体管；

连接在所述第二节点和所述数据线输入端之间的第五晶体管。

上述的像素电路，第二子像素电路包括：

连接在所述第三节点和所述第二发光元件的阳极之间的第七晶体管；

与所述第五晶体管并联的一个第八晶体管。

上述的像素电路，一个第一电源电压输入到所述第一电压输入端，一个第二电源电压输入到所述第一、第二发光元件各自的阴极；

一个第一扫描信号耦合到所述第一晶体管的控制端，一个第二扫描信号同时耦合到所述第二、第三晶体管的控制端；

一个第一使能信号同时耦合到所述第四、第五晶体管的控制端，一个第二使能信号同时耦合到所述第七、第八晶体管的控制端；

一个数据电压信号输入至所述第三晶体管的第一端，所述第三晶体管的第二端连接到所述第二节点，以及一个参考电压输入至所述第一晶体管的第一端，所述第一晶体管的第二端连接到所述第一节点。

上述的像素电路，在所述前半帧周期，具有第一逻辑状态的所述第二使能信号一直将所述第七、第八晶体管关断，以关断第二发光元 件；在所述后半帧周期，具有第一逻辑状态的所述第一使能信号一直将所述第四、第五晶体管关断，以关断第一发光元件。

上述的像素电路，在所述前半帧周期，在一个存储电容初始化阶段，所述第一扫描信号具有第二逻辑状态而将所述第一晶体管接通，并将所述第一节点的电位初始化到所述参考电压水准；之后

在一个数据电压信号写入阶段，所述第二扫描信号具有第二逻辑状态而将所述第二、第三和第六晶体管接通，以在所述第一节点写入所述数据电压信号；然后

在一个发光阶段，所述第一使能信号具有第二逻辑状态而将所述第四、第五和第六晶体管接通，使第一发光元件发光。

上述的像素电路，在所述后半帧周期，在一个存储电容初始化阶段，所述第一扫描信号具有第二逻辑状态而将所述第一晶体管接通，并将所述第一节点的电位初始化到所述参考电压水准；之后

在一个数据电压信号写入阶段，所述第二扫描信号具有第二逻辑状态而将所述第二、第三和第六晶体管接通，以在所述第一节点写入所述数据电压信号；然后

在一个发光阶段，所述第二使能信号具有第二逻辑状态而将所述第六、第七和第八晶体管接通，使第二发光元件发光。

上述的像素电路，所述第一至第八晶体管均为PMOS晶体管，以及所述第一逻辑状态是高电平状态，所述第二逻辑状态是低电平逻辑状态。

附图说明

阅读以下详细说明并参照以下附图之后，本发明的特征和优势将 显而易见：

图1是本发明中像素电路的基本架构；

图2是像素电路的时序控制；

图3A～3F是像素电路基于图2的时序控制的响应示意图；

图4中展示了流经第一和第二子像素电路中OLED发光元件的电流。

具体实施方式

下面将结合各实施例，对本发明的技术方案进行清楚完整的阐述，但所描述的实施例仅是本发明用作叙述说明所用的实施例而非全部的实施例，基于该等实施例，本领域的技术人员在没有做出创造性劳动的前提下所获得的方案都属于本发明的保护范围。

实施例一

参见图1，较之现有技术的一个像素补偿电路仅仅只包括一个单独的像素电路的设计方案，本发明的一个基本像素补偿电路包括一个第一子像素电路101和一个第二子像素电路102，对应于图2的时序控制图，该像素补偿电路的一个完整周期实质上包括前半帧周期和后半帧周期，具体而言第一子像素电路101带有的OLED发光器件在该前半帧周期点亮，而第二子像素电路102带有的OLED发光器件则在该后半帧周期点亮，本发明还提出了第一子像素电路101和第二子像素电路102互不串扰的措施。

在第一子像素电路101中，存储电容Cst的一端连接在一个第一节点N1处，存储电容Cst的相对另一端连接到提供了电源电压VDD 的一个第一电压输入端ELVDD处。另外在一个第二电压输入端输入有一个参考电压Vin，而且在第一节点N1和第二电压输入端之间连接有一个第一晶体管M1，并且在第一晶体管M1的第一端输入该参考电压Vin而将第一晶体管M1的第二端连接到第一节点N1。

在第一子像素电路101中，于第一电压输入端ELVDD和一个第二节点N2之间连接有一个第五晶体管M5，并且在该第二节点N2与一个数据线输入端Dlin之间连接有一个第三晶体管M3，其中该第五晶体管M5的第一端连接到第二节点N2而其第二端连接到第一电压输入端ELVDD，以及第三晶体管M3的第一端连接到数据线输入端Dlin而其第二端连接到第二节点N2。

在第一子像素电路101中，在第一发光元件D1的阳极和第二节点N2之间串联有一个第六晶体管M6和一个第四晶体管M4，第六晶体管M6的第一端连接到第二节点N2而其第二端连接到第四晶体管M4的第一端，第四晶体管M4的第二端则连接到第一发光元件D1的阳极，其中第六晶体管M6的控制端连接到第一节点N1。以及，该第六晶体管M6的第二端和第四晶体管M4的第一端互连于一个第三节点N3处，在第三节点N3和第一节点N1之间连接有一个第二晶体管M2，第二晶体管M2的第二端连接到第一节点N1，第二晶体管M2的第一端连接到第三节点N3。

上文介绍了第一子像素电路101，而与之相对的第二子像素电路102则包括一个第二发光元件D2和一个第七晶体管M7，及包括一个第八晶体管M8。其中第七晶体管M7连接在第一子像素电路101中的第三节点N3和第二发光元件D2的阳极之间，第八晶体管M8则与第一子像素电路101中的第五晶体管M5并联。具体而言，第七晶体管 M7的第一端连接于第三节点N3而第二端连接到第二发光元件D2的阳极，第八晶体管M8的第一端连接到第二节点N2而其第二端连接到第一电压输入端ELVDD。

在一些可选的实施例中，本文提及的第一至第八晶体管M1～M8可以选择P型的TFT薄膜晶体管。设定第一晶体管至第八晶体管M1～M8各自的控制端是栅极，以及该等晶体管各自的第一端可以例如是源极(或漏极)而第二端则对应为漏极(或源极)。作为电子开关，晶体管的控制端可以控制它的第一端与第二端之间的接通或关断。

参见图1所示，在第一子像素电路101中，第一扫描信号Sn-1耦合到第一晶体管M1的控制端，第二扫描信号Sn同时耦合到第二、第三晶体管M2和M3各自的控制端，第一使能信号En1则同时耦合到第四、第五晶体管M4、M5各自的控制端。在第二子像素电路102中，第二使能信号En2则同时耦合到第七、第八晶体管M7、M8各自的控制端。此外，通常采用OLED器件的第一发光元件D1、第二发光元件D2各自的阴极都连接到一个第三电压输入端ELVSS，并且一般在第三电压输入端ELVSS输入一个地电位或者较之正电源电压VDD为负值的负电压VSS。电压VDD为各个信号波形中的高电位，一般为5.5V～7.5V，电压VSS为各个信号波形中的低电位，一般为-7V～-9V，应当注意的是，这里的电压值仅作为本发明的示范性参考范围而不作为限制条件。为了以示区分，本发明用第一电源电压表征VDD，用第二电源电压表征VSS，前者大于后者。

参见图3A，展示了第一子像素电路101、第二子像素电路102中的各个晶体管对应于图2的时序控制的时段T1的开关响应动作。在一帧周期的前半帧周期内，在起始态第一、第二扫描信号Sn-1、Sn 和第一、第二使能信号En1、En2都是高电平，则第一至第八晶体管M1～M8都被关断。而在时段T1，第一扫描信号Sn-1翻转成低电平，第二扫描信号Sn和第一、第二使能信号En1、En2仍然都是高电平，所以第一晶体管M1被接通，但第二至第八晶体管M2～M8都被关断，此阶段第一扫描信号Sn-1作为存储电容Cst的初始化信号在第一节点N1处给存储电容Cst充电，使参考电压Vin的电压信号写入到该存储电容Cst之中，此时第一节点N1的电位大体上是Vin，在此时序控制的时段T1，主要是存储电容Cst进行初始化的阶段。

参见图3B，展示了第一子像素电路101、第二子像素电路102中的各晶体管对应于图2中时序控制的时段T2的开关响应动作，时段T2紧随着时段T1。在前半帧周期的时段T2，第一扫描信号Sn-1和第一、第二使能信号En1、En2都是高电平，第二扫描信号Sn是低电平，所以第二、第三晶体管M2、M3被接通，且第二节点N2的电位大于第一节点N1的电位，第六晶体管M6也被接通。但第一晶体管M1、第四和第五晶体管M4～M5都被关断，以及第七至第八晶体管M7～M8都被关断。第二扫描信号Sn主要负责在第一节点N1处写入提供在数据线data line上的数据，也即将在第一子像素电路101的数据线输入端Dlin上所输入的一个数据电压信号Vdata写入，该Data数据写入的过程体现在，藉由导通的第三晶体管M3、第六晶体管M6和第二晶体管M2的支路处于临界导通平衡状态时，使第一节点N1的电位大体上变化至Vdata－|Vthp|，该Vthp是作为驱动管的第六晶体管M6的阈值电压，类似于源极跟随器件。在此时序控制的时段T2，主要是数据电压信号的写入阶段。

参见图3C，展示了第一子像素电路101、第二子像素电路102中 的各个晶体管对应于图2的时序控制的时段T3的开关响应动作，时段T3紧随着时段T2。在前半帧周期的时段T3，第一、第二扫描信号Sn-1、Sn都是高电平，第二使能信号En2也是高电平，但第一使能信号En1翻转成低电平，所以第四、第五晶体管M4、M5被接通，此时第二节点N2的电位为电源电压VDD大于第一节点N1的电位Vdata－|Vthp|，第六晶体管M6也被接通。但是第一、第二晶体管M1～M2和第三晶体管M3都是关闭的，以及第七至第八晶体管M7～M8都被关断。最终形成从提供电源电压VDD的第一电压输入端ELVDD到第五晶体管M5、第六晶体管M6和第四晶体管M4再到第一发光元件D1的阴极的导通支路，使第一发光元件D1发光，大体上流经第一发光元件D1的电流I满足以下函数关系(其中参数μ_p表示第六晶体管M6的载流子迁移率，C_OX表示第六晶体管M6的单位面积栅氧化层电容，而W/L则表示第六晶体管M6的沟道宽长比)：

则

在前半帧周期的时段T1、T2和T3，第二使能信号En2一直都是逻辑高电平状态，所以第七至第八晶体管M7～M8在前半帧周期在都是关断的，当第一子像素电路101的第一发光元件D1被点亮时，第二子像素电路102的第二发光元件D2被屏蔽，所以第一子像素电路101和第二子像素电路102互不串扰。

在上文及图3A～3C中详细介绍了前半帧周期点亮第一发光元件D1的时序，在下文及图3D～3F中将继续介绍后半帧周期点亮第二发光元件D2的时序。

参见图3D，展示了第一子像素电路101、第二子像素电路102中 的各个晶体管对应于图2的时序控制的时段T4的开关响应动作。在一帧周期的后半帧周期内，在起始态第一、第二扫描信号Sn-1、Sn和第一、第二使能信号En1、En2都是高电平，则第一至第八晶体管M1～M8都被关断。而在时段T4，第一扫描信号Sn-1翻转成低电平，第二扫描信号Sn和第一、第二使能信号En1、En2仍然都是高电平，所以第一晶体管M1被接通，但第二至第八晶体管M2～M8都被关断，此阶段第一扫描信号Sn-1作为存储电容Cst的初始化信号在第一节点N1处给存储电容Cst充电，使参考电压Vin的电压信号写入到该存储电容Cst之中，此时第一节点N1的电位大体上是Vin。

参见图3E，展示了第一子像素电路101、第二子像素电路102中的各晶体管对应于图2中时序控制的时段T5的开关响应动作，时段T5紧随着时段T4。在后半帧周期的时段T5，第一扫描信号Sn-1和第一、第二使能信号En1、En2都是高电平，第二扫描信号Sn是低电平，所以第二、第三晶体管M2、M3被接通，且第二节点N2的电位大于第一节点N1的电位，第六晶体管M6也被接通。但第一晶体管M1、第四和第五晶体管M4～M5都被关断，以及第七至第八晶体管M7～M8都被关断。第三晶体管M3、第六晶体管M6和第二晶体管M2的支路处于临界导通平衡状态时，第一节点N1的电位大体上变化至Vdata－|Vthp|，该Vthp是第六晶体管M6的阈值电压。

参见图3F，展示了第一子像素电路101、第二子像素电路102中的各个晶体管对应于图2的时序控制的时段T6的开关响应动作，时段T6紧随着时段T5。在前半帧周期的时段T6，第一、第二扫描信号Sn-1、Sn都是高电平，第一使能信号En1也是高电平，所以第一至第五晶体管M1～M5这五个晶体管都被关断，但第二使能信号En2翻转 成低电平，所以第七晶体管M7和第八晶体管M8被接通，此时第二节点N2的电位通过第八晶体管M8而为电源电压VDD，并且大于第一节点N1的电位Vdata－|Vthp|，所以第六晶体管M6也被接通。最终形成从提供电源电压VDD的第一电压输入端ELVDD到第八晶体管M8、第六晶体管M6和第七晶体管M7再到第二发光元件D2的阴极的导通支路，使第二发光元件D2点亮发光。由于本发明在上文内容中已经较为详细阐明了流经第一发光元件D1的电流I的大概计算方式，而且鉴于流经第二发光元件D2的电流大体也适用该公式，所以这里不再单独对其予以赘述。

在后半帧周期的时段T4、T5和T6，第一使能信号En1一直都是高电平，所以第四晶体管M4和第五晶体管M5在后半帧周期在都是关断的，当第二子像素电路102的第二发光元件D2被点亮时，第一子像素电路101的第一发光元件D1被屏蔽，所以第一子像素电路101和第二子像素电路102互不产生串扰。另外，图4中电流曲线201表征了流经OLED第一发光元件D1的电流I1，而电流曲线202则表征了流经OLED第二发光元件D2的电流I2，可观察到此时像素补偿电路可以依时序输出稳定的电流给OLED。显而易见，本发明的一个优势在于，至少使得第二子像素电路102共享第一子像素电路101的存储电容Cs，和共享第一子像素电路101的第一晶体管M1、第二晶体管M2、第三晶体管M3和第六晶体管M6。毫无疑虑，当我们为第二子像素电路102构建拓扑架构时，被共享的那些元器件在第二子像素电路102中可以被省略掉而不再重复出现，这显然是节省了元器件的成本、及缩短了开发周期和显著地降低了显示面板的尺寸，尤其是同步还能提供高分辨率，这是本领域的技术人员所乐见其成的。

实施例二

在基于上述实施例的基础上，在本申请的另一个实施例中，一个基本像素补偿电路也可包括一个第一子像素电路101和一个第二子像素电路102，且上述的第一子像素电路101带有的OLED发光器件可在第一帧周期点亮，而第二子像素电路102带有的OLED发光器件则可在不与上述的第一帧周期相互重叠的第二帧周期内点亮，以在降低像素电路整体尺寸的同时，还能解决第一子像素电路101和第二子像素电路102互不串扰的措施。

优选的，上述的第二帧周期可接续于上述的第一帧周期之后，例如，可对应于图2的时序控制图，上述的第一帧周期可对应于本实施例像素补偿电路的一个完整周期的前半帧周期，而上述的第二帧周期则可对应用于上述完阵中期的后半帧周期，即第一子像素电路101带有的OLED发光器件在该前半帧周期点亮，而第二子像素电路102带有的OLED发光器件则在该后半帧周期点亮，并可采用同实施例一中相似的技术特征来实现第一子像素电路101和第二子像素电路102的发光及互不串扰。

需要注意的是，由于实施例一中像素电路与实施例二中的像素电路基本构思及实施方案均近似，故在实施例一中记载的技术特征均可适应性的适用于实施例二中，同样的，在实施例二中记载的技术特征也可适应性的适用于实施例一中；而为了阐述简明，故在实施例二中与实施例一中记载的相同或相应的技术特征在实施例二中并没有重复阐述，本领域技术人员应该知悉，其不应理解为对本申请技术方案的限制。

以上，通过说明和附图，给出了具体实施方式的特定结构的典型实施例，上述发明提出了现有的较佳实施例，但这些内容并不作为局限。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。