信号控制方法与应用此方法的显示面板与流程

本发明关于一种信号控制方法与显示面板，特别是一种针对画面更新的信号控制方法与显示面板。

背景技术：

传统上，当游戏画面在执行的时候，由于显示适配器所输出的画面与显示器扫描的频率没有达到同步，经常会出现画面断裂或撕裂的情形，进而导致使用者在观看游戏画面时受到影响。因此，部分的显示适配器制造商发展出了垂直同步功能(v-sync)。透过垂直同步功能，显示器画面更新的频率会降低，进而与显示适配器更新的频率达到同步。然而，在现行的显示面板的架构之下，当显示器画面更新的频率发生变化时，用户在观看显示画面时，会发现有画面亮度不一致的问题。

技术实现要素：

本发明在于提供一种信号控制方法与显示面板，可以改善在显示面板在不同频率之间切换时，所产生的画面亮度差异。

依据本发明的一个实施例提供一种信号控制方法，适于更新面板的显示画面。信号控制方法包含以第一画面数据更新显示画面。判断是否接收到第二画面数据。当未接收到第二画面数据时，选择性地产生内部信号，使用内部信号使能移位寄存器，并回到以第一画面数据更新显示画面的步骤。当接收到第二画面数据时，使用启动信号使能移位寄存器中的多个移位寄存单元，以依序使能面板的多个栅极信号线，并以第二画面数据更新显示画面。

依据本发明的一个实施例提供一种显示面板，包含面板与控制模块。控制模块电性耦接面板，控制模块用以以第一画面数据更新面板的显示画面，且当未接收到第二画面数据时，选择性地产生内部信号，当接收到第二画面数据时，使用启动信号使能移位寄存器中的多个移位寄存单元，以依序使能面板的多个栅极信号线，并以第二画面数据更新显示画面。

依据本发明的另一实施例提供一种显示面板，包含面板、控制模块与移位寄存器。面板具有多个像素。控制模块电性耦接面板，用以提供启动信号。移位寄存器电性耦接面板。移位寄存器包含多个移位寄存单元。多个移位寄存单元相互串接。每个移位寄存单元包含第一上拉电路、第二上拉电路与控制电路。第一上拉电路用以依据第一控制信号的电压，根据移位寄存单元对应的时钟信号在移位寄存单元的输出端输出扫描信号以使能对应的像素。第二上拉电路用以依据第二控制信号与第二时钟信号，将第一控制信号的电位调整至第二输出信号的电位。控制电路电性耦接第一输出信号与第一控制信号，其中第一级移位寄存单元的第二上拉电路具有信号输入端，接收启动信号，用以更新面板的显示画面。控制电路依据启动信号，将第一输出信号或第一控制信号调整至第一参考电压，以禁用面板的多个栅极信号线。当多个栅极信号线被禁用后，移位寄存单元依序使能面板的多个栅极信号线，用以更新面板的显示画面。

综合以上所述，本发明所提供的信号控制方法与显示面板，是在外部所提供的启动信号之间，产生数个内部信号，进而以第一画面数据重复地更新显示画面，以避免面板在频率切换时，造成面板的材料极化，从而改善显示画面的亮度差异。

以上之关于本公开内容的说明及以下的实施方式的说明是用以示范与解释本发明的精神与原理，并且提供本发明的权利要求的更进一步的解释。

附图说明

图1是依据本发明的一个实施例所绘示的显示面板的结构示意图。

图2是依据本发明的一个实施例所绘示的信号控制的波形图。

图3是依据本发明的一个实施例所绘示的信号控制的波形图。

图4是依据本发明的一个实施例所绘示的信号控制的波形图。

图5是依据本发明的一个实施例所绘示的信号控制的波形图。

图6是依据本发明的一个实施例所绘示的信号控制的波形图。

图7是依据本发明的一个实施例所绘示的移位寄存单元的电路架构图。

图8是依据本发明的一个实施例所绘示的信号控制的波形图。

图9是依据本发明的一个实施例所绘示的信号控制的波形图。

图10a是依据本发明的一个实施例所绘示的信号控制方法流程图。

图10b是依据本发明的另一实施例所绘示的信号控制方法流程图。

图10c是依据本发明的另一实施例所绘示的信号控制方法流程图。

图10d是依据本发明的另一实施例所绘示的信号控制方法流程图。

具体实施方式

以下在实施方式中详细叙述本发明的详细特征以及优点，其内容足以使任何熟悉相关技术人员了解本发明的技术内容并据以实施，且根据本说明书所公开的内容、权利要求及附图，任何熟悉相关技术人员可容易地理解本发明相关的目的及优点。以下实施例是进一步详细说明本发明的观点，但并非以任何观点限制本发明的范畴。

本公开中所用的用语一般具有其在本公开背景领域中的通常意思，以及其在特定背景中使用时的意义。某些特定用以描述本公开的用语将在随后定义及讨论，或是在说明书中的其他地方讨论，以供作为本领域技术人员了解本公开说明。除此之外，同一事物可能会以超过一种方式来说明，其意义应了解为可选择为多种说明方式的其中之一或整体意思。因此，在本文中会使用可替换性的语言以及同义词来表现任何一个或多个的用语，不论此用语是否有在本文中进行精辟的阐述或是讨论，使用可替换性的语言以及同义词均不具有特定意义。本公开提供某些用语的同义词。一个或多个常用的同义词并不排除其他同义词的使用。本说明书中任何部分所提到的例子，包含所讨论的任何用语的例子，均仅用来说明，并无限制本公开的范围及意义或是任何当作例子来说明的用语。同样地，本公开也不受限于本说明书所提供的各种实施例。

可被理解的是，当称一组件(电)耦接于另一组件时，其可为直接(电)耦接其他组件、或介于其中间的组件可出现在其间。相反地，当称一组件直接(电)耦接于另一组件时，并无介于中间的组件出现。其实际理解，应根据发明内容而定。举例来说，两组件之中，可能可以加入其他中继组件，但仍不脱离本文所揭示的一组件(电)耦接于另一组件设置的精神。

另一可被理解的是，本文对于信号传递或提供的描述，经传输的信号可能会产生衰减或失真，但仍与传输之前的信号具有对应的关系，通常不因传输过程中产生的衰减或失真情形而排除信号发射端与信号接收端两信号的对应关系。除此之外，信号的传递以及接收端之间也可以具有信号的缓冲及/或信号的强化单元，以补偿信号的衰减，但此并不影响信号发射端与信号接收端两信号的对应关系。

可被理解的是，如在本文所使用，用语[和/或]包含一个或多个相关的列出项目的任一和所有组合，也就是说，其指代多个组件以[和]，还有以[或]连结的样式。

另一可被理解的是，当称一组件位于另一组件上(on,above)时，其可为直接位于其他组件上、或介于其中间的组件可出现在其间。相反地，当称一组件直接位于另一组件上时，并无介于中间的组件出现。

另一可被理解的是，虽然在本公开使用[第一]、[第二]和[第三]等用语来描述各种组件、零件、区域、层和/或部分，但此些用语不应限制这些组件、零件、区域、层和/或部分。这些用语仅用以区别一组件、零件、区域、层和/或部分与另一组件、零件、区域、层和/或部分。因此，可在不脱离本公开所教导的情况下，将以下讨论的第一组件、零件、区域、层和/或部分称为第二组件、零件、区域、层和/或部分。

在本文所使用的用语仅用于描述特定实施例的目的，并非用以限制本公开。如在本文所使用，除非内容清楚指定，单数形式[一]与[该]亦欲包含复数形式。将进一步了解的是，用语[包含]或[具有]应用在说明书中时，明确说明所述特征、区域、整体、步骤、操作、元素、及/或构件的存在，但并未排除一个或更多其他特征、区域、整体、步骤、操作、组件、零件及/或其族群的存在或加入。

此外，相对用语例如[下]或[底部]、[上]或[顶部]、和[左]或[右]，在本文中可用以描述如图中所绘示的一组件与另一组件的关系。可被理解的是，除了图中所描绘的方位外，相对用语意欲包含组件的不同方位。例如：如果图中的组件翻转，被描述为在此另一组件的[下]侧的组件接下来将位于此另一组件的[上]侧的方位。因此，例示性用语[下]根据图的特定方位可包含[下]和[上]的两方位。相同地，如果图中的组件翻转，被描述为在另一组件[之下]或[下方]的组件接下来将位于此另一组件[上方]的方位。因此，例示性用语[之下]或[下方]可包含上方和下方的两方位。

如果本文中无额外指定，在本文中所使用的用语[大约]、[约]或[近乎]应大体上意指在给定值或范围的百分之二十以内，较佳为在百分之十以内，更佳为在百分之五以内。在此所提供的数量为近似，意指如果无特别陈述，可以用语[大约]、[约]或[近乎]加以表示。

如在权利要求中以“动词”来限定装置权利要求，在特定情形下，依照本领域通常知识者的理解，类似限定可理解为对于结构上的描述而非属于制造方法的限定。举例而言：第一组件[焊接]于第二组件、第一组件[设置]于第二组件之上、第一组件[形成]于第二组件、[接地]导线、[经扭曲]的柱体、基板[涂布]有印刷材料以及导电通孔(viaorthroughhole)，[暴露]其下的金属电极。

如在本文中所使用的用语[暴露]、[裸露]或[露出]并非意指所述组件或结构露出在外部空间中，而可能仅指所述组件或结构未完全被覆盖于其上的另一组件完全覆盖。

在本文中所使用的用语[包围]、[围绕]或类似用语，并不表示围绕物必须完整围绕被围绕物。

在本文中所使用的用语使用的用语[相邻]、[邻近]或类似用语，并不表示两[相邻]、[邻近]的组件之间完全没有其他中间组件。

以下如果使用[系统]、[模块]、[功能单元]、[运算单元]以及[处理单元]或类似用语，其可用以指称特定应用集成电路(applicationspecificintegratedcircuit,asic)、电子电路、电子电路的整体、逻辑电路的组合、现场可编程逻辑阵列(fieldprogrammablegatearray,fpga)、具有处理指令能力的处理器或者是其他适以执行上述组件的功能的硬件结构，并且也可以用以指代以上列举的各种样式的组合、其部分或是包含上述列举的各种样式的结构，例如系统芯片。[系统]、[模块]、[功能单元]、[运算单元]以及[处理单元]或类似用语所指代的结构，也可以包含内存，用以储存处理器所执行的指令或编码。

请参照图1，图1是依据本发明的一个实施例所绘示的显示面板的结构示意图。如图1所示，显示面板1包含面板10与控制模块11。控制模块11与面板10电性耦接。实际上，显示面板1与外部的图形处理单元(graphicsprocessingunit，gpu)12连接，图形处理单元12是用以执行绘图运算，从而将运算后的画面数据传递至显示面板1，进而显示画面于屏幕，图形处理单元12例如为显示面板的上层控制电路、显示适配器、绘图芯片或整合于其他芯片中的绘图芯片。面板10具有多个像素px。在一个例子中，每个像素px具有多个子像素，分别对应光的三原色(rgb)，通过子像素的不同灰阶值，进而产生不同的画面。在图1的实施例中，显示面板1还具有移位寄存器13，电性耦接面板10与控制模块11。移位寄存器13包含多个移位寄存单元sr1_1-sr_q。多个移位寄存单元sr1_1-sr_q相互地串接。实际上，多个移位寄存单元sr1_1-sr_m用以输出信号，以依序使能面板10上的多条栅极信号线gl_1-gl_m，使得图形处理单元12所送出的画面数据可以被写入像素中。在一实施例中，移位寄存单元sr1_(m+1)-sr_q是虚拟(dummy)的移位寄存单元，由于多个移位寄存单元sr1_1-sr_m的最后数级的移位寄存单元并无后续的移位寄存单元的设置，因此可以通过其虚拟的移位寄存单元，用以将所述的移位寄存单元sr1_1-sr_m最后的数级移位寄存单元的控制信号或输出信号的电位下拉。

请一并参照图1与图2，图2是依据本发明的一个实施例所绘示的信号控制的波形图。如图2所示，当控制模块11接收第一画面数据data1后，会以第一画面数据data1更新面板10的显示画面。具体来说，控制模块11会先收到一个启动信号vst(如图2中最左边的启动信号vst)，控制模块11会进一步地通过多个移位寄存单元sr1_1-sr_m，从栅极信号线gl_1开始，到栅极信号线gl_m依序地使能。当栅极信号线gl_m完成使能后，面板10的显示画面即以依据第一画面数据data1被更新。实际上，当第一画面data1的各像素数据都被写入对应的像素后，会有一段空白区间bk。

第一画面data1被写入且空白区间bk结束后，如果控制模块11未接收到第二画面数据data2，控制模块11会选择性地产生内部信号vst_int。如图2所示，如果是控制模块11产生内部信号vst_int，会以相同的第一画面data1再一次地写入面板10。请一并参照图1与图3，图3是依据本发明的一个实施例所绘示的信号控制的波形图。如图3所示，将第一画面data1写入后，控制模块11接收到下一个启动信号vst与第二画面数据data2时，控制模块11会使用该启动信号vst，以使能移位寄存器13中的多个移位寄存单元sr_1-sr_m，进而依序使能面板10的多个栅极信号线gl_1-gl_m，并以第二画面数据data2更新面板10的显示画面。

在一个实施例中，控制模块11包含判断单元112、寄存单元114与控制单元116。如图1所示，控制单元116电性耦接判断单元112与寄存单元114。控制单元116可以是一种控制电路，用以与外围的装置进行数据的传输，例如读取寄存单元114中的数据，或是将数据传入面板10的像素px中。判断单元112用以在面板10的显示画面被第一画面数据data1更新后，判断是否收到第二画面数据data2。判断单元112可以是一种具有判断机制的硬件电路、固件或软件，用以判断是否接收到数据。例如，当判断单元112接收到文件尾(endoffile,eof)标志时，判断收到第二画面数据data2。在一个实施例中，当判断单元112判断收到第二画面数据data2时，会进一步地将启动信号vst与第二画面数据data2送出。在另一实施例中，当判断单元112判断收到第二画面数据data2与启动信号vst时，会进一步地将启动信号vst与第二画面数据data2送出。在又一个实施例中，当判断单元112判断收到启动信号vst时，会进一步地将启动信号vst与来自图形处理单元12的第二画面数据data2送出。在又一个实施例中，当判断单元112判断收到第二画面数据data2，会使控制单元输出启动信号vst以及第二画面数据data2。所送出的第二画面数据data2会被用来更新寄存单元114。在一个例子中，寄存单元114是寄存器(register)或是内存，可以用来暂存指令、数据或地址的储存部件。在此实施例中，当尚未收到第二画面数据data2时，寄存单元114中储存有第一画面数据data1的各像素数据。而当第二画面数据data2被接收之后，第二画面数据data2会被用来覆写原本的第一画面数据data1。当控制单元116产生启动信号vst时，会读取寄存单元114中所储存的第二画面数据data2，输出启动信号vst以触发移位寄存器13，并将第二画面数据data2写入面板10，以更新显示画面。

在一个实施例中，当判断单元112收到移位寄存单元sr1_m的输出信号g(m)，开始依据时钟信号计算一时间区间(也就是空白区间bk)，而当空白区间bk结束而尚未收到完整的第二画面数据data2时，会选择性地产生内部信号vst_int。在此实施例中，当判断单元112收到虚拟的移位寄存单元sr1_n的输出信号g(n)，而尚未收到完整的第二画面数据data2时，会选择性地产生内部信号vst_int。在一个例子中，内部信号vst_int是由判断单元112所产生，在另一实施例中内部信号vst_int是由控制单元116所产生。如果判断单元112产生内部信号vst_int，控制单元116会接收到此内部信号vst_int，内部信号vst_int触发多个移位寄存单元sr1_1-sr_m，使得栅极信号线gl_1-gl_m被使能，而将第一画面数据data1写入面板10，以更新显示画面。在一个实际的例子中，假设判断单元112在收到实体的移位寄存单元sr1_m的输出信号g(n)(非虚拟移位寄存单元)，代表空白区间bk结束，此时仍尚未收到完整的第二画面数据data2，控制单元116会产生内部信号vst_int，如图2所示。每当控制单元116产生内部信号vst_int时，便以第一画面数据data1更新面板10的显示画面。由于画面更新的频率很快，因此当以相同的第一画面数据data1更新显示画面时，以用户的视觉上来说，面板10是一直维持同一显示画面。

在一个实施例中，如图2所示，以第一画面数据data1更新面板10的显示画面占用第一时间长度t1。判断单元112还用以接收来自外部的图形处理单元12所发送的侦测信号ds。侦测信号ds是关于第二画面数据data2的传送信息ms。传送信息ms包含启动信号vst与第二画面数据data2的传送时间信息。具体来说，当判断单元112接收到侦测信号ds时，可以通过传送信息ms，进一步地得知即将接收到第二画面数据data2的具体时间信息。当判断单元112未收到第二画面数据data2时，依据传送信息ms所包含的传送时间信息与第一时间长度t1，控制单元116选择性地产生内部信号vst_int。

以一个实际的例子来说，如图1与图2所示，控制模块11在空白区间bk结束时，要求图形处理单元12发送侦测信号ds至判断单元112。在另一实施例中，图形处理单元12主动地发送侦测信号ds至判断单元112。判断单元112便可以得到传送信息ms所包含的传送时间信息ts，也就是说，判断单元112得知将会在时间信息ts的这个时间点接收到第二画面数据data2。在另一个例子中，图形处理单元12在空白区间bk结束之前，发送侦测信号ds至判断单元112。藉此，判断单元112可以进一步地运算出收到第二画面数据data2之前的第二时间长度t2。在图2的实施例中，所述的第二时间长度t2是从最后一次空白区间bk结束的时点至传送时间信息ts的时点之间的时间长度。如果判断单元112判断第二时间长度t2小于第一时间长度t1，则延长第一时间长度t1。请一并参照图2与图4，图4是依据本发明的一个实施例所绘示的信号控制的波形图。当在图2的例子中，判断单元112判断第二时间长度t2小于第一时间长度t1时，如图4所示，则控制模块11停止画面更新，也就是等于空白区间会被持续地延长，直至判断单元112在时间信息ts的时间点收到第二画面数据data2。也就如图4所示，在空白区间bk之后有延长空白区间bk’。当判断单元112收到第二画面数据data2后，第二画面数据data2会被传送至寄存单元114。控制单元116则读取寄存单元114所储存的第二画面数据data2，依据启动信号vst更新面板10的显示画面。在此实施例中，由于控制单元116产生一个内部信号vst_int而使第一画面数据data1写入面板10，在时间上会需要占用第一时间长度t1。因此，如果依据接收到第二画面数据data2的时间信息ts而得知第二时间长度t2小于第一时间长度t1时，并不能顺利产生内部信号vst_int而使第一画面数据data1被写入。换句话说，当在产生内部信号vst_int，使第一画面数据data1被写入面板10的过程中，就已经接收到第二画面数据data2，此时，面板10显示会发生错误，因此，可以通过前述的延长空白区间bk，便可以避免画面显示错误的问题。

请一并参照图5与图6，图5与图6是分别依据本发明的一个实施例所绘示的信号控制的波形图。如图5所示，如果判断单元112判断第二时间长度t2大于第一时间长度t1，则控制单元116产生内部信号vst_int，如图6所示。控制单元116依据所产生的内部信号vst_int，将第一画面数据data1写入面板10，以更新显示画面。在图5与图6的实施例中，由于第二时间长度t2仅稍微地大于第一时间长度t1，因此控制单元116在第二时间长度t2内仅产生一个内部信号vst_int。然而，在其他例子中，当第二时间长度t2远大于第一时间长度t1时，控制单元116会在第二时间长度t2内产生多个内部信号vst_int。在一个例子中，当第二时间长度t2远大于第一时间长度t1时，控制单元116会在第二时间长度t2内产生多个内部信号vst_int，而控制单元116依据这些内部信号vst_int，重复写入第一画面数据data1所占用的时间长度相近但不相等。

在一个例子中，图1的每一个移位寄存单元sr_1-sr_q均具有上拉电路，用以依据控制节点的电压，将移位寄存单元sr_1-sr_q对应的时钟信号送至输出端。当收到启动信号vst时，将控制节点的电压及/或移位寄存单元的输出端调整至参考电压vss，以禁用面板10的栅极信号线。以一个实际的例子来说，请一并参照图1与图7，图7是依据本发明的一个实施例所绘示的移位寄存单元的电路架构图。如图7所示，移位寄存单元sr_1具有第一上拉电路puc_1。第一上拉电路puc_1包含晶体管t21，其主控端电性耦接控制节点cn上的第一控制信号q(n)的电压，第一端电性耦接第一时钟信号hc1，第二端电性耦接输出端out。当移位寄存单元sr_1被使能时，第一上拉电路puc_1中第一控制信号q(n)的电压会被设置为高准位。此时，晶体管t21被导通，使得第一时钟信号hc1被传送至输出端out。也就是说，输出端out的第一输出信号g(n)会被调整为第一时钟信号hc1的电位，以使能移位寄存单元sr_1所对应的栅极信号线gl_1。当栅极信号线gl_1被使能时，面板10中，对应栅极信号线gl_1的第一列像素px会被驱动，从而显示对应的画面数据。图7仅绘示其中一个移位寄存单元的电路架构作为举例说明，但本发明中其他的移位寄存单元亦具有相同架构。

在一个实施例中，如图7所示，移位寄存单元sr_1还具有第二上拉电路puc_2、下拉电路pdc、箝制电路cdc以及控制电路ctc。第二上拉电路puc_2包含晶体管t11与t12。晶体管t12的主控端电性耦接第二控制信号q(n-2)，其第一端电性耦接第二时钟信号hc3，第二端电性耦接晶体管t11的主控端。晶体管t11的第一端电性耦接第二输出信号g(n-2)，第二端电性耦接第一控制信号q(n)。当第二控制信号q(n-2)与第二时钟信号hc3均为高准位状态时，晶体管t11被导通，使第一控制信号q(n)被调整至第二输出信号g(n-2)的电位。下拉电路pdc包含晶体管t33-t64，下拉电路pdc依据第一控制信号q(n)与下拉信号lc1、lc2，将第一输出信号g(n)调整至参考电压vss。在一个实施例中，当下拉信号lc1或是下拉信号lc2其中至少一个的电位是为高准位状态时，第一输出信号g(n)的电位会被调整至参考电压vss。

箝制电路cdc包含晶体管t31与晶体管t41，箝制电路cdc依据第三输出信号g(n+2)，将第一输出信号g(n)与第一控制信号q(n)调整至参考电压vss。控制电路ctc电性耦接第一输出信号g(n)与第一控制信号q(n)，多个移位寄存单元sr_1-sr_q中第一级的移位寄存单元sr_1的第二上拉电路puc_2具有信号输入端(也就是图7所示的移位寄存单元sr_n中接收第二控制信号q2(n-2)的端点)，接收启动信号vst，用以更新面板10的显示画面。控制电路ctc依据启动信号vst，将第一输出信号g(n)或第一控制信号q(n)调整至参考电压vss，以禁用面板10的多个栅极信号线gl_1-gl_n。在一个实施例中，控制电路ctc包含第一晶体管t1，其主控端用以接收启动信号vst，第一端用以输出第一输出信号g(n)，第二端用以接收参考电压vss。第一晶体管t1用以依据启动信号vst，将第一输出信号g(n)拉低至参考电压vss。在另一实施例中，控制电路ctc包含第二晶体管t2，其主控端用以接收启动信号vst，第一端用以接收第一控制信号q(n)，第二端用以接收参考电压vss。第二晶体管t2用以依据启动信号vst，将第一控制信号q(n)拉低至参考电压vss。

以实际的例子作说明，当移位寄存器13收到启动信号vst时，控制电路ctc会先将所有的移位寄存单元sr_1-sr_q中控制节点cn的第一控制信号q(n)的电压和/或其输出端out的第一输出信号g(n)调整至参考电压vss。实际上，所述的参考电压vss通常是为低准位电压、接地电压或禁用电压。当控制节点cn的第一控制信号q(n)的电压和/或输出端out的第一输出信号g(n)被调整至参考电压vss时，移位寄存单元sr_1-sr_n所对应的多个栅极信号线gl_1-gl_m同时被禁用。此时，第一级的移位寄存单元sr_1的第二上拉电路puc_2接收启动信号vst，从而使得移位寄存器13开始从第一级的移位寄存单元sr_1起始，依序地往下一级使能所对应的栅极信号线gl_1-gl_m，由此更新面板10的显示画面。在一实施例中，控制电路ctc具有前述的第一晶体管t1与第二晶体管t2，当控制模块11收到启动信号vst时，通过第一晶体管t1与第二晶体管t2，分别将输出端out的第一输出信号g(n)与控制节点cn的第一控制信号q(n)的电压调整至参考电压vss，进一步可以确保多个栅极信号线gl_1-gl_n能够被禁用。

由前述可以得知，控制电路ctc主要是用以将移位寄存单元sr_1-sr_n的第一输出信号g(n)或第一控制信号q(n)拉低至低准位的参考电压vss。其目的是在于避免使能所对应的栅极信号线gl_1-gl_m并且以旧有的第一画面数据data1更新新的过程中，接收到下一个启动信号vst，而导致面板10中同时有多个栅极信号线被使能，而使得面板10的显示画面产生异常。也就是说，当接收到下一个启动信号时，面板10的多个栅极信号线gl_1-gl_m会从头开始被依序地使能，而使面板10被第二画面数据data2更新。举例来说，请一并参照图1与图8，图8是依据本发明的一个实施例所绘示的信号控制的波形图。如图8所示，控制模块11在接收到第一个启动信号vst(图8中最左边的启动信号vst)后，依序使能栅极信号线gl_1-gl_n，以写入第一数据信号data1。而后，判断单元112连续产生两个内部信号vst_int，控制模块11在接收到此两个内部信号vst_int后，同样地，依序使能栅极信号线gl_1-gl_n，以重复写入第一数据信号data1。当判断单元112产生第三个内部信号vst_int并传送至控制模块11时，控制模块11开始从栅极信号线gl_1到栅极信号线gl_n依序地使能，以便重复写入第一数据信号data1。如图8所示，控制模块11在还没完成使能所有的栅极信号线gl_1-gl_n时，就已经接收到下一个启动信号vst。换句话说，控制模块11原本是要在时点t1完成使能所有的栅极信号线gl_1-gl_n。但控制模块11仅使能到其中一个栅极信号线(例如1080个栅极信号线的第540个栅极信号线)时，便接收到下一个启动信号vst。此时，控制模块11会使用所述的下一个启动信号vst，以使能第一个栅极信号线。为了避免同一时间，第一个栅极信号线与第540个栅极信号线同时被使能而导致显示画面异常。控制电路ctc会将所有的移位寄存单元sr_1-sr_n的第一输出信号g(n)或第一控制信号q(n)拉低至低准位的参考电压vss。如此一来，面板10便可以正常从第一个栅极信号线开始重新使能的程序，进而写入第二画面数据data2。在另一实施例中，请参照图9，图9是依据本发明的一个实施例所绘示的信号控制的波形图。如图9所示，当判断单元112产生第三个内部信号vst_int并传送至控制模块11时，控制模块11已经依序地使能栅极信号线gl_1-gl_n，并进入到空白区间bk。原本空白区间bk是要在时点t2才会结束，但由于在空白区间bk结束之前，控制模块11已接收到下一个启动信号vst，为了避免画面异常，控制电路ctc将所有的移位寄存单元sr_1-sr_n的第一输出信号g(n)或第一控制信号q(n)拉低至低准位的参考电压vss。

请参照图10a，图10a是依据本发明的一个实施例所绘示的信号控制方法流程图，此信号控制方法适于更新图1中面板10的显示画面。在步骤s202中，控制模块11中的控制单元116以第一画面数据data1更新面板10的显示画面。在步骤s204中，判断单元112判断是否接收到第二画面数据data2。在步骤s206中，当判断单元112未接收到第二画面数据data2时，选择性地产生内部信号vst_int，并回到以第一画面数据data1更新面板10的显示画面的步骤s202中。在步骤s208中，当判断单元112接收到启动信号vst与第二画面数据data2时，使用启动信号vst使能移位寄存器13中的多个移位寄存单元sr_1-sr_q，以依序使能面板10的多个栅极信号线gl_1-gl_m，并以第二画面数据data2更新显示画面。

在一个实施例中，以第一画面数据data1更新面板10的显示画面占用第一时间长度t1。请参照图10b，图10b是依据本发明的另一实施例所绘示的信号控制方法流程图。如图10b所示，图10a的步骤s206中，在未接收到启动信号vst与第二画面数据data2时，选择性地产生内部信号vst_int，并回到以第一画面数据data1更新面板10的显示画面的步骤中，进一步包含在步骤s206a中，判断单元112接收侦测信号ds。侦测信号是关于启动信号vst与第二画面数据data2的传送信息ms。在步骤s206b中，判断单元112依据传送信息ms与第一时间长度t1，选择性地产生内部信号vst_int。

请参照图10c，图10c是依据本发明的另一实施例所绘示的信号控制方法流程图。如图10c所示，图10b的步骤s206b中，依据传送信息ms与第一时间长度t1，选择性地产生内部信号的步骤包含，在步骤s206b_1中，判断单元112判断在接收启动信号vst以前的第二时间长度t2是否大于第一时间长度t1。在步骤s206b_2中，当第二时间长度t2大于第一时间长度t1时，产生内部信号vst_int并以第一画面数据data1更新面板10的显示画面。在步骤s206b_3中，当第二时间长度t2小于第一时间长度t1时，延长第一时间长度t1并以第二画面数据data2更新面板10的显示画面。

请参照图10d，图10d是依据本发明的另一实施例所绘示的信号控制方法流程图。如图10d所示，在图10a的步骤s208中，在当接收到启动信号vst与第二画面数据data2时，以第二画面数据data2更新显示画面的步骤中包含，在步骤s208a中，当收到启动信号vst时，将控制节点cn的电压和/或移位寄存单元sr_1-sr_n的输出端调整至参考电压vss，以禁用面板10的栅极信号线gl_1-gl_m。在接下来的步骤s208b中，当栅极信号线gl_1-gl_m被禁用后，移位寄存单元sr_1-sr_n依序使能栅极信号线gl_1-gl_m，以第二画面数据data2更新面板10的显示画面。

综合以上所述，本发明的信号控制方法与显示设备，在两个相邻的启动信号之间，产生数个内部信号，进而以第一画面数据重复地更新显示画面，以避免面板在频率切换时，造成面板的材料极化，从而改善显示画面的亮度差异。且当接收到下一个启动信号时，通过控制电路的设置，得以避免同时间有数条栅极信号线被使能，而导致显示画面出现异常。

虽然本发明以前述实施例如上予以公开，然而其并非用以限定本发明。在不脱离本发明的精神和范围内，所做出的更动与润饰，均属本发明的专利保护范围。关于本发明所界定的保护范围请参考所附的权利要求。