显示器的制作方法

本实用新型整体涉及电子设备，并且更具体地涉及具有显示器的电子设备。

背景技术：

电子设备通常包括显示器。显示器诸如有机发光二极管显示器包括具有发光二极管的像素阵列。

设计具有发光二极管的显示器可能是有挑战性的。如果不仔细认真，高晶体管泄露电流、慢晶体管开关速度、路由复杂性、欧姆损耗导致的电压降以及其他问题可能会对显示器性能造成不利影响。

技术实现要素：

电子设备可具有显示器。该显示器可以具有组织成行和列的像素阵列。每个像素可以具有响应于施加驱动电流而发光的发光二极管，诸如有机发光二极管。每个像素中的驱动晶体管可以响应于跨驱动晶体管的栅极和源极的栅极-源极电压而向该像素的发光二极管供应驱动电流。

每个驱动晶体管的源极可以耦接到正电源。发射晶体管可以与每个像素的驱动晶体管和发光二极管串联耦接在正电源和接地电源之间。像素可以包括第一开关晶体管和第二开关晶体管。数据存储电容器可以耦接于每个像素中的驱动晶体管的栅极和源极之间。可以从显示驱动器电路向开关晶体管和发射晶体管的栅极提供控制信号。

信号线可以设置在像素列中以路由信号，诸如数据信号、从驱动晶体管感测的驱动电流，以及位于显示驱动器电路和像素之间的预先确定的电压，诸如基准电压。开关晶体管、发射晶体管和驱动晶体管可以包括半导体氧化物晶体管和硅晶体管，并且可以是n沟道晶体管或p沟道晶体管。

根据一个实施方案，提供了一种显示器，该显示器包括显示驱动器电路、像素阵列和位于显示驱动器电路和像素之间传递信号的信号线，每个像素包括串联耦接于正电源和接地电源之间的发射晶体管、驱动晶体管和发光二极管，以及耦接于第一路径和驱动晶体管栅极之间的第一开关晶体管、耦接于第二路径和驱动晶体管源极之间的第二开关晶体管，以及耦接于驱动晶体管栅极和源极之间的电容器。

根据另一个实施方案，驱动晶体管耦接于发射晶体管和发光二极管之间，并且第一开关晶体管包括半导体氧化物晶体管。

根据另一个实施方案，第二开关晶体管包括硅晶体管。

根据另一个实施方案，驱动晶体管和发射晶体管是硅晶体管。

根据另一个实施方案，第一开关晶体管是n沟道晶体管，并且第二开关晶体管、发射晶体管和驱动晶体管是p沟道晶体管。

根据另一个实施方案，第二路径是在电流感测操作期间从驱动晶体管向显示驱动器电路传送所感测电流并在数据加载操作期间向电容器传送数据信号的共享路径。

根据另一个实施方案，像素阵列包括像素的列和像素的行，并且信号线包括在每个列中用作该列中每个像素的第二路径的独立信号线。

根据另一个实施方案，第一路径包括全局信号路径，该全局信号路径从显示驱动器电路向像素行和列中的每个像素供应公共电压。

根据另一个实施方案，第一开关晶体管包括n沟道晶体管，并且发射晶体管、驱动晶体管和第二开关晶体管包括p沟道晶体管。

根据另一个实施方案，第一开关晶体管包括半导体氧化物晶体管。

根据另一个实施方案，发射晶体管、驱动晶体管和第二开关晶体管包括硅晶体管。

根据一个实施方案，提供了一种显示器，该显示器包括显示驱动器电路、像素阵列和位于显示驱动器电路和像素之间传递信号的信号线，每个像素包括串联耦接于正电源和接地电源之间的驱动晶体管、发射晶体管和发光二极管，驱动晶体管的源极耦接到正电源，以及耦接于第一路径和驱动晶体管栅极之间的第一开关晶体管、耦接于第二路径和发射晶体管和发光二极管之间节点之间的第二开关晶体管，以及耦接于驱动晶体管栅极和源极之间的电容器。

根据另一个实施方案，第一开关晶体管、第二开关晶体管、驱动晶体管和发射晶体管是p沟道晶体管。

根据另一个实施方案，第一开关晶体管、第二开关晶体管、驱动晶体管和发射晶体管包括硅晶体管，像素被布置成行和列，并且像素的每个列具有形成该列中的每个像素的第一路径的数据线，并且具有形成该列中的每个像素的第二路径的基准电压线。

根据一个实施方案，提供了一种显示器，该显示器包括显示驱动器电路、耦接到显示驱动器电路的数据线、耦接到显示驱动器电路的栅极线以及像素阵列，像素通过数据线从显示驱动器电路接收数据并利用通过栅极线从显示驱动器电路接收的控制信号而被控制，像素阵列中的每个像素具有串联耦接于第一电源端子和第二电源端子之间的发光二极管、驱动晶体管以及第一发射使能晶体管和第二发射使能晶体管，每个像素具有耦接于驱动晶体管的源极端子和驱动晶体管栅极端子之间的电容器，每个像素具有耦接于基准电压线和驱动晶体管栅极之间的第一开关晶体管并具有耦接于数据线中的一个数据线和驱动晶体管的源极端子之间的第二开关晶体管，栅极线向第一发射使能晶体管和第二发射使能晶体管并向第一开关晶体管和第二开关晶体管供应控制信号，第一开关晶体管具有半导体氧化物有源区，第二开关晶体管、第一发射使能晶体管和第二发射使能晶体管和驱动晶体管具有硅有源区。

根据另一个实施方案，显示驱动器电路被配置为供应控制信号和数据以在导通偏置应力周期期间操作像素阵列，在导通偏置应力周期期间，向驱动晶体管施加导通偏置应力以预先调节驱动晶体管。

根据另一个实施方案，显示驱动器电路被配置为在感测周期期间通过测量流经数据线的电流对驱动晶体管进行阈值电压测量。

根据另一个实施方案，该显示驱动器电路被配置为在感测周期期间通过栅极线供应控制信号，以截止第一开关晶体管，并导通第二开关晶体管，截止第一发射使能晶体管以及导通第二发射使能晶体管。

根据另一个实施方案，该显示驱动器电路被配置为在感测周期期间通过栅极线供应控制信号，以导通第一开关晶体管，并导通第二开关晶体管，截止第一发射使能晶体管以及导通第二发射使能晶体管。

根据一个实施方案，提供了一种显示器，该显示器包括显示驱动器电路、耦接到显示驱动器电路的数据线、耦接到显示驱动器电路的栅极线以及像素阵列，像素通过数据线从显示驱动器电路接收数据并利用通过栅极线从显示驱动器电路接收的控制信号而被控制，像素阵列中的每个像素包括串联耦接于第一电源端子和第二电源端子之间的具有阳极和阴极的发光二极管、驱动晶体管以及第一发射使能晶体管和第二发射使能晶体管，每个像素具有耦接于驱动晶体管的源极端子和驱动晶体管的栅极端子之间的电容器，每个像素具有耦接于基准电压线和驱动晶体管栅极之间的第一开关晶体管并具有耦接于数据线中的一个数据线和驱动晶体管的源极端子之间的第二开关晶体管，每个像素包括具有耦接到发光二极管阳极的端子的旁路晶体管，栅极线向第一发射使能晶体管和第二发射使能晶体管并向第一开关晶体管和第二开关晶体管供应控制信号，第一开关晶体管具有半导体氧化物有源区，第二开关晶体管、第一发射使能晶体管和第二发射使能晶体管、驱动晶体管和旁路晶体管具有硅有源区。

通过附图和下面的详细描述，更多特征将会更加显而易见。

附图说明

图1是根据一个实施方案的例示性显示器的示意图。

图2是根据一个实施方案的针对显示器的例示性像素的电路图。

图3和图4是示出了根据一个实施方案操作图2中所示类型的具有像素的显示器所涉及的例示性信号的时序图。

图5是根据一个实施方案的针对显示器的另一个例示性像素的电路图。

图6和图7是示出了根据一个实施方案操作图5中所示类型的具有像素的显示器所涉及的例示性信号的时序图。

图8是根据一个实施方案的针对显示器的其他例示性像素的电路图。

图9和图10是示出了根据一个实施方案操作图8中所示类型的具有像素的显示器所涉及的例示性信号的时序图。

图11是根据一个实施方案的针对显示器的另外的例示性像素的电路图。

图12和图13是示出了根据一个实施方案操作图11中所示类型的具有像素的显示器所涉及的例示性信号的时序图。

图14是根据一个实施方案具有五个晶体管和一个电容器的例示性像素电路的示意图。

图15是示出了根据一个实施方案参与操作具有图14中所显示类型的像素的显示器的信号的时序图。

图16是根据一个实施方案的图14的像素电路在导通偏置应力操作期间的示意图。

图17是根据一个实施方案的图14的像素电路在数据写入操作期间的示意图。

图18是根据一个实施方案的图14的像素电路在发射操作期间的示意图。

图19是根据一个实施方案的图14的像素电路在收集阈值电压信息时的示意图。

图20A和图20B是示出了根据一个实施方案操作具有图14中所示像素的显示器所涉及的信号的时序图。

图21是根据另一个实施方案的图14的像素电路在收集阈值电压信息时的示意图。

图22是示出了根据一个实施方案的参与操作具有图21中所显示像素的显示器的信号时序图。

图23是根据一个实施方案的具有旁路晶体管的例示性像素的电路图。

图24是示出了根据一个实施方案可以在操作图23的像素中使用的类型的控制信号的示意图。

图25是根据一个实施方案的具有旁路晶体管的另一个例示性像素的电路图。

图26是示出了根据一个实施方案可以在操作图25的像素中使用的类型的控制信号的示意图。

图27、图28、图29、图30和图31示出了用于图25中所示类型的像素的例示性操作。

图32是示出了可以如何执行结合图30所述类型的电流感测操作的示意图。

具体实施方式

诸如图1所示的显示器14的显示器可以用于诸如平板计算机、膝上型计算机、台式计算机、显示器、移动电话、媒体播放器、手表设备或其他可穿戴电子设备，或者其他适当电子设备的设备中。

显示器14可以是有机发光二极管显示器或可以是基于其他类型显示技术的显示器(例如，具有由离散晶体半导体模片形成的发光二极管的显示器、具有量子点发光二极管的显示器等)。在本文中有时将显示器14为有机发光二极管显示器的配置描述作为示例。然而，这仅仅是例示性的。如果需要，可使用任何合适类型的显示器。

显示器14可以具有矩形形状(即，显示器14可以具有矩形器件封装和围绕矩形器件封装延伸的矩形周边边缘)或者可以具有其他适当形状。显示器14可以是平面的或可以具有弯曲的外形轮廓。

如图2所示，显示器14可具有在基板24上形成的像素22的阵列。基板24可由玻璃、金属、塑料、陶瓷或其他基板材料形成。像素22可以通过诸如垂直路径16的路径接收数据信号和其他信号。每个垂直路径16可以与相应列的像素22相关联并且可以包含一个或多个信号线。像素22可以通过诸如水平路径18的路径接收水平控制信号(有时称为发射使能控制信号或发射信号、扫描信号或者栅极信号)。每个水平路径18可以包含一个或多个水平信号线。

显示器14中可以有任意适当数量的行和列的像素22(例如，十个或更多、一百个或更多，或者一千个或更多)。每个像素22可以具有在由薄膜晶体管电路(例如，薄膜晶体管、薄膜电容器等)形成的像素电路的控制下发光的发光二极管。像素22的薄膜晶体管电路可以包括诸如多晶硅薄膜晶体管的硅薄膜晶体管、诸如铟镓锌氧化物晶体管的半导体氧化物薄膜晶体管，或由其他半导体形成的薄膜晶体管。像素22可以包含不同颜色的发光二极管(例如，分别用于红色、绿色和蓝色像素的红色、绿色和蓝色二极管)，来为显示器14提供显示彩色图像的能力。

可以将像素22布置成矩形阵列或其他形状的阵列。像素阵列22形成显示器14的有源区并且在为用户显示图像时使用。显示器14的非有源部分可以沿有源区AA的一个或多个边缘延伸。非有源区形成显示器14的边界并且可以没有像素22。

显示驱动器电路20可用于控制像素22的操作。显示驱动器电路20可以由集成电路、薄膜晶体管电路或其他适当电路形成并且可以位于显示器14的非有源区中。显示驱动器电路20可以包含通信电路，用于与诸如微处理器、存储器以及其他存储和处理电路的系统控制电路通信。在操作期间，系统控制电路可以为电路20供应要在显示器14上显示的图像的信息。

为了在像素22上显示图像，诸如电路20A的显示驱动器电路可以向垂直线16供应图像数据，同时通过路径26向诸如显示驱动器电路20B(例如，栅极驱动器电路)的支持显示驱动器电路发出时钟信号和其他控制信号。如果需要，电路20还可以向显示器14的相对边缘上的栅极驱动器电路20B供应时钟信号和其他控制信号。

栅极驱动器电路20B(有时称为水平控制线控制电路)可以被实现为集成电路的部分和/或可以使用薄膜晶体管电路来实现。显示器14中的水平控制线18可以传送用于控制每行像素的栅极线信号(例如，扫描线信号、发射使能控制信号和其他水平控制信号)。每行像素22可以有任何适当数量的水平控制信号(例如，一个或更多、两个或更多、三个或更多、四个或更多等)。

像素22各自可以包括与发光二极管串联耦接的驱动晶体管。发射使能晶体管(发射晶体管)可以与驱动晶体管和发光二极管串联耦接在正端子和接地电源端子之间。每个像素中的存储电容器可以用于存储在相继图像帧之间加载的数据(例如，建立用于像素的像素亮度值的数据)。每个像素还可以具有一个或多个开关晶体管以支持数据加载操作和其他操作。

显示器14的帧频可以是60Hz或其他适合的帧频。如果需要，显示器14可以支持可变刷新率操作。在正常刷新率操作期间，显示器14的刷新率可以较高(例如，60Hz)。在显示器14上显示静态内容时，可以降低显示器14的刷新率(例如，至1-5Hz或其他适当的低刷新率)以节省功率。

像素22的电路(例如，诸如驱动晶体管、发光二极管等晶体管)可能受到老化效应的影响。显示驱动器电路20(例如，电路20A)可以包含周期性测量像素22性能的电流感测电路和其他补偿电路。基于这些周期性测量(例如，周期性电流感测测量，以测量像素的驱动晶体管产生的电流)，显示驱动器电路20可以对加载到像素22中的数据进行调节。对加载的像素数据进行的调节可以补偿测量的像素性能变化(例如，该调节可以补偿老化效应，由此确保显示器14表现出期望的均匀性和其他属性)。可以使用显示器14中诸如线路16的垂直线来执行电流感测(例如，像素22中的驱动晶体管的电流感测)。在正常操作期间(有时称为显示器14的“发射”模式)，可以断言发射控制线以导通像素22中的发射使能晶体管。可以在数据加载和电流感测操作期间截止发射使能晶体管。

像素22可以使用半导体氧化物晶体管和硅晶体管两者。半导体氧化物晶体管往往表现出比硅晶体管低的泄漏电流。硅晶体管往往比半导体氧化物晶体管更快地开关。通过适当选择每个像素中的哪些晶体管是半导体氧化物晶体管以及每个像素中的哪些晶体管是硅晶体管，并通过适当配置水平线、垂直线和其他像素电路，可以优化显示器性能。图2-图13示出了与显示器14的示例性实施方案相关联的各种像素电路布置和相关联的信号时序图。

如针对图2的像素22的例示性配置中所示，每个像素22可以包含响应于施加驱动电流Id而发光32的发光二极管，诸如发光二极管30。例如，发光二极管30可以是有机发光二极管。像素22的晶体管和电容器结构可以由基板24(图1)上的薄膜电路形成。通常，显示器14的每个像素22可以包括p沟道晶体管、n沟道晶体管、半导体氧化物晶体管、硅晶体管、一个或多个存储电容器和信号路径(例如，一个或多个垂直信号线和一个或多个水平信号线的部分)。

在图2的示例中，发光二极管30与发射使能晶体管(发射晶体管)TE和驱动晶体管TD串联耦接在正电源Vddel和接地电源Vssel之间。存储电容器Cst1保持Node2上加载的数据值，Node2连接到驱动晶体管TD的栅极。驱动晶体管TD的源极S耦接到正电源Vddel。驱动晶体管TD的栅极-源极电压Vgs的值(即，Node2和晶体管TD源极S处电源端子Vddel之间的电压差)确定了通过发光二极管30的驱动电流Id。使用施加到发射晶体管TE的栅极的发射控制信号EM来启用或禁用发射。开关晶体管T1和T2用于数据加载和电流感测操作。晶体管T1、T2、TD和TE全部可以是(例如)p沟道硅晶体管。

诸如图2的像素22的每个像素列22可以与一对垂直信号线16相关联。垂直信号线可以包括数据线(Data)和基准电压线(Vref)。数据线可以用于向数据存储电容器Cst1上加载数据。基准电压线有时称为感测线，可以用于在电流感测操作期间测量驱动晶体管TD的电流(例如，以评估老化)。基准电压线还可以用于向发射晶体管TE和发光二极管30(即，Node3)之间的节点上加载预先确定的电压。

诸如图2的像素22的每行像素22可以与三个水平信号线18相关联。水平信号线18可以包括施加到开关晶体管T1栅极的第一开关晶体管控制信号(扫描信号)Scan1、施加到开关晶体管T2栅极的第二开关晶体管控制信号(扫描信号)Scan2以及施加到发射晶体管TE栅极的发射使能信号(发射信号)EM。

图3中示出了信号时序图，该信号时序图示出了与从数据线Data向图2的像素22的Node2处的存储电容器Cst1加载数据相关联的信号。在正常操作(发射操作)期间，显示驱动器电路20B将EM保持为低，使得晶体管TE导通。在TE导通时，节点Node2上的数据值跨驱动晶体管TD的栅极G和源极S建立期望的Vgs值(源极S联系到Vddel)，由此为发光二极管30设置驱动电流Id的大小。在数据加载操作期间，电路20B将EM取高值，以截止晶体管TE并阻断电流Id。在EM为高时，电路20B将信号Scan1和Scan2取低，以导通晶体管T1和T2。在T2导通时，可以从线路Vref向Node3供应已知的基准电压。在T1导通时，可以向Node2处的电容器Cst1加载数据线(Data)上的当前数据信号。然后可以通过使EM取低值并且使Scan1和Scan2取高值来恢复发射操作。在发射期间，加载到Node2处的电容器Cst1上的数据值确定来自发光二极管30的光32的输出水平。

图4中示出了信号时序图，该信号时序图示出了与电流感测操作(可以周期性地，诸如每小时一次、每周一次等，通过中断正常发射操作来执行)相关联的信号。

在预加载期间，EM取高值，以防止电流在Scan1和Scan2取低值时流经发光二极管30。在Scan2低时，晶体管T2被导通，并且已知的基准电压被从线路Vref向Node3加载。在Scan1低时，已知的基准数据(“感测数据”)被从线路Data经由导通的晶体管T1向Node2加载。这为操作驱动晶体管TD确立已知条件(例如，Node3上预先确定的Vgs值和预先确定的电压)。

在为像素22加载感测数据后，执行电流感测操作。在感测操作期间，EM取低值，并且Scan2保持为低，而Scan1取高值。这样将流经驱动晶体管TD的电流路由到线路Vref中，Vref然后用作感测线。显示驱动器电路20B的补偿电路内的电流感测电路测量流经晶体管TD的电流量，使得可以评估晶体管TD的性能。显示驱动器电路20B的补偿电路能够使用诸如这些的电流测量来补偿像素22的老化效应(例如，影响晶体管TD针对给定Vgs值产生的驱动电流Id量的老化)。

在完成电流感测操作之后，可以通过使EM取高值、使Scan1取低值以导通晶体管T1，并保持Scan2为低值来从数据线Data向Node2上加载数据。在加载数据之后，通过使EM取低值以导通晶体管TE，并且使Scan1和Scan2取高值以截止晶体管T1和T2，可以将像素22置于发射模式。

图2的像素22的配置在每行像素22中的三条水平控制线上使用三个栅极控制信号，并在每列像素22中的两条垂直线上路由数据、基准电压信号和电流测量。每列的垂直线独立于其他列的垂直线工作(即，在具有N列像素22的显示器中，有N条独立线路Data和N条独立线路Vref)。

为了减小晶体管泄露电流，并由此允许显示器14在低刷新率下有效率地工作(例如，在显示器14被配置为支持可变刷新率操作时)，可以为像素22提供半导体氧化物开关晶体管。例如，图5的像素22的数据加载晶体管T1可以是n沟道半导体氧化物晶体管。晶体管TE、TD和T2可以是p沟道硅晶体管。

图6中示出了信号时序图，该信号时序图示出了与从数据线Data向图5的像素22中的Node2处的存储电容器Cst1加载数据相关联的信号。

在图5的像素22的正常操作(发射操作)期间，显示驱动器电路20B将EM保持为低，使得晶体管TE导通。驱动晶体管TD的源极S处于Vddel。在TE导通时，节点Node2上的数据值跨驱动晶体管TD的栅极G和源极S建立期望的栅极-源极电压Vgs，由此为发光二极管30设置驱动电流Id的大小。

在数据加载操作期间，电路20B将EM取高值，以截止晶体管TE并阻断电流Id。在EM为高时，电路20B将信号Scan1取高值，并且将Scan2取低值，以导通晶体管T1和T2。晶体管T1为半导体氧化物晶体管，因此可能理想的是，延长Scan1为高的时间量(相对于T1为硅晶体管的场景)以确保晶体管T1有足够长的时间稳定下来。在T2导通进行数据加载时，可以从线路Vref向Node3供应已知的基准电压。在T1导通时，可以向Node2处的电容器Cst1加载数据线(Data)上的数据信号。然后可以通过使EM和Scan1取低值并且使Scan2取高值来恢复发射操作。

图7中示出了信号时序图，该信号时序图示出了与对图5的像素22的周期性电流感测操作相关联的信号。

在图5的像素22预加载期间，EM取高值，以防止电流在Scan1取高值并且Scan2取低值时流经发光二极管30。在Scan2低时，晶体管T2被导通，并且已知的基准电压被从线路Vref向Node3加载。在Scan1高时，已知的基准数据(“感测数据”)被从线路Data经由导通的晶体管T1向Node2加载。这为操作驱动晶体管TD确立已知条件(例如，Node3上预先确定的Vgs值和预先确定的电压)。

在图5的像素22的感测操作期间，EM和Scan1取低值，并且Scan2保持低值。这将流经驱动晶体管TD的电流路由到线路Vref中，Vref用作感测线。显示驱动器电路20B的补偿电路内的电流感测电路测量流经晶体管TD的电流量，使得可以评估晶体管TD的性能。如图2的场景那样，显示驱动器电路20B的补偿电路能够使用诸如这些的电流测量来补偿图5的像素22的老化效应(例如，影响晶体管TD针对给定Vgs值产生的驱动电流Id量的老化)。

在完成感测操作之后，可以通过使EM和Scan1取高值，而保持Scan2为低值，从数据线Data向Node2上加载数据。在加载数据之后，通过使EM和Scan1取低值并且Scan2取高值，由此导通晶体管TE，并截止晶体管T1和T2，可以将像素22置于发射模式。

因为EM和Scan1信号相同，可以利用单个信号线上传送的单个组合信号实现这些信号的功能(即，单个信号EM/Scan1可以替代图2的像素22的独立调节的EM和Scan1信号)。图5的像素22的配置因此仅使用两条水平控制线上的两个栅极控制信号，这节省了路由资源。可以使用两条垂直线(Data和Vref)来传送每列像素22中的数据、基准电压信号和电流测量。具有图5中所示类型像素22的显示器的每列的垂直线独立于其他列的垂直线工作(即，在具有N列像素22的显示器中，有N条独立线路Data和N条独立线路Vref)。

如果需要，可以进一步利用图8的像素22中所示类型的电路减小与每行像素22相关联的水平控制信号的数量。在图8的配置中，晶体管T1和T2都是n沟道半导体氧化物晶体管，而晶体管TE和TD都是p沟道硅晶体管。在像素22中(例如，为晶体管T1)使用半导体氧化物晶体管有助于减小泄露电流，并由此允许显示器14在低刷新率下有效率地工作(例如，在显示器14被配置为支持可变刷新率操作时)。

图9中示出了信号时序图，该信号时序图示出了与从数据线Data向图8的像素22中的Node2处的存储电容器Cst1加载数据相关联的信号。

在图8的像素22正常操作(发射操作)期间，显示驱动器电路20B将EM保持为低，使得晶体管TE导通。在TE导通时，节点Node2上的数据值跨驱动晶体管TD的栅极G和源极S建立期望的Vgs，由此为发光二极管30设置驱动电流Id的大小。在发射期间可以保持信号Scan1和Scan2为低值，以在发射期间截止晶体管T1和T2。

在数据加载操作期间，电路20B将EM取高值，以截止晶体管TE并阻断电流Id。在EM为高时，电路20B将信号Scan1和Scan2取高，以导通晶体管T1和T2。晶体管T1为半导体氧化物晶体管，因此可能理想的是，延长Scan1为高的时间量(相对于T1为硅晶体管的场景)以确保晶体管T1有足够长的时间稳定下来。在T2导通进行数据加载时，可以从线路Vref向位于晶体管TE和发光二极管30之间的Node3供应已知的基准电压。在T1导通时，可以向Node2处的电容器Cst1加载数据线(Data)上的数据信号。然后可以通过使EM、Scan1和Scan2取低值来恢复发射操作。

图10中示出了信号时序图，该信号时序图示出了与对图8的像素22的周期性电流感测操作相关联的信号。

在图8的像素22预加载期间，EM取高值，以防止电流在Scan1和Scan2取高值时流经发光二极管30。在Scan2高时，晶体管T2被导通，并且已知的基准电压被从线路Vref向Node3加载。在Scan1高时，已知的基准数据(“感测数据”)被从线路Data经由导通的晶体管T1向Node2加载。这为操作驱动晶体管TD确立已知条件(例如，Node3上预先确定的Vgs值和预先确定的电压)。

在图8的像素22的感测操作期间，EM和Scan1取低值，并且Scan2保持高值。这将流经驱动晶体管TD的电流路由到感测线Vref中。显示驱动器电路20B的补偿电路内的电流感测电路测量流经晶体管TD的电流量，使得可以评估晶体管TD的性能。如图2的场景那样，显示驱动器电路20B的补偿电路能够使用诸如这些的电流测量来补偿图8的像素22的老化效应(例如，影响晶体管TD针对给定Vgs值产生的驱动电流Id量的老化)。

在完成感测操作之后，可以通过使EM和Scan1取高值，而保持Scan2为高值，从数据线Data向Node2上加载数据。在加载数据之后，通过使EM、Scan1和Scan2取低值，由此导通晶体管TE，并截止晶体管T1和T2，可以将像素22置于发射模式。

因为EM、Scan1和Scan2信号相同(即，因为晶体管T2是像晶体管T1那样的n沟道晶体管)，可以利用单个信号线上传送的单个组合信号来实现这些信号的功能(即，单个信号EM/Scan1/Scan2可以替代图2的像素22的独立调节的EM、Scan1和Scan2信号)。图5的像素22的配置因此仅使用每行像素22中的单个相关联水平控制线上的单个栅极控制信号，这有助于使路由资源最小化。可以使用两条垂直线(Data和Vref)来传送每列像素22中的数据、基准电压信号和电流测量。具有图8中所示类型像素22的显示器的每列的垂直线独立于其他列的垂直线工作(即，在具有N列像素22的显示器中，有N条独立线路Data和N条独立线路Vref)。

具有图2、图5和图8中所示类型配置的像素可以对IR降低(欧姆损耗)导致的Vddel变化敏感，因为Vddel分布于整个显示器14上。这是因为驱动晶体管TD源极S处的源极电压耦接到Vddel，并可能由于每个像素22在显示器14内的位置而随着Vddel变化而变化。

如果需要，图11中所示类型的像素电路可以用于像素22以帮助减小由于Vddel变化造成的性能变化。在图11的例示性配置中，T1被耦接在线路Vref和Node2之间，而晶体管T2被耦接在数据线Data和Node1之间。晶体管T2因此可以用作数据加载晶体管。Node2耦接到驱动晶体管TD的栅极。

在发射操作期间，优选地将电容器Cst1上的电压(即，Node2上的电压)保持在恒定水平，以确保光32的稳定输出水平。在诸如可变刷新率操作的操作期间，显示器14的刷新率可以较低(例如，1-5Hz)。为了防止可能对Node2处数据电压的稳定性造成不利影响的晶体管泄露电流，可以利用半导体氧化物晶体管(例如，n沟道半导体氧化物晶体管)实现晶体管T1。晶体管TE、TD和T2可以是p沟道硅晶体管。因为晶体管T2是硅晶体管，所以数据可以迅速从数据线Data加载到Node1。

不同于图2、图5和图8的布置，图11的驱动晶体管TD的源极S连接到Node1而不是Vddel。电压Vddel的电平可能由于IR损耗而变化，因为Vddel分布于整个显示器14上，但源极S上的电压Vs将不会跨显示器14变化(即，Vs将与像素22在显示器14内的位置无关)，因为电压Vs是通过从数据线Data经由晶体管T2向Node1加载预先确定的基准电压而建立的。

图12中示出了信号时序图，该信号时序图示出了与从数据线Data向图11的像素22的Node1处的存储电容器Cst1加载数据相关联的信号。

在正常操作(发射操作)期间，显示驱动器电路20B将EM保持为低，使得晶体管TE导通。Scan1为低值以将晶体管T1保持在截止状态。Scan2为高值以将晶体管T2保持在截止状态。在TE导通时，节点Node1上的数据值(和Node2上的电压)跨驱动晶体管TD的栅极G和源极S建立期望的Vgs，由此为发光二极管30设置驱动电流Id的大小。

在数据加载操作期间，电路20B将EM取高值，以截止晶体管TE并阻断电流Id。在EM为高时，电路20B将信号Scan1取高值，以导通晶体管T1。在晶体管T1导通时，Node2被预充电到预先确定的电压，由此在晶体管TD的Node2处建立已知的栅极电压Vg。Scan2一开始为高值，保持T2截止。在Scan2取低值时(这可以在开始发射之前一行时间、开始发射之前两行时间或在任何其他适当时间发生)，晶体管T2导通，并且期望数据值被从数据线Data经由晶体管T2向Node1加载。然后可以通过使EM取低值，使Scan1取低值，并且使Scan2取高值来恢复发射操作。

图13中示出了信号时序图，该信号时序图示出了与对图11的像素22的周期性电流感测操作相关联的信号。

在预加载期间，EM取高值，以防止电流在Scan1取高值并且Scan2取低值时流经发光二极管30。在Scan2为低值时，晶体管T2导通，并且已知的基准数据(“感测数据”)被从线路Data向Node1加载。在Scan1为高时，晶体管T1导通，并且预先确定的电压(例如，-5.5V或其他适当值)被从基准电压线Vref向Node2提供。这为操作驱动晶体管TD确立已知条件(例如，预先确定的Vgs值)。

在感测操作期间，EM保持为高，Scan1取低值，并且Scan2保持为低。这样保持TE截止，使T1截止，并保持T2导通，由此通过线路Data路由流经驱动晶体管TD的电流，因此线路Data用作感测线。显示驱动器电路20B的补偿电路内的电流感测电路测量经由线路Data流经晶体管TD的电流量，使得可以评估晶体管TD的性能。电流感测可以发生于100微秒或其他适当时间段内。显示驱动器电路20B的补偿电路能够使用诸如这些的电流测量来补偿像素22的老化效应(例如，影响晶体管TD针对给定Vgs值产生的驱动电流Id量的老化)。

在完成电流感测操作之后，可以通过保持EM为高以截止晶体管TE，通过使Scan1取高值以导通晶体管T1并由此从Vref向Node2传输预先确定的电压，并通过保持Scan2为低值来保持晶体管T2导通，使得期望的数据信号从数据线Data传递到Node1，从而向像素22中加载数据。在加载数据之后，通过使EM取低值以导通晶体管TE，使Scan1取低值以截止晶体管T1，并使Scan2取高值以截止晶体管T2，可以将像素22置于发射模式。

信号EM的电压范围可以是-10V到8V，可以是-8V到8V，或者可以是任何其他适当的电压范围。Vddel的电压可以是5-8V或其他适合的正电源电压电平。Vssel的电压可以是-2V或其他适合的接地电源电压电平。线路Data上的信号电压范围可以是-4.5V到-0.3V之间或其他适合的电压范围。Scan2的电压范围可以是-10V到-8V之间，可以是-12到-4V之间，或者可以是其他适合的电压范围。Scan1的电压范围可以是-10V到-8V之间，可以是-8V到8V之间，或者可以是其他适合的电压范围。

图2的像素22的配置在像素22每行中的三条水平控制线上使用三个栅极控制信号(EM，Scan1和Scan2)，并使用两条垂直线路由数据、基准电压信号和电流测量：每列像素22中的Vref和Data。垂直线中的一条垂直线(线路Data)是用于电流感测操作和数据加载操作两者的共享线路。优选地在显示器14的每列像素22中都有独立的Data线。与像素22相关联的另一个垂直线(线路Vref)是可用于并行向显示器14中的所有像素22分布共享电压的全局路径的部分。因为Vref是全局信号路径，所以仅有单个Vref信号需要由显示驱动器电路20A提供给像素22(即，与为相应列使用独立Vref信号线的场景相比，对在显示驱动器电路20B和像素22之间的信号路由资源的需求减小)。在每列中仅需要提供一条单独的垂直信号线Data，而不是在图2、图5和图8中所示类型的布置中使用两条单独的垂直信号线。图11的布置因此表现出低显示驱动器电路扇出。

由于为晶体管T1使用了低泄露电流半导体氧化物晶体管，所以可以在可变刷新率操作期间将显示器14的刷新率降低到低速率(例如，1-5Hz)。利用硅晶体管实现晶体管T2可以将充电时间(即，与在数据加载操作期间将Node1充电到期望值相关联的时间量)最小化。图11的像素布置也对Vddel的变化(例如，由于IR下降造成的变化)敏感，因为Node1和Node2两者在数据加载期间主动加载了期望电压，由此未利用Vddel便跨驱动晶体管TD建立了期望栅极-源极电压。

图14是具有五个晶体管和一个电容器的例示性像素电路的示意图。驱动晶体管TD与发射使能晶体管TE1和TE2以及与发光二极管44(例如，有机发光二极管)串联耦接在正电源端子40和接地电源端子42之间。可以使用水平控制信号(栅极信号)，诸如发射使能控制信号EM1和EM2来分别控制晶体管TE1和TE2。可以使用水平控制信号(栅极信号)，诸如扫描控制信号SCAN1和SCAN2来分别控制开关晶体管TS1和TS2。例如，晶体管TS1可以是半导体氧化物晶体管，并且(例如)晶体管TS2、TE1、TE2和TD可以是硅晶体管。可以在Node2(在驱动晶体管TD的栅极处)和Node1(在晶体管TD的源极处)之间耦接电容器Cst1。线路Vref可以用于向像素22的列供应基准电压。可以使用数据线Data向像素22供应数据信号(D)。

图15是示出了操作具有图14中所示类型的像素的显示器所涉及的信号的时序图。如图15所示，可以在导通偏置应力周期200操作期间施加导通偏置应力，可以在数据写入周期202期间执行数据写入，并且可以在发射周期204期间执行发射操作。

图16是图14的像素电路在导通偏置应力周期200期间的示意图。在这个周期期间，晶体管TE2被截止以防止驱动电流流经二极管44，并且晶体管TS1被导通，以向驱动晶体管TD的栅极供应导通偏置应力，以对晶体管TD预先处理。晶体管TD的电压Vgs高，因为TE1导通且Node1处于Vddel，并且因为TS1导通且Node2处于Vref。

图17是图14的像素电路在数据写入操作(图15的周期202)期间的示意图。在数据写入期间，晶体管TS1一开始导通，以向Node2上加载已知的基准电压Vref，而晶体管TS2导通，以向Node1上加载数据信号(有时称为Vdata、Data或信号D)。晶体管TE1被截止以将Node1与Vddel隔离。这会跨电容器Cst1生成电压Vdata-Vref。然后，如图18所示，截止晶体管TS1和TS2，并且导通晶体管TE1。在TE1导通时，Node1处的电压被取为Vddel。跨电容器Cst1的电压不会瞬时改变，因此在Node1取Vddel时，Node2取Vddel-(Vdata-Vref)。因此，流经二极管44的电流以及因此的光发射46正比于发射周期204期间的Vdata。

图19、图20A、图20B、图21和图22示出了显示驱动器电路20如何可以针对驱动晶体管，诸如显示器14的像素22中的晶体管TD的阈值电压Vt的变化来补偿显示器14。

图19是根据有时可称为“电流感测”布置的类型的布置，收集阈值电压信息时，图14的像素电路的示意图。图20A是示出了操作收集阈值电压信息时所涉及的信号的时序图。如图20A所示，在导通偏置应力周期200期间，可以将导通偏置应力施加到晶体管TD。在周期202’期间，可以向像素22加载用于在阈值电压补偿操作期间使用的预定义数据(即，可以如结合图17向Node1上加载Vdata所述那样跨电容器Cst施加已知电压)。在数据写入周期202期间，可以向像素22中加载图像数据，并且加载的图像数据可以用于在发射周期204期间控制由二极管44发射的光量。在周期202’和202之间，显示驱动器电路20可以在感测周期206期间测量驱动晶体管TD的阈值电压Vt。为了确定晶体管TD的阈值电压Vt，在周期202’期间写入已知的基准数据值Vref。然后利用电流传感器测量数据线Data上的电流，并从测量的电流计算阈值电压Vt。在周期202期间，然后可以向像素22中写入已经从外部补偿了Vt任何变化的数据。针对阈值电压Vt的任何实测变化，可以通过调节显示驱动器电路20在周期202期间向像素22供应的图像数据的值来补偿显示器14中每个像素22，诸如图14的像素22(即，显示驱动器电路20可以实施外部阈值电压补偿方案)。

图19示出了在感测周期206期间像素22的操作(有时称为阈值电压感测或电流感测)。如图19所示，在周期206期间截止晶体管TE1以将Node1与Vddel隔离。截止晶体管TS1以允许Node2浮置。在周期206期间，由周期202’期间加载到电容器Cst1中的已知数据确定跨晶体管TD的栅极-源极电压Vgs。晶体管TS2导通，因此晶体管TD上的已知数据(和晶体管TD的阈值电压Vt)确定了Data线上流动的电流。显示驱动器电路20测量周期206期间的这个电流以确定阈值电压Vt的值。然后可以通过调节在数据写入操作202(图20A)期间加载到像素22中的图像数据的值来执行适当的阈值电压补偿操作。

图21是根据另一种例示性外部阈值电压补偿方案(即，有时可称为“电压感测”方案的类型的方案)，收集阈值电压信息时，图14的像素电路的示意图。图22是时序图，该时序图示出了操作具有图21中所示像素的显示器所涉及的信号。

如图22所示，在导通偏置应力周期200期间，可以将导通偏置应力施加到晶体管TD。在数据写入周期202期间，可以向像素22中加载图像数据，并且加载的图像数据可以用于在发射周期204期间控制由二极管44发射的光量。在周期200和202之间，显示驱动器电路20可以在感测周期208期间测量驱动晶体管TD的阈值电压Vt。可以导通第一晶体管TS1以使Node2到达Vref。这会在数据线Data上建立已知的电流。晶体管TD和TE2是导通的，因此电流流经发光二极管44。跨晶体管TE2、TD和TS2的电压降很小，因此可以测量数据线Data上的所得电压Voled。可以从流动电流和Voled的已知值获得阈值电压Vt。针对在感测周期208期间测得的阈值电压Vt的任何变化，可以通过调节显示驱动器电路20在周期202期间向像素22供应的图像数据的值来补偿像素22(即，显示驱动器电路20可以实施外部阈值电压补偿方案)。

图21示出了在感测周期208期间像素22的操作(有时称为电压感测或Voled感测)。如图21所示，在周期208期间截止晶体管TE1以将Node1与Vddel隔离。晶体管TS1被导通以向驱动晶体管TD的栅极G处的Node2供应基准电压Vref。通过Data线并通过导通的晶体管TS2向驱动晶体管TD的源极S处的Node1供应已知的数据电压Vdata。这样跨驱动晶体管TD建立了已知的栅极-源极电压Vgs。晶体管TD的已知Vgs值和阈值电压Vt确定从Data线路流经二极管44的电流量。显示驱动器电路20测量周期208期间的这个电流以确定阈值电压Vt的值。然后可以通过调节在数据写入操作202(图22)期间加载到像素22中的图像数据的值来执行适当的阈值电压补偿操作。

如图20B所示，如果需要，可以在图20A的过程中插入稳定时间。稳定时间允许在接近Vddel的高电压处建立数据线Data上的电压，以允许发光二极管44模拟电流感测期间的正常发射操作。感测稳定操作允许耦接到数据线Data充分长时间的电路20中的模数转换器电路对线路Data上的电压采样。

图23示出了用于像素22的例示性6T1C配置。晶体管TS3和晶体管TS2可以由图23所示的扫描信号Scan2控制，或者晶体管TS3的栅极可以利用前一扫描线信号(例如，来自前一行的Scan2(n-1))控制。图23中的晶体管TS3可以用于重置发光二极管44的阳极处的Node4。发光二极管44的寄生电容能够迅速对Node4放电(例如，从大约2.5伏放电到-6伏)，以在数据写入期间迅速截止发光二极管44。这有助于将Node4降低到发光二极管44的阈值电压之下，并有助于防止发光二极管44在显示器14上显示黑色图像期间由于来自驱动晶体管TD的泄露而导通。图24示出了在导通偏置应力、数据写入和发射周期期间，操作图23的像素22中可以使用的例示性控制信号。

在用于图25的像素22的例示性配置中，TS3已经被旁通晶体管TS4(由Scan3控制)替代，以帮助防止在对晶体管TD进行电流感测操作时，电流通过晶体管TD且不期望地照射二极管44。如果需要，可以在替代位置TS4’放置晶体管TS4。图25的示例仅仅是例示性的。图26示出了可以在操作图25的像素22时使用的控制信号。图27示出了导通偏置应力操作期间的图25的像素22。图28示出了数据写入期间的图25的像素22。图29示出了发射操作期间的图25的像素22。图30示出了为了测量TD的Vt的电流感测操作期间图25的像素22(其中由于晶体管TS4建立的电流旁通路径，未导通发光二极管44)。在图31的示例中，晶体管TS4用于电压感测方案中。在图31的电压感测方案中，晶体管TS3用于避免在晶体管TS2、TD和TE2上生成电压降，以增强感测精确度。

图32是示出了可以如何执行结合图30所述类型的电流感测操作的图26所示类型的示意图。

如这些示例所展示的，可以向像素22中并入附加的晶体管以在对驱动晶体管TD进行阈值电压测量期间生成电流旁路路径。因为在生成旁通发光二极管44的旁路路径时使用了附加的晶体管，所以有时可以将附加的晶体管称为旁路晶体管。例如，旁路晶体管可以是硅晶体管(即，具有硅有源区的晶体管)。

以上内容仅仅是例示性的，本领域的技术人员可以在不脱离所述实施方案的范围和实质的情况下做出各种修改。上述实施方可单独实施或可以任意组合实施。

本专利申请要求2016年9月13日提交的美国专利申请15/263,803以及2015年12月4日提交的美国临时专利申请62/263,074的优先权，所述专利申请据此全文以引用方式并入本文。