本发明属于显示技术领域，具体涉及一种移位寄存器及其驱动方法、栅极驱动电路、显示装置。
背景技术：
液晶显示器在进行显示时，通过液晶显示器内部的驱动电路输出信号，对液晶显示器的像素单元进行逐行扫描，以显示图像。液晶显示器主要由移位寄存器实现图像的逐行扫描。
移位寄存器是由多个晶体管以及其它电学器件连接所组成的驱动电路。现有的移位寄存器在工作的某些阶段，各个晶体管的控制极电位可能出现悬空的状态，此时会导致电路不稳定。因此，亟需一种能够该问题的移位寄存器。
技术实现要素：
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种性能稳定的移位寄存器及其驱动方法、栅极驱动电路、显示装置。
解决本发明技术问题所采用的技术方案是一种移位寄存器，包括：第一电位控制模块，第二电位控制模块，第三电位控制模块，输出控制模块；
所述第一电位控制模块连接信号输入端、第一时钟信号输入端、第一电平信号端、第一节点和第三节点，用于在所述第一时钟信号端所输入的信号和所述第三节点的电位的控制下，根据所述第一电平信号端和所述信号输入端所输入的信号，控制所述第一节点的电位；
所述第二电位控制模块连接所述第一时钟信号端、第二电平信号端、所述第一节点和第二节点，用于在所述第一时钟信号端所输入的信号和所述第一节点的电位的控制下，根据所述第一时钟信号端和所述第二电平信号端所输入的信号，控制所述第二节点的电位；
所述第三电位控制模块连接第二时钟信号端、所述第一电平信号端、所述第一节点、所述第二节点和所述第三节点，用于在所述第一节点和所述第二节点的电位的控制下，根据所述第二时钟信号端和所述第一电平信号端所输入的信号，控制所述第三节点的电位；
所述输出控制模块连接所述第二时钟信号端、所述第一电平信号端、所述第一节点、所述第二节点和信号输出端；用于所述第一节点和所述第二节点的电位的控制下，根据所述第二时钟信号端和所述第一电平信号端所输入的信号，控制所述信号输出端的电位；其中，
所述第一电平信号端所输入的信号的极性与工作电平的极性相反；所述第二电平信号端所输入的信号的极性与工作电平的极性相同。
优选的是，所述第一电位控制模块包括第一晶体管和第二晶体管；其中，
所述第一晶体管的第一极连接所述第一节点，第二极连接所述信号输入端，控制极连接所述第一时钟信号端；
所述第二晶体管的第一极连接所述第一电平信号端，第二极连接所述第一节点，控制极连接所述第三节点。
优选的是，所述第二电位控制模包括第五晶体管和第六晶体管；其中，
所述第五晶体管的第一极连接所述第一时钟信号端，第二极连接所述第二节点，控制极连接所述第一节点；
所述第六晶体管的第一极连接所述第二节点，第二极连接第二时钟信号端，控制极连接所述第一时钟信号端。
优选的是，所述第三电位控制模块包括第三晶体管和第四晶体管；其中，
所述第三晶体管的第一极连接所述第一电平信号端，第二极连接所述第三节点，控制极连接所述第一节点；
所述第四晶体管的第一极连接所述第三节点，第二极连接所述第二时钟信号端，控制连接所述第二节点。
优选的是，所述输出控制模块包括第七晶体管和第八晶体管；其中，
所述第七晶体管的第一极连接所述第一电平信号端，第二极连接所述信号输出端，控制极连接所述第二节点；
所述第八晶体管的第一极连接所述信号输出端端，第二极连接所述第二时钟信号端，控制极连接所述第一节点。
进一步优选的是，所述输出控制模块还包括：第一存储电容；其中，
所述第一存储电容的第一端连接所述第一节点，第二端连接所述信号输出端。
进一步优选的是，所述输出控制模块还包括：第二存储电容；其中，
所述第二存储电容的第一端连接所述第一电平信号端，第二端连接所述第二节点。
优选的是，所述移位寄存器的所述第一电位控制模块包括第一晶体管和第二晶体管；所述第二电位控制模包括第五晶体管和第六晶体管；所述第三电位控制模块包括第三晶体管和第四晶体管；所述输出控制模块包括第七晶体管和第八晶体管；其中，
所述第一晶体管的第一极连接所述第一节点，第二极连接所述信号输入端，控制极连接所述第一时钟信号端；
所述第二晶体管的第一极连接所述第一电平信号端，第二极连接所述第一节点，控制极连接所述第三节点；
所述第三晶体管的第一极连接所述第一电平信号端，第二极连接所述第三节点，控制极连接所述第一节点；
所述第四晶体管的第一极连接所述第三节点，第二极连接所述第二时钟信号端，控制连接所述第二节点；
所述第五晶体管的第一极连接所述第一时钟信号端，第二极连接所述第二节点，控制极连接所述第一节点；
所述第六晶体管的第一极连接所述第二节点，第二极连接第二时钟信号端，控制极连接所述第一时钟信号端；
所述第七晶体管的第一极连接所述第一电平信号端，第二极连接所述信号输出端，控制极连接所述第二节点；
所述第八晶体管的第一极连接所述信号输出端端，第二极连接所述第二时钟信号端，控制极连接所述第一节点；
所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管、所述第八晶体管均为p型晶体管或者均为n型晶体管；
当所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管、所述第八晶体管均为p型晶体管时，所述工作电平为低电平；
当所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管、所述第八晶体管均为n型晶体管时，所述工作电平为高电平。
解决本发明技术问题所采用的技术方案是一种移位寄存器的驱动方法，包括：
第一阶段：给所述第一时钟信号端和所述信号输入端输入工作电平信号，通过所述第一电位控制模块控制所述第一节点的电位与所述工作电平的极性相同，通过所述第二电位控制模块控制所述第二节点的电位与所述第一节点的电位极性相同，通过第三电位控制模块控制所述第三节点的电位与所述第一节点的电位极性相反；
第二阶段：给第二时钟信号端输入所述工作电平信号，第一时钟信号端输入与所述工作电平极性相反的信号，通过第二节点控制模块控制所述第二节点的电位与所述工作电平的极性相反，通过第三电位控制模块控制所述第三节点的电位与所述工作电平的极性相同，通过输出控制模块控制信号输出端输出与所述工作电平的极性相同的信号；
第三阶段：给所述第一时钟信号端输入工作电平信号，第二时钟信号端输入与所述工作电平极性相反的信号，通过所述第一电位控制模块控制所述第一节点的电位与所述工作电平的极性相反，通过所述第二电位控制模块控制所述第二节点的电位与所述工作电平的极性相同，通过所述第三电位控制模块控制所述第三节点的电位与所述工作电平的极性相反，通过输出控制模块控制信号输出端输出与所述工作电平的极性相反的信号。
解决本发明技术问题所采用的技术方案是一种栅极驱动电路，其包括多个级联的上述的移位寄存器。
解决本发明技术问题所采用的技术方案是一种显示装置，其包括上述的栅极驱动电路。
本发明具有如下有益效果：
本发明移位寄存器中的第一节点、第二节点、第三节点的电位均由相应的第一电位控制模块，第二电位控制模块，第三电位控制模块控制，以使该移位寄存器的各个节点在各个阶段均能够维持稳定的电压，从而使的该移位寄存器的工作稳定。
附图说明
图1为本发明的实施例1的移位寄存器的结构示意图；
图2为本发明的实施例2的移位寄存器的电路示意图；
图3为图2的移位寄存器的电路的工作时序图；
图4为本发明的实施例3的移位寄存器的电路示意图；
图5为图4的移位寄存器的电路的工作时序图；
图6为本发明的实施例4的栅极驱动电路的结构示意图。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
实施例1：
如图1所示，本实施例提供一种移位寄存器，包括：第一电位控制模块，第二电位控制模块，第三电位控制模块，输出控制模块；其中，第一电位控制模块连接信号输入端in、第一时钟信号输入端in、第一电平信号端vg1、第一节点n1和第三节点n3，用于在第一时钟信号端ck1所输入的信号和第三节点n3的电位的控制下，根据第一电平信号端vg1和信号输入端in所输入的信号，控制第一节点n1的电位；第二电位控制模块连接第一时钟信号端ck1、第二电平信号端vg2、第一节点n1和第二节点n2，用于在第一时钟信号端ck1所输入的信号和第一节点n1的电位的控制下，根据第一时钟信号端ck1和第二电平信号端vg2所输入的信号，控制第二节点n2的电位；第三电位控制模块连接第二时钟信号端ck2、第一电平信号端vg1、第一节点n1、第二节点n2和第三节点n3，用于在第一节点n1和第二节点n2的电位的控制下，根据第二时钟信号端ck2和第一电平信号端vg1所输入的信号，控制第三节点n3的电位；输出控制模块连接第二时钟信号端ck2、第一电平信号端vg1、第一节点n1、第二节点n2和信号输出端out；用于第一节点n1和第二节点n2的电位的控制下，根据第二时钟信号端ck2和第一电平信号端vg1所输入的信号，控制信号输出端out的电位；上述的第一电平信号端vg1所输入的信号的极性与工作电平的极性相反；第二电平信号端vg2所输入的信号的极性与工作电平的极性相同。
本实施例中的移位寄存器的驱动方法，具体包括如下步骤：
第一阶段：给所述第一时钟信号端ck1和所述信号输入端in输入工作电平信号，通过所述第一电位控制模块控制所述第一节点n1的电位与所述工作电平的极性相同，通过所述第二电位控制模块控制所述第二节点n2的电位与所述第一节点n1的电位极性相同，通过第三电位控制模块控制所述第三节点n3的电位与所述第一节点n1的电位极性相反。
第二阶段：也即该移位寄存器的工作阶段，给第二时钟信号端ck2输入所述工作电平信号，第一时钟信号端ck1输入与所述工作电平极性相反的信号，通过第二节点n2控制模块控制所述第二节点n2的电位与所述工作电平的极性相反，通过第三电位控制模块控制所述第三节点n3的电位与所述工作电平的极性相同，通过输出控制模块控制信号输出端out输出与所述工作电平的极性相同的信号。
第三阶段：给所述第一时钟信号端ck1输入工作电平信号，第二时钟信号端ck2输入与所述工作电平极性相反的信号，通过所述第一电位控制模块控制所述第一节点n1的电位与所述工作电平的极性相反，通过所述第二电位控制模块控制所述第二节点n2的电位与所述工作电平的极性相同，通过所述第三电位控制模块控制所述第三节点n3的电位与所述工作电平的极性相反，通过输出控制模块控制信号输出端out输出与所述工作电平的极性相反的信号。
本实施例的移位寄存器中的第一节点n1、第二节点n2、第三节点n3的电位均由相应的第一电位控制模块，第二电位控制模块，第三电位控制模块控制，以使该移位寄存器的各个节点在各个阶段均能够维持稳定的电压，从而使的该移位寄存器的工作稳定。
为了更清楚本实施例中的移位寄存器的结构与工作原理，结合以下实施例对该移位寄存器进行说明。
实施例2：
如图2所示，本实施例提供一种移位寄存器，包括：第一电位控制模块，第二电位控制模块，第三电位控制模块，输出控制模块。
具体的，第一电位控制模块包括第一晶体管m1和第二晶体管m2；其中，第一晶体管m1的第一极连接第一节点n1，第二极连接信号输入端in，控制极连接第一时钟信号端ck1；第二晶体管m2的第一极连接第一电平信号端vg1，第二极连接第一节点n1，控制极连接第三节点n3。
第二电位控制模包括第五晶体管m5和第六晶体管m6；其中，第五晶体管m5的第一极连接第一时钟信号端ck1，第二极连接第二节点n2，控制极连接第一节点n1；第六晶体管m6的第一极连接第二节点n2，第二极连接第二时钟信号端ck2，控制极连接第一时钟信号端ck1。
第三电位控制模块包括第三晶体管m3和第四晶体管m4；其中，第三晶体管m3的第一极连接第一电平信号端vg1，第二极连接第三节点n3，控制极连接第一节点n1；第四晶体管m4的第一极连接第三节点n3，第二极连接第二时钟信号端ck2，控制连接第二节点n2。
输出控制模块包括第七晶体管m7和第八晶体管m8；其中，第七晶体管m7的第一极连接第一电平信号端vg1，第二极连接信号输出端out，控制极连接第二节点n2；第八晶体管m8的第一极连接信号输出端out端，第二极连接第二时钟信号端ck2，控制极连接第一节点n1。进一步的，还可以包括第一存储电容c1和第二存储电容c2，其中，第一存储电容c1的第一端连接第一节点n1，第二端连接信号输出端out；第二存储电容c2的第一端连接第一电平信号端vg1，第二端连接第二节点n2。
在本实施例中，上述的各个晶体管均为p型晶体管，工作电平为低电平信号；此时，第一电平信号端vg1所输入的信号为高电平信号，也即第一电平信号端vg1为高电平信号端vgh；相应的，第二电平信号端vg2所输入的信号为低电平信号，也即第二电平信号端vg2为低电平信号端vgl。具体结合下述工作过程对上述移位寄存器的工作原理进行说明。
如图2和3所示，第一阶段(p1)：给第一时钟信号端ck1输入低电平信号，给第二时钟信号端ck2输入高电平信号，此时，第一晶体管m1、第六晶体管m6打开，信号输入端in输入低电平信号，并将该低电平信号通过第一晶体管m1传输至第一节点n1，以使第一节点n1的电位处于低电平；此时第八晶体管m8打开，第八晶体管m8的第二极连接第二时钟信号端ck2，故信号输出端out输出高电平信号；同时，第六晶体管m6的第二极连接低电平信号端vgl，低电平信号端vgl所输入的低电平信号通过第六晶体管m6传输至第二节点n2，以使第二节点n2处于低电平。由于第四晶体管m4的控制极连接第二节点n2，此时第四晶体管m4也将打开，第四晶体管m4的第二极连接第二时钟信号端ck2，故此时第三节点n3处于高电平，因此，第二晶体管m2处于关断状态，以保证第一节点n1处于稳定的低电平。
第二阶段(p2)：给第一时钟信号端ck1输入高电平信号，给第二时钟信号端ck2输入低电平信号；此时，第一晶体管m1关断，第一存储电容c1自举将第一节点n1电位下拉到更低的电位，第八晶体管m8打开，信号输出端out输出低电平信号；与此同时，第五晶体管m5打开，第二节点n2处于高电平，第三晶体管m3打开，第三节点n3处于高电平，将第二晶体管m2关断，从而不会影响第一节点n1的电位。
第三阶段(p3)：给第一时钟信号端ck1输入低电平信号，给第二时钟信号端ck2输入高电平信号，此时，第一晶体管m1、第六晶体管m6打开，信号输入端in输入高电平信号，并将该高电平信号通过第一晶体管m1传输至第一节点n1，以使第一节点n1的电位处于高电平；由于第六晶体管m6打开，故第二节点n2的电位为低电平，此时第四晶体管m4和第七晶体管m7将打开；由于第七晶体管m7打开，因此信号输出端out输出高电平信号；第四晶体管m4打开，第三节点n3处于高电平，此时第二晶体管m2关断。由于此时的第一晶体管m1保持打开状态，故第一节点n1处于稳定的高电平。
由此可以看出，第一节点n1、第二节点n2、第三节点n3的电位在上述的第一、第二、第三阶段均能够保持一个稳定的电位，从而使的该移位寄存器的电路稳定。
实施例3:
如图4所示，本实施例提供一种移位寄存器，与实施例2的结构大致相同，其包括第一电位控制模块，第二电位控制模块，第三电位控制模块，输出控制模块。
具体的，第一电位控制模块包括第一晶体管m1和第二晶体管m2；其中，第一晶体管m1的第一极连接第一节点n1，第二极连接信号输入端in，控制极连接第一时钟信号端ck1；第二晶体管m2的第一极连接第一电平信号端vg1，第二极连接第一节点n1，控制极连接第三节点n3。
第二电位控制模包括第五晶体管m5和第六晶体管m6；其中，第五晶体管m5的第一极连接第一时钟信号端ck1，第二极连接第二节点n2，控制极连接第一节点n1；第六晶体管m6的第一极连接第二节点n2，第二极连接第二时钟信号端ck2，控制极连接第一时钟信号端ck1。
第三电位控制模块包括第三晶体管m3和第四晶体管m4；其中，第三晶体管m3的第一极连接第一电平信号端vg1，第二极连接第三节点n3，控制极连接第一节点n1；第四晶体管m4的第一极连接第三节点n3，第二极连接第二时钟信号端ck2，控制连接第二节点n2。
输出控制模块包括第七晶体管m7和第八晶体管m8；其中，第七晶体管m7的第一极连接第一电平信号端vg1，第二极连接信号输出端out，控制极连接第二节点n2；第八晶体管m8的第一极连接信号输出端out端，第二极连接第二时钟信号端ck2，控制极连接第一节点n1。进一步的，还可以包括第一存储电容c1和第二存储电容c2，其中，第一存储电容c1的第一端连接第一节点n1，第二端连接信号输出端out；第二存储电容c2的第一端连接第一电平信号端vg1，第二端连接第二节点n2。
在本实施例中，上述的各个晶体管均为n型晶体管，工作电平为高电平信号；此时，第一电平信号端vg1所输入的信号为低电平信号，也即第一电平信号端vg1为低电平信号端vgl；相应的，第二电平信号端vg2所输入的信号为高电平信号，也即第二电平信号端vg2为高电平信号端vgh。具体结合下述工作过程对上述移位寄存器的工作原理进行说明。
结合图4和5所示，第一阶段(p1)：给第一时钟信号端ck1输入高电平信号，给第二时钟信号端ck2输入低电平信号，此时，第一晶体管m1、第六晶体管m6打开，信号输入端in输入高电平信号，并将该高电平信号通过第一晶体管m1传输至第一节点n1，以使第一节点n1的电位处于高电平；此时第八晶体管m8打开，第八晶体管m8的第二极连接第二时钟信号端ck2，故信号输出端out输出低电平信号；同时，第六晶体管m6的第二极连接高电平信号端vgh，高电平信号端vgh所输入的高电平信号通过第六晶体管m6传输至第二节点n2，以使第二节点n2处于高电平。由于第四晶体管m4的控制极连接第二节点n2，此时第四晶体管m4也将打开，第四晶体管m4的第二极连接第二时钟信号端ck2，故此时第三节点n3处于低电平，因此，第二晶体管m2处于关断状态，以保证第一节点n1处于稳定的高电平。
第二阶段(p2)：给第一时钟信号端ck1输入低电平信号，给第二时钟信号端ck2输入高电平信号；此时，第一晶体管m1关断，第一存储电容c1自举将第一节点n1电位上拉到更高的电位，第八晶体管m8打开，信号输出端out输出高电平信号；与此同时，第五晶体管m5打开，第二节点n2处于低电平，第三晶体管m3打开，第三节点n3处于低电平，将第二晶体管m2关断，从而不会影响第一节点n1的电位。
第三阶段(p3)：给第一时钟信号端ck1输入高电平信号，给第二时钟信号端ck2输入低电平信号，此时，第一晶体管m1、第六晶体管m6打开，信号输入端in输入低电平信号，并将该高电平信号通过第一晶体管m1传输至第一节点n1，以使第一节点n1的电位处于低电平；由于第六晶体管m6打开，故第二节点n2的电位为高电平，此时第四晶体管m4和第七晶体管m7将打开；由于第七晶体管m7打开，因此信号输出端out输出低电平信号；第四晶体管m4打开，第三节点n3处于高电平。由于此时的第一晶体管m1保持打开状态，故第一节点n1处于稳定的低电平。
由此可以看出，第一节点n1、第二节点n2、第三节点n3的电位在上述的第一、第二、第三阶段均能够保持一个稳定的电位，从而使的该移位寄存器的电路稳定。
实施例4：
本实施例提供一种栅极驱动电路和显示装置，其中，如图6所示，栅极驱动电路包括多个实施例1-3中的任意一种移位寄存器，且多个移位寄存器级联在一起。其中，本级移位寄存器的信号输入端in与其上一级移位寄存器的信号输出端out连接；本级移位寄存器的信号输出端out与其下一级移位寄存器的信号输入端in连接。
本实施例中的显示装置包括上述的栅极驱动电路。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。