一种像素电路及其驱动方法、显示装置与流程

本发明涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示装置。

背景技术：

有机电致发光二极管(Organic Light Emitting Diode，OLED)显示器是目前研究领域的热点之一，与液晶显示器(Liquid Crystal Display，LCD)相比，OLED具有低能耗、生产成本低、自发光、宽视角及相应速度快等优点。其中，像素电路设计是OLED显示器核心技术内容，具有重要的研究意义。

在像素电路每一帧的画面显示阶段，由于在实际工作过程中，晶体管并不能完全保证无损耗的关闭，而晶体管无法完全关闭时，会出现漏电的情况。显示面板的显示区包括多个像素电路，如图1所示，在像素电路的发光阶段，由于第二晶体管M2无法完全关闭，导致由驱动晶体管M3流向发光器件的电流会有一部分漏到M3-M5-M2通路中，导致流经发光器件的电流不稳定，从而影响发光器件的发光亮度，使得发光器件在发光时容易出现闪烁现象。

技术实现要素：

本发明的实施例提供一种像素电路及其驱动方法、显示装置，可降低像素电路中的漏电流。

为达到上述目的，本发明的实施例采用如下技术方案：

第一方面，提供一种像素电路，包括：初始化模块、数据写入与补偿模块、驱动模块、发光单元、以及漏电流消除模块；所述初始化模块，分别连接所述驱动模块、第一信号端、第一电压端、以及初始电压端，用于在所述第一信号端的控制下，将所述初始电压端和所述第一电压端的信号输入至所述驱动模块，对所述驱动模块进行初始化；所述数据写入与补偿模块，分别连接所述驱动模块、扫描信号端、以及数据电压端，用于在所述扫描信号端的控制下，将数据电压端的信号写入至所述驱动模块，并对所述驱动模块进行阈值电压的补偿；所述驱动模块，还连接所述发光单元以及所述第二电压端，用于在开启状态下将所述第二电压端的信号输出至所述发光单元，以驱动所述发光单元进行发光；所述发光单元，还连接所述第一电压端、使能信号端、第三电压端，用于在所述使能信号端的控制下，将所述第一电压端的信号输入至所述驱动模块，控制所述驱动模块开启，并在所述使能信号端和所述第三电压端的控制下进行发光；所述漏电流消除模块，分别连接所述初始化模块、所述驱动模块、以及所述使能信号端，用于在所述使能信号端的控制下，使所述初始化模块在关闭状态下无信号向所述初始电压端输出。

优选的，所漏电流消除模块包括第一晶体管；所述第一晶体管的栅极连接所述使能信号端，第一极连接所述驱动模块，第二极连接所述初始化模块。

优选的，所述驱动模块包括存储电容和驱动晶体管；所述存储电容的第一端连接所述初始化模块、所述数据写入与补偿模块、以及所述发光单元，第二端连接所述驱动晶体管的栅极；所述驱动晶体管的第一极连接所述第二电压端，第二极连接所述发光单元、以及所述数据写入与补偿模块。

进一步优选的，所述初始化模块包括第二晶体管、第三晶体管和第四晶体管；所述第二晶体管的栅极连接所述第一信号端，第一极连接所述第一电压端，第二极连接所述存储电容的第一端；所述第三晶体管的栅极连接所述第一信号端，第一极连接所述第一信号端，第二极连接所述第四晶体管的栅极；所述第四晶体管的第一极连接所述初始电压端，第二极连接所述存储电容的第二端。

优选的，所述数据写入与补偿模块包括第五晶体管和第六晶体管；所述第五晶体管的栅极连接所述扫描信号端，第一极连接所述数据电压端，第二极连接所述存储电容的第一端；所述第六晶体管的栅极连接所述扫描信号端，第一极连接所述驱动晶体管的第二极，第二极连接所述存储电容的第二端。

优选的，所述漏电流消除模块包括第一晶体管；所述发光单元包括第七晶体管、第八晶体管、以及发光器件；所述第七晶体管的栅极连接所述使能信号端，第一极连接所述第一电压端，第二极连接所述存储电容的第一端；所述第八晶体管的栅极连接所述使能信号端，第一极连接所述驱动晶体管的第二极，第二极连接所述发光器件的阳极；所述发光器件的阴极连接所述第三电压端；所述第七晶体管和所述第八晶体管为P型晶体管，所述第一晶体管为N型晶体管。

或者，所述第七晶体管和所述第八晶体管为N型晶体管，所述第一晶体管为P型晶体管。

优选的，所述漏电流消除模块包括第一晶体管；所述第一晶体管的栅极连接所述使能信号端，第一极连接所述第四晶体管的第二极，第二极连接所述第四晶体管的栅极。

第二方面，提供一种显示装置，包括第一方面所述的像素电路。

第三方面，提供一种像素电路的驱动方法，在一图像帧内所述驱动方法包括：在一帧的初始化阶段，初始化模块在第一信号端的控制下，将初始电压端和第一电压端的信号输入至驱动模块，对所述驱动模块进行初始化；在一帧的数据写入阶段，数据写入与补偿模块在扫描信号端的控制下，将数据电压端的信号写入至所述驱动模块，并对所述驱动模块进行阈值电压的补偿；漏电流消除模块在使能信号端的控制下，使所述初始化模块在关闭状态下无信号向所述初始电压端输出；在一帧的发光阶段，发光单元在所述使能信号端的控制下，将所述第一电压端的信号输入至所述驱动模块，控制所述驱动模块开启，并在所述使能信号端和所述第三电压端的控制下进行发光。

优选的，在第一晶体管为N型晶体管，其余晶体管均为P型晶体管时，所述漏电流消除模块在使能信号端的控制下，使所述初始化模块在关闭状态下无信号向所述初始电压端输出，具体包括：使能信号端控制第一晶体管开启，存储电容第二端的电压经所述第一晶体管输入至第四晶体管的栅极，使所述第四晶体管的栅极和第二极的电压均等于所述存储电容第二端的电压。

本发明实施例提供一种像素电路及其驱动方法、显示装置，通过在像素电路中增加与初始化模块连接的漏电流消除模块，在初始化模块关闭阶段，在漏电流消除模块的控制下，使初始化模块无信号向初始电压端输出，即在发光阶段，流向发光器件的电流不会漏到其他通路中，从而可以保证流向发光单元内的电路的稳定性，避免发光单元在发光过程中出现闪烁(flicker)问题，并且可以一定程度上降低像素电路的功耗。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术提供的一种像素电路的结构示意图；

图2为本发明实施例提供的一种像素电路的结构示意图；

图3为图2所示像素电路的各个模块的一种具体结构示意图；

图4为用于驱动图3所示的像素电路时采用的各个信号的时序图；

图5-7为图3所示的像素电路对应不同情况时的等效电路图；

图8为本发明实施例提供的一种像素电路驱动方法流程示意图。

附图标记

10-初始化模块；20-数据写入与补偿模块；30-驱动模块；40-发光单元；50-漏电流消除模块。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供一种像素电路，如图2所示，包括初始化模块10、数据写入与补偿模块20、驱动模块30、发光单元40、以及漏电流消除模块50。

具体的，初始化模块10，分别连接驱动模块30、第一信号端S1、第一电压端V1、以及初始电压端Vinit，用于在第一信号端S1的控制下，将初始电压端Vinit和第一电压端V1的信号输入至驱动模块30，对驱动模块30进行初始化。

数据写入与补偿模块20，分别连接驱动模块30、扫描信号端S2、以及数据电压端Vdata，用于在扫描信号端S2的控制下，将数据电压端Vdata的信号写入至驱动模块30，并对驱动模块30进行阈值电压的补偿。

驱动模块30，还连接发光单元40以及第二电压端V2，用于在开启状态下将第二电压端V2的信号输出至发光单元40，以驱动发光单元40进行发光。

发光单元40，还连接第一电压端V1、使能信号端EM、第三电压端V3，用于在使能信号端EM的控制下，将第一电压端V1的信号输入至驱动模块30，控制驱动模块30开启，并在使能信号端EM和第三电压端V3的控制下进行发光。

漏电流消除模块50，分别连接初始化模块10、驱动模块30、以及使能信号端EM，用于在使能信号端EM的控制下，使初始化模块10在关闭状态下无信号向初始电压端Vinit输出。

由于单个像素中的发光器件(例如有机发光二极管)在发光阶段的电流大小仅为nA级，因此即使很小的漏电也会对发光阶段产生严重的影响。本发明实施例提供一种像素电路，通过在像素电路中增加与初始化模块10连接的漏电流消除模块50，初始化模块10关闭阶段，在漏电流消除模块50的控制下，使初始化模块10无信号向初始电压端Vinit输出，即在发光阶段，流向发光器件的电流不会漏到其他通路中，从而可以保证流向发光单元40内的电路的稳定性，避免发光单元40在发光过程中出现闪烁(flicker)问题，并且可以一定程度上降低像素电路的功耗。

进一步具体的，如图3所示，漏电流消除模块50包括第一晶体管T1。

第一晶体管T1的栅极连接使能信号端EM，第一极连接驱动模块30，第二极连接初始化模块10。

需要说明的是，所述漏电流消除模块50还可以包括并联的多个第一晶体管T1。上述仅仅是对漏电流消除模块50的举例说明，其它与该漏电流消除模块50功能相同的结构在此不再一一赘述，但都应当属于本发明的保护范围。

如图3所示，驱动模块30包括存储电容Cst和驱动晶体管Td。

存储电容Cst的第一端连接初始化模块10、数据写入与补偿模块20、以及发光单元40，第二端连接驱动晶体管Td的栅极。

驱动晶体管Td的第一极连接第二电压端V2，第二极连接发光单元40、以及数据写入与补偿模块20。

需要说明的是，所述驱动模块30还可以包括并联的多个驱动晶体管Td。上述仅仅是对驱动模块30的举例说明，其它与该驱动模块30功能相同的结构在此不再一一赘述，但都应当属于本发明的保护范围。

如图3所示，初始化模块10包括第二晶体管T2、第三晶体管T3和第四晶体管T4。

第二晶体管T2的栅极连接第一信号端S1，第一极连接第一电压端V1，第二极连接存储电容Cst的第一端。

第三晶体管T3的栅极连接第一信号端S1，第一极连接第一信号端S1，第二极连接第四晶体管T4的栅极。

第四晶体管T4的第一极连接初始电压端Vinit，第二极连接存储电容Cst的第二端。

需要说明的是，所述初始化模块10还可以包括与第二晶体管T2并联的多个开关晶体管、和/或与第三晶体管T3并联的多个开关晶体管、和/或与第四晶体管T4并联的多个开关晶体管。上述仅仅是对初始化模块10的举例说明，其它与初始化模块10功能相同的结构在此不再一一赘述，但都应当属于本发明的保护范围。

进一步具体的，如图3所示，漏电流消除模块50包括第一晶体管T1。

第一晶体管T1的栅极连接使能信号端EM，第一极连接第四晶体管T4的第二极，第二极连接第四晶体管T4的栅极。

如图3所示，数据写入与补偿模块20包括第五晶体管T5和第六晶体管T6。

第五晶体管T5的栅极连接扫描信号端S2，第一极连接数据电压端Vdata，第二极连接存储电容Cst的第一端。

第六晶体管T6的栅极连接扫描信号端S2，第一极连接驱动晶体管Td的第二极，第二极连接存储电容Cst的第二端。

需要说明的是，所述数据写入与补偿模块20还可以包括与第五晶体管T5并联的多个开关晶体管、和/或与第六晶体管T6并联的多个开关晶体管。上述仅仅是对数据写入与补偿模块20的举例说明，其它与数据写入与补偿模块20功能相同的结构在此不再一一赘述，但都应当属于本发明的保护范围。

如图3所示，漏电流消除模块50包括第一晶体管T1；发光单元40包括第七晶体管T7、第八晶体管T8、以及发光器件L。

第七晶体管T7的栅极连接使能信号端EM，第一极连接第一电压端V1，第二极连接存储电容Cst的第一端。

第八晶体管T8的栅极连接使能信号端EM，第一极连接驱动晶体管Td的第二极，第二极连接发光器件L的阳极。

发光器件L的阴极连接第三电压端V3。

其中，第七晶体管T7和第八晶体管T8为P型晶体管，第一晶体管T1为N型晶体管。

即，像素电路中的第七晶体管T7和第八晶体管T8在低电压的控制下导通，第一晶体管T1在高电压的控制下导通。

或者，第七晶体管T7和第八晶体管T8为N型晶体管，第一晶体管T1为P型晶体管。

即，像素电路中的第七晶体管T7和第八晶体管T8在高电压的控制下导通，第一晶体管T1在低电压的控制下导通。

综上，本发明实施例提供的像素电路，发光单元40中的第七晶体管T7和第八晶体管T8导通时，漏电流消除模块50内的第一晶体管T1截止；发光单元40中的第七晶体管T7和第八晶体管T8截止时，漏电流消除模块50内的第一晶体管T1导通。

需要说明的是，所述发光单元40还可以包括与第七晶体管T7并联的多个开关晶体管、和/或与第八晶体管T8并联的多个开关晶体管。上述仅仅是对发光单元40的举例说明，其它与发光单元40功能相同的结构在此不再一一赘述，但都应当属于本发明的保护范围。

基于上述对各模块具体电路的描述，以下结合图3和图4对上述像素驱动电路的具体驱动过程进行详细的说明。

需要说明的是，第一、本发明实施例对各个模块以及单元中的晶体管的类型不做限定，即上述驱动晶体管Td、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、以及第八晶体管T8可以是为N型晶体管或者P型晶体管，但第七晶体管T7和第八晶体管T8的类型与第一晶体管T1的类型相反。本发明以下实施例均是以驱动晶体管Td、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、以及第八晶体管T8为P型晶体管，第一晶体管T1为N型晶体管为例进行的说明。

其中，上述晶体管的第一极可以是漏极、第二极可以是源极；或者，第一极可以是源极、第二极可以是漏极。本发明实施例对此不作限制。

此外，根据晶体管导电方式的不同，可以将上述像素电路中的晶体管分为增强型晶体管和耗尽型晶体管。本发明实施例对此不作限制。

第二、本发明实施例均是以第二电压端V2输入高电平，第三电压端V3输入低电平，或将第三电压端V3接地处理为例进行的说明，并且，这里的高、低仅表示输入的电压之间的相对大小关系。

如图4所示，该像素电路的每一帧显示过程可以分为初始化阶段P1、数据写入与补偿阶段P2和发光阶段P3。具体的：

复位阶段P1，第一信号端S1输入低电平信号，使能信号端EM以及扫描信号端S2输入高电平信号，基于此，图3所示的像素电路的等效电路图如图5所示，第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4均导通，第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8和驱动晶体管Td均截止(处于截止状态的晶体管以打“×”表示)。

其中，第二晶体管T2导通，第一电压端V1的电压写入到存储电容Cst的第一端；第三晶体管T3和第四晶体管T4导通，初始电压端Vini的电压写入到存储电容Cst的第二端，对存储电容Cst两端的电压进行初始化。此处，初始电压端Vini的电压应高于驱动晶体管Td的开启电压，当初始电压端Vini的电压写入到存储电容Cst的第二端后，驱动晶体管Td应保持截止状态。

数据写入阶段P2，扫描信号端S2输入低电平信号，第一信号端S1以及使能信号端EM输入高电平信号，基于此，图3所示的像素电路的等效电路图如图6所示，第一晶体管T1、第五晶体管T5、第六晶体管T6和驱动晶体管Td均打开，第二晶体管T2、第三晶体管T3、第四晶体管T4、第七晶体管T7和第八晶体管T8均截止。

其中，第五晶体管T5导通，数据电压端Vdata的电压写入到存储电容Cst的第一端，存储电容Cst的第一端的电压由V1变为Vdata，变化量为ΔV1＝V1-Vdata，基于此，存储电容Cst的第二端的电压变为Vinit-ΔV1，此时，存储电容Cst的第二端的电压控制驱动晶体管Td开启。在驱动晶体管Td和第六晶体管T6均导通时，第二电压端V2的电压经驱动晶体管Td和第六晶体管T6写入到存储电容Cst的第二端，由于驱动晶体管Td中存在阈值电压Vth，因此此时存储电容Cst的第二端的电压变为V2+Vth，存储电容Cst的第二端的电压上升，高于控制驱动晶体管Td的开启电压，控制驱动晶体管Td截止。

在此基础上，第一晶体管T1导通，存储电容Cst的第二端(驱动晶体管Td栅极)的电压写入到第四晶体管T4的第二极，并经第一晶体管T1写入到第四晶体管T4的栅极，使得第四晶体管T4的栅极和第二极发生短接，即第四晶体管T4的栅-源电压Vgs＝0。其中，根据晶体管的特性，P型晶体管传输低电位时没有阈值电压的损失，N型晶体管传输高电位电压时没有阈值电压的损失。

此时，在第三晶体管T3的作用下，可以很好的避免第一信号端S1上的信号经第一晶体管T1写入到驱动晶体管的栅极Td，对驱动晶体管Td栅极电位产生影响，从而影响显示阶段的显示。

发光阶段P3，使能信号端EM输入低电平信号，第一信号端S1、以及扫描信号端S2输入高电平信号，基于此，图3所示的像素电路的等效电路图如图7所示，第七晶体管T7、第八晶体管T8和驱动晶体管Td均打开，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5和第六晶体管T6均截止。

其中，第七晶体管T7导通，第一电压端V1的电压写入到存储电容Cst的第一端，存储电容Cst第一端的电压由Vdata变为V1，变化量为ΔV2＝Vdata-V1，基于此，存储电容Cst的第二端的电压变为V1+Vth-ΔV2＝V1+Vth–Vdata+V1，此时，存储电容Cst的第二端的电压降低，控制驱动晶体管Td开启。在驱动晶体管Td和第八晶体管T8均导通时，第二电压端V2的电压经驱动晶体管Td和第八晶体管T8写入到发光器件L的阳极。第三电压端V3的电压写入到发光器件L的阴极，此时发光器件L开启进行画面显示。

在发光阶段P3中，驱动晶体管Td开启后，当驱动晶体管Td的栅-源电压Vgs减去驱动晶体管Td的阈值电压Vth得到的值小于等于驱动晶体管Td的漏-源电压Vds时，即Vgs-Vth≤Vds时，驱动晶体管Td能够处于饱和开启状态，此时流过驱动晶体管Td的驱动电流I为：

其中，K＝W/L×C×u，W/L为驱动晶体管Td的宽长比，C为沟道绝缘层电容，u为沟道载流子迁移率。

上述参数只与驱动晶体管Td结构有关，因此，流过驱动晶体管Td的电流只与数据电压端Vdata输出的用于实现显示的数据电压和第一电压端V1输出的电压有关，与驱动晶体管Td的阈值电压Vth无关，从而消除了驱动晶体管Td的阈值电压Vth对发光器件L发光亮度的影响，提高了发光器件L亮度的均一性。

在此基础上，在发光阶段P3中，由于第四晶体管T4的栅-源电压Vgs＝0，而第四晶体管T4上又无阈值电压的损失，即阈值电压Vth＝0，此时，流经第四晶体管T4的电流I为：

这样一来，在Td-T6-T4通路上则不会有漏电流产生，从而可减小发光器件L在发光过程中产生的flicker，并提高了显示面板(panel)的效率，可在一定程度上降低功耗。

其中，像素电路工作电压(V1/S1/Vinit/Vdata)取值范围决定了驱动晶体管Td栅极的电压范围，现有像素电路中，驱动晶体管Td栅极电压范围可能为负值可能为正值，此设计对于部分像素电路只能优化部分灰阶的漏电情况。

具体的，驱动晶体管Td栅极电压为正值时，栅极吸引负电荷，吸引的负电荷的绝对值越大(小于反向击穿电压)，源电极和漏电极之间的电流会越小，因此，在驱动晶体管Td栅极电压为正值时，流经驱动晶体管Td的电流本身就很小，漏电流更小，优化效果不明显。

驱动晶体管Td栅极电压为负值时，栅极吸引正电荷，吸引的正电荷的绝对值越大，源电极和漏电极之间的电流会越大，因此，在驱动晶体管Td栅极电压为负值时，流经驱动晶体管Td的电流较大，漏电流对发光器件产生的影响越大，本发明实施例提供的像素电路可也对漏电流进行消除。

本发明实施例还提供一种显示装置，包括上述像素电路。

本发明实施例提供一种显示装置，包括如上所述的任意一种像素电路。所述显示装置可以包括多个像素单元阵列，每一个像素单元包括如上所述的任意一个像素电路。本发明实施例提供的显示装置具有与本发明前述实施例提供的像素电路相同的有益效果，由于像素电路在前述实施例中已经进行了详细说明，此处不再赘述。

本发明实施例还提供一种像素电路的驱动方法，如图8所示，该驱动方法包括：

S10、在一帧的初始化阶段P1，初始化模块10在第一信号端S1的控制下，将初始电压端Vinit和第一电压端V1的信号输入至驱动模块30，对驱动模块30进行初始化。

S20、在一帧的数据写入阶段P2，数据写入与补偿模块20在扫描信号端S2的控制下，将数据电压端Vdata的信号写入至驱动模块30，并对驱动模块30进行阈值电压的补偿。

漏电流消除模块50在使能信号端EM的控制下，使初始化模块10在关闭状态下无信号向初始电压端Vinit输出。

S30、在一帧的发光阶段P3，发光单元40在使能信号端EM的控制下，将第一电压端V1的信号输入至驱动模块30，控制驱动模块30开启，并在使能信号端EM和第三电压端V3的控制下进行发光。

由于单个像素中的发光器件(例如有机发光二极管)在发光阶段的电流大小仅为nA级，因此即使很小的漏电也会对发光阶段产生严重的影响。本发明实施例提供一种像素电路的驱动方法，通过在像素电路中增加与初始化模块10连接的漏电流消除模块50，在初始化模块10关闭阶段，在漏电流消除模块50的控制下，使初始化模块10无信号向初始电压端Vinit输出，即在发光阶段，流向发光器件的电流不会漏到其他通路中，从而可以保证流向发光单元40内的电路的稳定性，避免发光单元40在发光过程中出现闪烁(flicker)问题，并且可以一定程度上降低像素电路的功耗。

优选的，在第一晶体管T1为N型晶体管，其余晶体管均为P型晶体管时，漏电流消除模块50在使能信号端EM的控制下，使初始化模块10在关闭状态下无信号向初始电压端Vinit输出，具体包括：

使能信号端EM控制第一晶体管T1开启，存储电容Cst第二端的电压经第一晶体管T1输入至第四晶体管T4的栅极，使第四晶体管T4的栅极和第二极的电压均等于存储电容Cst第二端的电压。

即，使能信号端EM控制第一晶体管T1开启，使第四晶体管T4的栅-源电压Vgs＝0。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。