本申请涉及面板制造领域，特别涉及编码方法及装置、解码方法及装置及信号传输系统。
背景技术：
：液晶显示面板驱动部分通常包含时序控制器(英文TimingController)、源极驱动器(英文SourceDriver)和栅极驱动器(英文GateDriver)，其中，时序控制器的主要功能是对每一帧图像数据进行处理，生成每一帧图像数据对应的数据信号和控制信号，数据信号被传送到源极驱动器，源极驱动器将所接收的数据信号转换成数据电压，以写入液晶显示面板上相对应的像素。随着液晶显示面板分辨率的提升，液晶显示面板中时序控制器和源极驱动器之间数据传输的速率越来越高，目前有一种8b/10b(即将8比特(bit)数据编码成10比特数据)的编码方法来进行数据的高速传输，具体的，将8比特的原始数据划分成两部分，其前5位进行5b/6b(即将5比特(bit)数据编码成6比特数据)编码，后3位则进行3b/4b(即将3比特(bit)数据编码成4比特数据)编码。但是，随着编解码技术的发展，目前的时序控制领域，信号传输通常有锁相环(英文：PhaseLockedLoop；简称：PLL)和延迟锁相环(英文：Delay—lockedLoop；简称：DLL)两种方式，其中PLL较为常见，DLL要求传输过程中需要出现跳变沿，而上述编码方法，只支持PLL的传输方式，并不支持DLL的传输方式。技术实现要素：为了解决现有的8b/10b编码方法无法兼容PLL和DLL的问题，本申请实施例提供了一种编码方法及装置、解码方法及装置及信号传输系统。所述技术方案如下：第一方面，提供一种编码方法，包括：将待传输数据的待编码字节对应的8比特数据编码为9比特数据，所述待传输数据包括至少一个待编码字节；当所述待编码字节不是所述待传输数据的首个字节时，检测所述9比特数据的第一位数据，以及与所述第一位数据相邻的前一位数据；当所述第一位数据与所述前一位数据的数值相同时，将所述9比特数据取反后在所述9比特数据后添加用于指示所述9比特数据经过取反操作的第十位数据，得到10比特数据；当所述第一位数据与所述前一位数据的数值不同时，在所述9比特数据后添加用于指示所述9比特数据未经过取反操作的第十位数据，得到10比特数据；其中，所述10比特数据为二进制数据。可选的，所述9比特数据的任意连续5位中至少有一位与其他位不相同，所述将待传输数据的待编码字节对应的8比特数据编码为9比特数据，包括：按照如下方式将所述8比特数据编码为所述9比特数据：enc[0]＝d[3]；enc[1]＝(～d[2]&d[1])|(d[2]&d[1]&～d[3])|(～d[2]&～d[0])；enc[2]＝(d[2]&～d[1])|(d[2]&d[1]&～d[3])|(～d[2]&d[0])；enc[3]＝d[5]；enc[4]＝d[6]；enc[5]＝(～d[2]&～d[1]&～d[4])|(d[2]&～d[0])|(d[1]&～d[0])；enc[6]＝(～d[2]&～d[1]&～d[4])|(d[2]&d[0])|(d[1]&d[0])；enc[7]＝d[4]；enc[8]＝d[7]；其中，enc[i]为所述9比特数据中的第i+1位，8≥i≥0，且i为整数；d[j]为所述8比特数据中的第j+1位，7≥j≥0，且j为整数；～表示执行取反操作、&表示执行与操作，|表示执行或操作。可选的，所述第十位数据为1时指示所述9比特数据经过取反操作，所述第十位数据为0时指示所述9比特数据未经过取反操作，所述当所述第一位数据与所述前一位数据的数值相同时，将所述9比特数据取反后在所述9比特数据后添加用于指示所述9比特数据经过取反操作的第十位数据，得到10比特数据，包括：当所述第一位数据与所述前一位数据均为0，或者所述第一位数据与所述前一位数据均为1时，将所述9比特数据取反后在所述9比特数据后添加用于指示所述9比特数据经过取反操作的第十位数据，且所述第十位数据为1，得到10比特数据；所述当所述第一位数据与所述前一位数据的数值不同时，在所述9比特数据后添加用于指示所述9比特数据未经过取反操作的第十位数据，得到10比特数据，包括：当所述第一位数据和所述前一位数据中的一个为0，另一个为1时，在所述9比特数据后添加用于指示所述9比特数据未经过取反操作的第十位数据，且所述第十位数据为0，得到10比特数据。可选的，在所述将待编码字节对应的8比特数据编码为9比特数据之后，所述方法还包括：当所述待编码字节是待传输数据的首个字节时，检测所述9比特数据的第一位数据是否为0；当所述第一位数据为0时，将所述9比特数据取反后在所述9比特数据后添加用于指示所述9比特数据经过取反操作的第十位数据，得到10比特数据；当所述第一位数据不为0时，在所述9比特数据后添加用于指示所述9比特数据未经过取反操作的第十位数据，得到10比特数据。可选的，所述方法还包括：在编码后的所述待传输数据的预设位置添加第一标识码得到目标数据，所述第一标识码为预设的10比特数据，所述第一标识码包括至少连续6位相同的数据，所述第一标识码用于标识传输内容、传输开始或传输结束，所述编码后的所述待传输数据包括由所述待编码字节对应的8比特数据编码得到的10比特数据；发送所述目标数据。可选的，在编码后的所述待传输数据前添加第一标识码得到目标数据，包括：将所述第一标识码和第二标识码拼接得到组合码，所述第二标识码为预设的10比特数据，所述第二标识码包括至少连续6位相同的数据，所述第二标识码与所述第一标识码不同；在编码后的所述待传输数据的预设位置添加所述组合码得到所述目标数据。第二方面提供一种解码方法，所述方法包括：检测待解码的10比特数据的第十位数据，所述第十位数据用于指示所述待解码的10比特数据中前9比特数据是否经过取反操作，所述10比特数据为二进制数据；当所述第十位数据指示所述前9比特数据经过取反操作，将所述前9比特数据取反，得到预解码的9比特数据；当所述第十位数据指示所述前9比特数据未经过取反操作，将所述前9比特数据作为预解码的9比特数据；将所述预解码的9比特数据解码为8比特数据。可选的，所述预解码的9比特数据的任意连续5位中至少有一位与其他位不相同，所述将所述预解码的9比特数据解码为8比特数据，包括：按照如下方式所述预解码的9比特数据解码为8比特数据：Dout[7]＝d_code[8]；Dout[6]＝d_code[4]；Dout[5]＝d_code[3]；Dout[4]＝d_code[7]；Dout[3]＝d_code[0]；Dout[2]＝(d_code[6]^d_code[5])&～(～d_code[2]&d_code[1])；Dout[1]＝(d_code[6]^d_code[5])&～(d_code[2]&～d_code[1])；Dout[0]＝(d_code[6]&～d_code[5])|(d_code[6]&d_code[5]&d_code[2])|(～d_code[6]&～d_code[5]&d_code[2])；其中，d_code[i]为所述9比特数据中的第i+1位，8≥i≥0，且i为整数；Dout[j]为所述8比特数据中的第j+1位，7≥j≥0，且j为整数；^表示执行异或操作、～表示执行取反操作、&表示执行与操作，和|表示执行或操作。可选的，所述第十位数据为1时指示所述9比特数据经过取反操作，所述第十位数据为0时指示所述9比特数据未经过取反操作。可选的，在所述检测待解码的10比特数据的第十位数据之前，所述方法还包括：接收目标数据；当检测到所述目标数据中包括第一标识码时，根据所述第一标识码确定待解码数据，所述待解码数据包括至少一组待解码的10比特数据，所述第一标识码为预设的10比特数据，所述第一标识码包括至少连续6位相同的数据，所述第一标识码用于标识传输内容、传输开始或传输结束。可选的，在所述接收目标数据之后，所述方法还包括：当检测到所述目标数据中包括组合码时，根据所述组合码确定第一标识码，并根据所述第一标识码确定待解码数据；其中，所述组合码是所述第一标识码和所述第二标识码拼接得到的，所述第二标识码为预设的10比特数据，所述第二标识码包括至少连续6位相同的数据，所述第二标识码与所述第一标识码不同。第三方面，提供一种编码装置，包括：编码模块，用于：将待传输数据的待编码字节对应的8比特数据编码为9比特数据，所述待传输数据包括至少一个待编码字节；检测模块，用于当所述待编码字节不是所述待传输数据的首个字节时，检测所述9比特数据的第一位数据，以及与所述第一位数据相邻的前一位数据；所述编码模块，还用于：当所述第一位数据与所述前一位数据的数值相同时，将所述9比特数据取反后在所述9比特数据后添加用于指示所述9比特数据经过取反操作的第十位数据，得到10比特数据；当所述第一位数据与所述前一位数据的数值不同时，在所述9比特数据后添加用于指示所述9比特数据未经过取反操作的第十位数据，得到10比特数据；其中，所述10比特数据为二进制数据。可选的，所述9比特数据的任意连续5位中至少有一位与其他位不相同，所述编码模块，具体用于：按照如下方式将所述8比特数据编码为所述9比特数据：enc[0]＝d[3]；enc[1]＝(～d[2]&d[1])|(d[2]&d[1]&～d[3])|(～d[2]&～d[0])；enc[2]＝(d[2]&～d[1])|(d[2]&d[1]&～d[3])|(～d[2]&d[0])；enc[3]＝d[5]；enc[4]＝d[6]；enc[5]＝(～d[2]&～d[1]&～d[4])|(d[2]&～d[0])|(d[1]&～d[0])；enc[6]＝(～d[2]&～d[1]&～d[4])|(d[2]&d[0])|(d[1]&d[0])；enc[7]＝d[4]；enc[8]＝d[7]；其中，enc[i]为所述9比特数据中的第i+1位，8≥i≥0，且i为整数；d[j]为所述8比特数据中的第j+1位，7≥j≥0，且j为整数；～表示执行取反操作、&表示执行与操作，|表示执行或操作。可选的，所述第十位数据为1时指示所述9比特数据经过取反操作，所述第十位数据为0时指示所述9比特数据未经过取反操作，所述编码模块，具体用于：：当所述第一位数据与所述前一位数据均为0，或者所述第一位数据与所述前一位数据均为1时，将所述9比特数据取反后在所述9比特数据后添加用于指示所述9比特数据经过取反操作的第十位数据，且所述第十位数据为1，得到10比特数据；当所述第一位数据和所述前一位数据中的一个为0，另一个为1时，在所述9比特数据后添加用于指示所述9比特数据未经过取反操作的第十位数据，且所述第十位数据为0，得到10比特数据。可选的，所述编码模块还用于：当所述待编码字节是待传输数据的首个字节时，检测所述9比特数据的第一位数据是否为0；当所述第一位数据为0时，将所述9比特数据取反后在所述9比特数据后添加用于指示所述9比特数据经过取反操作的第十位数据，得到10比特数据；当所述第一位数据不为0时，在所述9比特数据后添加用于指示所述9比特数据未经过取反操作的第十位数据，得到10比特数据。可选的，所述装置还包括：处理模块，用于在编码后的所述待传输数据的预设位置添加第一标识码得到目标数据，所述第一标识码为预设的10比特数据，所述第一标识码包括至少连续6位相同的数据，所述第一标识码用于标识传输内容、传输开始或传输结束，所述编码后的所述待传输数据包括由所述待编码字节对应的8比特数据编码得到的10比特数据；发送模块，用于发送所述目标数据。可选的，所述处理模块，具体用于：将所述第一标识码和第二标识码拼接得到组合码，所述第二标识码为预设的10比特数据，所述第二标识码包括至少连续6位相同的数据，所述第二标识码与所述第一标识码不同；在编码后的所述待传输数据的预设位置添加所述组合码得到所述目标数据。第四方面，提供一种解码装置，检测模块，用于：检测待解码的10比特数据的第十位数据，所述第十位数据用于指示所述待解码的10比特数据中前9比特数据是否经过取反操作，所述10比特数据为二进制数据；解码模块，用于：当所述第十位数据指示所述前9比特数据经过取反操作，将所述前9比特数据取反，得到预解码的9比特数据；当所述第十位数据指示所述前9比特数据未经过取反操作，将所述前9比特数据作为预解码的9比特数据；将所述预解码的9比特数据解码为8比特数据。可选的，所述预解码的9比特数据的任意连续5位中至少有一位与其他位不相同，所述解码模块，具体用于：按照如下方式所述预解码的9比特数据解码为8比特数据：Dout[7]＝d_code[8]；Dout[6]＝d_code[4]；Dout[5]＝d_code[3]；Dout[4]＝d_code[7]；Dout[3]＝d_code[0]；Dout[2]＝(d_code[6]^d_code[5])&～(～d_code[2]&d_code[1])；Dout[1]＝(d_code[6]^d_code[5])&～(d_code[2]&～d_code[1])；Dout[0]＝(d_code[6]&～d_code[5])|(d_code[6]&d_code[5]&d_code[2])|(～d_code[6]&～d_code[5]&d_code[2])；其中，d_code[i]为所述预解码的9比特数据中的第i+1位，8≥i≥0，且i为整数；Dout[j]为所述8比特数据中的第j+1位，7≥j≥0，且j为整数；^表示执行异或操作、～表示执行取反操作、&表示执行与操作，|表示执行或操作。可选的，所述第十位数据为1时指示所述9比特数据经过取反操作，所述第十位数据为0时指示所述9比特数据未经过取反操作。可选的，所述装置还包括：接收模块，用于接收目标数据；处理模块，用于当检测到所述目标数据中包括第一标识码时，根据所述第一标识码确定待解码数据，所述待解码数据包括至少一组待解码的10比特数据，所述第一标识码为预设的10比特数据，所述第一标识码包括至少连续6位相同的数据，所述第一标识码用于标识传输内容、传输开始或传输结束。可选的，所述处理模块还用于：当检测到所述目标数据中包括组合码时，根据所述组合码确定第一标识码，并根据所述第一标识码确定待解码数据；其中，所述组合码是所述第一标识码和所述第二标识码拼接得到的，所述第二标识码为预设的10比特数据，所述第二标识码包括至少连续6位相同的数据，所述第二标识码与所述第一标识码不同。第五方面，提供一种信号传输系统，时序控制器和源极驱动芯片，所述时序控制器包括第三方面任一所述的编码装置，所述源极驱动芯片包括第四方面任一所述的解码装置；或者，所述时序控制器包括第三方面任一所述的解码装置，所述源极驱动芯片包括第三方面任一所述的编码装置。本申请的实施例提供的技术方案可以包括以下有益效果：本发明实施例提供的编码方法及装置、解码方法及装置及信号传输系统，在数据编码时，先将8比特数据编码为9比特数据，然后添加第十位得到10比特数据；并且在每两个相邻的10比特数据间设置一个跳变沿，且第十位数据用于指示9比特数据是否经过取反操作，能有效保证待传输数据在接收端能够被正确复原，且跳变沿可以有效减少传输错误。并且上述编码方式符合PLL和DLL的要求，使得接收端能够兼容PLL和DLL的信号传输方式。应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本申请。附图说明为了更清楚地说明本申请的实施例，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是是本发明实施例提供的一种编码方法和解码方法的应用环境示意图。图2是根据一示例性实施例示出的一种编码方法的流程示意图。图3是根据一示例性实施例示出的一种解码方法的流程示意图。图4-1是根据一示例性实施例示出的另一种编码方法的流程示意图。图4-2是根据一示例性实施例示出的一种8b/9b的编码方式示意图。图4-3是根据一示例性实施例示出的一种9b/10b的编码方式示意图。图4-4是根据一示例性实施例示出的另一种9b/10b的编码方式示意图。图4-5是根据一示例性实施例示出的添加第一标识码的方法流程图。图5-1是根据一示例性实施例示出的另一种编码方法的流程示意图。图5-2是根据一示例性实施例示出的一种9b/8b的解码方式示意图。图6-1是根据一示例性实施例示出的一种编码装置的结构示意图。图6-2是根据一示例性实施例示出的另一种编码装置的结构示意图。图7-1是根据一示例性实施例示出的一种解码装置的结构示意图。图7-2是根据一示例性实施例示出的另一种解码装置的结构示意图。图8是根据一示例性实施例示出的一种信号传输系统的结构示意图。此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。具体实施方式为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述，显然，所描述的实施例仅仅是本申请一部份实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。请参考图1，图1是本发明实施例提供的一种编码方法和解码方法的应用环境示意图，如图1所示，该编、解码方法应用于显示装置中，该显示装置包括时序控制器01和多个源极驱动芯片02，该时序控制器01的多个第一信号线H与多个源极驱动芯片02一一对应连接，该时序控制器还连接有一第二信号线L，多个源极驱动芯片02并联，且与第二信号线L连接。第一信号线的信号传输速率小于第二信号线，该第一信号线可称为低速信号线，通常用于标识电平状态，第二信号线可称为高速信号线，通常用于传输高速差分信号。在本发明实施例中，提供一种新的8b/10b(即将8比特(bit)数据编码成10比特数据)的编码方法，其中，编码前的8比特数据和编码后的10比特数据均为二进制数据，时序控制器01和源极驱动芯片02之间传输的数据可以采用该编码方法进行编码，该时序控制器01和源极驱动芯片02之间传输的数据可以是第一信号线中传输的数据，也可以是第二信号线中传输的数据。本发明实施例对此不做限定。如图2所示，本发明实施例提供一种编码方法的流程示意图，可以应用于图1所示的环境，该方法包括：步骤201、将待传输数据的待编码字节对应的8比特数据编码为9比特数据，待传输数据包括至少一个待编码字节；步骤202、当待编码字节不是待传输数据的首个字节时，检测9比特数据的第一位数据，以及与第一位数据相邻的前一位数据；步骤203、当第一位数据与前一位数据的数值相同时，将9比特数据取反后在9比特数据后添加用于指示9比特数据经过取反操作的第十位数据，得到10比特数据；步骤204、当第一位数据与前一位数据的数值不同时，在9比特数据后添加用于指示9比特数据未经过取反操作的第十位数据，得到10比特数据；其中，10比特数据为二进制数据，上述第十位数据用于指示9比特数据是否经过取反操作。本发明实施例提供的编码方法，在数据编码时，先将8比特数据编码为9比特数据，然后添加第十位得到10比特数据；并且在每两个相邻的10比特数据间设置一个跳变沿，且第十位数据用于指示9比特数据是否经过取反操作，能有效保证待传输数据在接收端能够被正确复原，且跳变沿可以有效减少传输错误。如图3所示，本发明实施例提供一种解码方法的流程示意图，可以应用于图1所示的环境，该方法包括：步骤301、检测待解码的10比特数据的第十位数据，第十位数据用于指示待解码的10比特数据中前9比特数据是否经过取反操作，该10比特数据为二进制数据；步骤302、当第十位数据指示前9比特数据经过取反操作，将前9比特数据取反，得到预解码的9比特数据；步骤303、当第十位数据指示前9比特数据未经过取反操作，将前9比特数据作为预解码的9比特数据；步骤304、将预解码的9比特数据解码为8比特数据。本发明实施例提供的解码方法，在数据解码时，先根据第十位数据将10比特数据解码为9比特数据，然后将9比特数据解码为8比特数据，能有效保证传输的数据在接收端能够被正确复原，且跳变沿可以有效减少传输错误。并且上述编码方式符合PLL和DLL的要求，使得接收端能够兼容PLL和DLL的信号传输方式。本发明实施例提供一种编码方法，如图4-1所示，该方法可以应用于图1所示的环境，该方法包括：步骤401、将待传输数据的待编码字节对应的8比特数据编码为9比特数据，该待传输数据包括至少一个待编码字节；执行步骤402或步骤405。在进行数据传输前，需要将待传输数据进行编码，待传输数据包括至少一个待编码字节，每个待编码字节为8比特数据。需要说明的是，本发明实施例中，在数据的发送端，数据的比特位是按照从低位到高位的顺序排列的，例如，数据10000010的排列顺序为从右到左，也即是其第一位数据为0，末位数据为1，“1000”为其高4位，“0010”为其低四位。具体的，将待传输数据的待编码字节对应的8比特数据编码为9比特数据的过程包括：按照如下方式将8比特数据编码为9比特数据：enc[0]＝d[3]；enc[1]＝(～d[2]&d[1])|(d[2]&d[1]&～d[3])|(～d[2]&～d[0])；enc[2]＝(d[2]&～d[1])|(d[2]&d[1]&～d[3])|(～d[2]&d[0])；enc[3]＝d[5]；enc[4]＝d[6]；enc[5]＝(～d[2]&～d[1]&～d[4])|(d[2]&～d[0])|(d[1]&～d[0])；enc[6]＝(～d[2]&～d[1]&～d[4])|(d[2]&d[0])|(d[1]&d[0])；enc[7]＝d[4]；enc[8]＝d[7]；其中，enc[i]为9比特数据中的第i+1位，8≥i≥0，且i为整数；d[j]为8比特数据中的第j+1位，7≥j≥0，且j为整数；～表示执行取反操作、&表示执行与操作，|表示执行或操作。取反操作表示：对二进制位取反，例如，1取反为0，0取反为1；与操作表示:两个二进制位相与，其规则为前后都为1的时候为真，其他都为假，其中真为1，假为0，则1&1＝1，1&0＝0，0&1＝0，0&0＝0；或操作表示两个二进制位相或，其规则为前后只要有一个为1的时候就为真，其中真为1，假为0，则1|1＝1，1|0＝1，0|1＝1，0|0＝0。示例的，如图4-2所示，假设待编码的8比特数据为：10000010，其第一位数据到第八位数据依次为0、1、0、0、0、0、0、1，则根据上述编码方式可以编码得到9比特数据：101000010，其中，在该9比特数据中：第一位数据enc[0]＝d[3]＝0；第二位数据enc[1]＝(～d[2]&d[1])|(d[2]&d[1]&～d[3])|(～d[2]&～d[0])＝(～0&1)|(0&1&～0)|(～0&～0)＝(1&1)|(0&1&1)|(1&1)＝1|0|1＝1；第三位数据enc[2]＝(d[2]&～d[1])|(d[2]&d[1]&～d[3])|(～d[2]&d[0])＝(0&～1)|(0&1&～0)|(～0&0)＝(0&0)|(0&1&1)|(1&0)＝0|0|0＝0；第四位数据enc[3]＝d[5]＝0；第五位数据enc[4]＝d[6]＝0；第六位数据enc[5]＝(～d[2]&～d[1]&～d[4])|(d[2]&～d[0])|(d[1]&～d[0])＝(～0&～1&～0)|(0&～0)|(1&～0)＝(1&0&1)|(0&1)|(1&1)＝0|0|1＝1；第七位数据enc[6]＝(～d[2]&～d[1]&～d[4])|(d[2]&d[0])|(d[1]&d[0])＝(～0&～1&～0)|(0&0)|(1&0)＝(1&0&1)|(0&0)|(1&0)＝0|0|0＝0；第八位数据enc[7]＝d[4]＝0；第九位数据enc[8]＝d[7]＝1。通过上述编码方式可以保证9比特数据的任意连续5位中至少有一位与其他位不相同，也即是该9比特数据中不会出现连续的5个0，或者连续的5个1。步骤402、当待编码字节不是待传输数据的首个字节时，检测9比特数据的第一位数据，以及与第一位数据相邻的前一位数据。由于待传输数据可能包括多个字节，对于待编码的字节是首个字节和不是首个字节的情况，其编码方式可能不同，所以在编码时，可以先检测待编码字节是否为待传输数据的首个字节，如果不是的话，由于数据是按序编码的，说明在该待编码字节前至少存在一个已完成编码的字节，也即是已完成8b/10b编码的字节，一个已完成8b/10b编码的字节实际上是将原有的8比特位数据转换成10比特位数据，因此，一个已完成编码的字节对应10比特数据。针对待编码的9比特数据，可以检测该9比特数据的第一位数据，以及与该第一位数据相邻的前一位数据(也即是前10比特数据的末位)，以便比较两者是否相同，以进行第十位数据的添加，该第十位数据用于指示该9比特数据是否经过取反操作。若两者相同可以执行步骤403，若两者不同，可以执行步骤404。步骤403、当第一位数据与前一位数据的数值相同时，将9比特数据取反后在9比特数据后添加用于指示9比特数据经过取反操作的第十位数据，得到10比特数据。在本发明实施例中，采用第十位数据来指示该9比特数据是否经过取反操作，可以保证接收端能够对接收到的数据进行有效解码。示例的，假设第十位数据为1时指示9比特数据经过取反操作，第十位数据为0时指示9比特数据未经过取反操作，则当第一位数据与前一位数据的数值相同时，将9比特数据取反后在9比特数据后添加用于指示9比特数据经过取反操作的第十位数据，得到10比特数据的过程具体可以包括：当第一位数据与前一位数据均为0，或者第一位数据与前一位数据均为1时，将9比特数据取反后在9比特数据后添加用于指示9比特数据经过取反操作的第十位数据，该第十位数据为1，得到10比特数据。示例的，如图4-3所示，假设待编码的9比特数据为101000010，位于该9比特数据之前且与该9比特数据相邻的10比特数据位0101000100，则由于该9比特数据的第一位数据为0，而其前10比特数据的末位为0(也即是该第一位数据的前一位数据为0)，两者相同，则将该9比特数据取反得到010111101，然后再添加第十位数据1，则最后得到的10比特数据为1010111101。步骤404、当第一位数据与前一位数据的数值不同时，在9比特数据后添加用于指示9比特数据未经过取反操作的第十位数据，得到10比特数据。执行步骤406。示例的，假设第十位数据为1时指示9比特数据经过取反操作，第十位数据为0时指示9比特数据未经过取反操作，则当第一位数据与前一位数据的数值不同时，在9比特数据后添加用于指示9比特数据未经过取反操作的第十位数据，得到10比特数据的过程具体可以包括：当第一位数据和前一位数据中的一个为0，另一个为1时，在9比特数据后添加用于指示9比特数据未经过取反操作的第十位数据，该第十位数据为0，得到10比特数据。示例的，如图4-4所示，假设待编码的9比特数据为101000010，位于该9比特数据之前且与该9比特数据相邻的10比特数据为1100100100，则由于该9比特数据的第一位数据为0，而其前10比特数据的末位为1(也即是该第一位数据的前一位数据为1)，两者不同，则在该9比特数据后添加第十位数据0，则最后得到的10比特数据为0101000010。上述步骤403和404可以保证每两个相邻的编码后的字节(也即是每两个10比特数据)之间存在跳变沿，这样便于接收端明确区分每两个相邻的编码后的字节，实现准确解码。步骤405、当待编码字节是待传输数据的首个字节时，假设9比特数据的第一位数据的前一位数据为0，在9比特数据后添加第十位数据，得到10比特数据。执行步骤406。在本发明实施例中，由于待编码字节是待传输数据的首个字节，因此该9比特数据的第一位数据的前一位数据是不存在的，本发明实施例可以假设该前一位数据为0，其他过程可以参考上述步骤402至404。具体过程如下：检测9比特数据的第一位数据是否为0；当第一位数据为0时，将9比特数据取反后在9比特数据后添加用于指示9比特数据经过取反操作的第十位数据，得到10比特数据；当第一位数据不为0时，在9比特数据后添加用于指示9比特数据未经过取反操作的第十位数据，得到10比特数据。实际应用中，当待编码字节是待传输数据的首个字节时，还可以采用其他方式将9比特数据编码为10比特数据，只要保证接收端能够有效解码即可。例如，当待编码字节是待传输数据的首个字节时，其第一位数据之前不存在前一位数据，可以假设9比特数据的第一位数据与前一位数据存在跳变沿，在9比特数据后添加指示9比特数据未经过取反操作的第十位数据，得到10比特数据，具体过程可以参考上述步骤404。实际应用中，当待编码字节是待传输数据的首个字节时，也可以假设9比特数据的第一位数据与前一位数据不存在跳变沿，可以将9比特数据取反后在9比特数据后添加指示9比特数据经过取反操作的第十位数据，得到10比特数据。具体过程可以参考上述步骤403。还需要说明的是，当待编码字节是待传输数据的首个字节时，还可以假设其第一位数据的前一位数据为1，然后再执行上述步骤402至404，也即是，检测9比特数据的第一位数据是否为1；当第一位数据为1时，将9比特数据取反后在9比特数据后添加用于指示9比特数据经过取反操作的第十位数据，得到10比特数据；当第一位数据不为1时，在9比特数据后添加用于指示9比特数据未经过取反操作的第十位数据，得到10比特数据。步骤406、在编码后的待传输数据的预设位置添加第一标识码得到目标数据。上述编码后的待传输数据包括由上述待编码字节对应的8比特数据编码得到的10比特数据。可选的，为了保证接收端以每10个比特为一个单位接收数据，发送端也需要以每10个比特位一个单位发送数据，因此第一标识码需要为10比特数据，且其可以为预设的数据，起到标识作用即可。在本发明实施例中，步骤401所提供的8b/9b的编码算法可以保证9比特数据的任意连续5位中至少有一位与其他位不相同，在经过步骤403至405的9b/10b的编码算法之后，由于添加了第十位数据，则可以保证10比特数据的任意连续6位中至少有一位与其他位不相同，也即是编码得到的10比特数据中不会出现连续的6个0，或者连续的6个1。因此，第一标识码可以包括至少连续6位相同的数据，以与正常传输的10比特数据区分开，示例的，该标识位可以包括连续6个0或者连续6个1，该第一标识码用于标识传输内容、传输开始或传输结束。示例的，该第一标识码可以为K，其具体码值可以参考表1。表1K10b01111110100b1000000101K20b01111110110b1000000100K30b01111110010b1000000110K40b01111110000b1000000111其中，0b表示2进制，K1至K4中每个标识码分别对应两种表示方式，其第一位数据是根据前一位数据而确定的，保证与前一位数据形成翻转沿，例如，当K1码的第一位数据的前一位数据为0，则采用第一位数据为1的K1码，也即是1000000101，当K1码的第一位数据的前一位数据为1，则采用第一位数据为0的K1码，也即是0111111010，这样可以保证第一标识码的有效识别。示例的，表1中，K1用于指示传输开始，K2用于指示传输截止，K3用于指示行信号的截止位置，还可以用于指示线性反馈寄存器执行复位操作，K4用于指示传输结束。例如，当第一标识码用于指示传输开始时，第一标识码可以直接添加在待传输数据之前，也可以以组合码的形式添加在待传输数据之前，示例的，如图4-5所示，当第一标识码以组合码的形式添加在待传输数据之前，在编码后的待传输数据前添加第一标识码得到目标数据的过程可以包括：步骤4061、将第一标识码和第二标识码拼接得到组合码，第二标识码为预设的10比特数据，第二标识码包括至少连续6位相同的数据，第二标识码与第一标识码不同。在本发明实施例中，组合码可以包括至少一个第一标识码和至少一个第二标识码，同一个组合码中不同位置的第一标识码的数值可以不同，不同位置的第二标识码的数值可以不同，发送端和接收端可以预先约定组合码的排列方式，并采用组合码表的方式进行记录，当组合码中存在至少一个标识码传输正确时，接收端可以通过查询组合码表来恢复出正确的组合码，例如，第一标识码为K1，第二标识码为G1，则组合码可以为K1G1G1K1，当K1传输错误时，接收端可以根据G1查表恢复出K1G1G1K1。示例的，该第二标识码可以为G，该G可以有G1，G2，G3和G4共4种形式，其具体码值可以参考表2，其中，0b表示2进制。表2G10b01010101110b1010101000G20b01000111110b1011100000G30b01100011110b1001110000G40b01110001110b1000111000示例的，假设组合码由第一标识码K和第二标识码G按照KGKG的方式组合得到，则组合码表可以参考表3。假设接收到的组合码为依次排布的0111111010，1010101000，1000000101和1111111111，采用该组合码查询如表3所示的组合码表，可以发现该组合码的前3个10比特数据均与表3中的第一行组合码中的前3个10比特数据相同，因此可以确定正确的组合码为依次排布的0111111010，1010101000，1000000101和0101010111，相应可提取的第一标识码为K1。表3步骤4062、在编码后的待传输数据的预设位置添加组合码得到目标数据。可选的，上述预设位置是根据第一标识码指示的内容来确定的，例如，当第一标识码指示传输开始时，该预设位置为待传输数据之前的位置，也即是第一组10比特数据的第一位数据之前；当第一标识码指示传输结束时，该预设位置为待传输数据之后的位置，也即是待传输数据的最后一组10比特数据的末位数据之后；当第一标识码用于标识传输内容时，该预设位置可以为待传输数据的指定的两组10比特数据之间。步骤407、发送目标数据。在本发明实施例中，数据的发送端是时序控制器时，数据的接收端可以是源极驱动芯片，数据的发送端是源极驱动芯片时，数据的接收端是可以时序控制器。示例的，时序控制器可以通过第一信号线(例如高速差分信号线)或第二信号线将该目标数据发送至相应的源极驱动芯片，本发明实施例对此不作限定。需要说明的是，本发明实施例提供的编码方法步骤的先后顺序可以进行适当调整，步骤也可以根据情况进行相应增减，任何熟悉本
技术领域：
的技术人员在本发明揭露的技术范围内，可轻易想到变化的方法，都应涵盖在本发明的保护范围之内，因此不再赘述。本发明实施例提供的编码方法，在数据编码时，先将8比特数据编码为9比特数据，然后添加第十位得到10比特数据；并且在每两个相邻的10比特数据间设置一个跳变沿，且第十位数据用于指示9比特数据是否经过取反操作，能有效保证待传输数据在接收端能够被正确复原，且跳变沿可以有效减少传输错误。值得说明的是，目前的时序控制领域，信号传输通常有PLL和DLL两种方式，其中PLL较为常见，DLL要求传输过程中需要出现跳变沿，而上述编码方法，由于能够保证前后两个相邻的编码后的字节(也即是相邻的两组10比特数据)之间出现一个跳变沿，可以有效降低错误传输的概率，符合PLL和DLL的要求，使得接收端能够兼容PLL和DLL的信号传输方式。实际应用中，传输的数据中连续且相同的数据越少，抖动性能越好，由于步骤401所提供的8b/9b的编码算法可以保证9比特数据的任意连续5位中至少有一位与其他位不相同，在经过步骤403至405的9b/10b的编码算法之后，则可以保证10比特数据的任意连续6位中至少有一位与其他位不相同，因此，可以保证编码后的数据在后续传输过程中有较好的抖动性能。本发明实施例提供一种解码方法，该解码方法和本发明实施例提供的编码方法对应，如图5-1所示，该方法可以应用于图1所示的环境，该方法包括：步骤501、接收目标数据。上述目标数据包括至少一组10比特数据，该10比特数据为二进制数据。可选的，该目标数据通常包括至少两组10比特数据，其中，可以包括第一标识码，第一标识码可以标识传输内容、传输开始或传输结束，便于更好地识别待解码数据。在本发明实施例中，数据的发送端是时序控制器时，数据的接收端可以是源极驱动芯片，数据的发送端是源极驱动芯片时，数据的接收端是可以时序控制器。示例的，源极驱动芯片可以通过第一信号线(例如高速差分信号线)或第二信号线将该目标数据发送至相应的时序控制器，本发明实施例对此不作限定。步骤502、当检测到目标数据中包括组合码时，根据组合码确定第一标识码，并根据第一标识码确定待解码数据。在本发明实施例中，组合码是第一标识码和第二标识码拼接得到的，第一标识码为预设的10比特数据，第一标识码包括至少连续6位相同的数据。第二标识码为预设的10比特数据，第二标识码包括至少连续6位相同的数据，第二标识码与第一标识码不同。组合码可以包括至少一个第一标识码和至少一个第二标识码，同一个组合码中不同位置的第一标识码的数值可以不同，不同位置的第二标识码的数值可以不同，发送端和接收端可以预先约定组合码的排列方式，并采用组合码表的方式进行记录，当组合码中存在至少一个标识码传输正确时，接收端可以根据通过查询组合码表来恢复出正确的组合码。当检测到目标数据中包括组合码时，接收端可以根据组合码确定第一标识码，再根据第一标识码确定待解码数据。具体的，接收端可以根据组合码查询组合码表，当组合码中存在至少一个标识码在组合码表中可以查询到，则说明组合码中存在至少一个标识码传输正确时，通过查表即可恢复出正确的组合码，然后再从组合码的预设位置提取第一标识码，以确定待解码数据。需要说明的是，当组合码中任意的一个标识码都无法在组合码表中查询到，说明组合码错误，相应的待解码数据也传输有误，可以不对待解码数据进行后续处理。由于第一标识码用于标识传输内容、传输开始或传输结束，根据具体的第一标识码确定该第一标识码在目标数据中的位置，然后将第一标识码及其位置确定待解码数据。在本发明实施例中，通过组合码的形式来携带第一标识码，可以提高第一标识码的解码的准确率。步骤503、当检测到目标数据中包括第一标识码时，根据第一标识码确定待解码数据。待解码数据包括至少一组待解码的10比特数据，第一标识码为预设的10比特数据，第一标识码包括至少连续6位相同的数据。由于第一标识码用于标识传输内容、传输开始或传输结束，可以根据具体的第一标识码确定该第一标识码在目标数据中的位置，然后将第一标识码及其位置确定待解码数据。此处可以参考步骤502中的相关内容。步骤504、检测待解码的10比特数据的第十位数据，第十位数据用于指示待解码的10比特数据中前9比特数据是否经过取反操作。步骤505、当第十位数据指示前9比特数据经过取反操作，将前9比特数据取反，得到预解码的9比特数据。示例的，假设第十位数据为1时可以指示9比特数据经过取反操作，第十位数据为0时可以指示9比特数据未经过取反操作。假设，待解码的10比特数据为1010111101，其第十位为1，说明前9比特数据：010111101经过取反操作，则对该9比特数据：010111101取反得到预解码的9比特数据：101000010。步骤506、当第十位数据指示前9比特数据未经过取反操作，将前9比特数据作为预解码的9比特数据。示例的，假设第十位数据为1时可以指示9比特数据经过取反操作，第十位数据为0时可以指示9比特数据未经过取反操作。假设，待解码的10比特数据为0010111101，其第十位为0，说明前9比特数据：010111101未经过取反操作，则将前9比特数据：010111101作为预解码的9比特数据：010111101。步骤507、将预解码的9比特数据解码为8比特数据。预解码的9比特数据的任意连续5位中至少有一位与其他位不相同，也即是该9比特数据中不会出现连续的5个0，或者连续的5个1。将预解码的9比特数据解码为8比特数据，包括：按照如下方式预解码的9比特数据解码为8比特数据：Dout[7]＝d_code[8]；Dout[6]＝d_code[4]；Dout[5]＝d_code[3]；Dout[4]＝d_code[7]；Dout[3]＝d_code[0]；Dout[2]＝(d_code[6]^d_code[5])&～(～d_code[2]&d_code[1])；Dout[1]＝(d_code[6]^d_code[5])&～(d_code[2]&～d_code[1])；Dout[0]＝(d_code[6]&～d_code[5])|(d_code[6]&d_code[5]&d_code[2])|(～d_code[6]&～d_code[5]&d_code[2])；其中，d_code[i]为9比特数据中的第i+1位，8≥i≥0，且i为整数；Dout[j]为8比特数据中的第j+1位，7≥j≥0，且j为整数；^表示执行异或操作、～表示执行取反操作、&表示执行与操作，和|表示执行或操作。其中，取反操作、与操作和或操作的解释可以参考上述步骤401，异或操作表示两个二进制位异或，其规则为前后只要不相同就为真，其中真为1，假为0，则1^1＝0，1^0＝1，0^1＝1，0^0＝0。示例的，如图5-2所示，假设预解码的9比特数据为：101000010，其第一位数据到第九位数据依次为0、1、0、0、0、0、1、0、1，则根据上述解码方式可以解码得到8比特数据：10000010，其中，在该8比特数据中：第八位数据Dout[7]＝d_code[8]＝1；第七位数据Dout[6]＝d_code[4]＝0；第六位数据Dout[5]＝d_code[3]＝0；第五位数据Dout[4]＝d_code[7]＝0；第四位数据Dout[3]＝d_code[0]＝0；第三位数据Dout[2]＝(d_code[6]^d_code[5])&～(～d_code[2]&d_code[1])＝(1^0)&～(～0&1)＝1&～(1&1)＝1&～1＝1&0＝0；第二位数据Dout[1]＝(d_code[6]^d_code[5])&～(d_code[2]&～d_code[1])＝(1^0)&～(0&～1)＝1&～(0&0)＝1&～0＝1&1＝1；第一位数据Dout[0]＝(d_code[6]&～d_code[5])|(d_code[6]&d_code[5]&d_code[2])|(～d_code[6]&～d_code[5]&d_code[2])＝(1&～0)|(1&0&0)|(～1&～0&0)＝(1&1)|0|(0&1&0)＝1|0|0＝0。需要说明的是，本发明实施例提供的解码方法步骤的先后顺序可以进行适当调整，步骤也可以根据情况进行相应增减，任何熟悉本
技术领域：
的技术人员在本发明揭露的技术范围内，可轻易想到变化的方法，都应涵盖在本发明的保护范围之内，因此不再赘述。本发明实施例提供的解码方法，在数据解码时，先根据第十位数据将10比特数据解码为9比特数据，然后将9比特数据解码为8比特数据，能有效保证传输的数据在接收端能够被正确复原，且跳变沿可以有效减少传输错误。值得说明的是，由于上述编码方法能够保证前后两个相邻的编码后的字节(也即是相邻的两组10比特数据)之间出现一个跳变沿，可以有效降低错误传输的概率，使得接收端能够通过上述解码方式兼容PLL和DLL的时钟传输方式。本发明实施例提供一种编码装置，如图6-1所示，包括：编码模块601，用于：将待传输数据的待编码字节对应的8比特数据编码为9比特数据，所述待传输数据包括至少一个待编码字节；检测模块602，用于当所述待编码字节不是所述待传输数据的首个字节时，检测所述9比特数据的第一位数据，以及与所述第一位数据相邻的前一位数据；所述编码模块601，还用于：当所述第一位数据与所述前一位数据的数值相同时，将所述9比特数据取反后在所述9比特数据后添加用于指示所述9比特数据经过取反操作的第十位数据，得到10比特数据；当所述第一位数据与所述前一位数据的数值不同时，在所述9比特数据后添加用于指示所述9比特数据未经过取反操作的第十位数据，得到10比特数据；其中，所述10比特数据为二进制数据。本发明实施例提供的编码装置，在编码模块进行数据编码时，先将8比特数据编码为9比特数据，然后添加第十位得到10比特数据；并且在每两个相邻的10比特数据间设置一个跳变沿，且第十位数据用于指示9比特数据是否经过取反操作，能有效保证待传输数据在接收端能够被正确复原，且跳变沿可以有效减少传输错误。可选的，所述9比特数据的任意连续5位中至少有一位与其他位不相同，所述编码模块601，具体用于：按照如下方式将所述8比特数据编码为所述9比特数据：enc[0]＝d[3]；enc[1]＝(～d[2]&d[1])|(d[2]&d[1]&～d[3])|(～d[2]&～d[0])；enc[2]＝(d[2]&～d[1])|(d[2]&d[1]&～d[3])|(～d[2]&d[0])；enc[3]＝d[5]；enc[4]＝d[6]；enc[5]＝(～d[2]&～d[1]&～d[4])|(d[2]&～d[0])|(d[1]&～d[0])；enc[6]＝(～d[2]&～d[1]&～d[4])|(d[2]&d[0])|(d[1]&d[0])；enc[7]＝d[4]；enc[8]＝d[7]；其中，enc[i]为所述9比特数据中的第i+1位，8≥i≥0，且i为整数；d[j]为所述8比特数据中的第j+1位，7≥j≥0，且j为整数；～表示执行取反操作、&表示执行与操作，|表示执行或操作。可选的，所述第十位数据为1时指示所述9比特数据经过取反操作，所述第十位数据为0时指示所述9比特数据未经过取反操作，所述编码模块601，具体用于：：当所述第一位数据与所述前一位数据均为0，或者所述第一位数据与所述前一位数据均为1时，将所述9比特数据取反后在所述9比特数据后添加用于指示所述9比特数据经过取反操作的第十位数据，且所述第十位数据为1，得到10比特数据；当所述第一位数据和所述前一位数据中的一个为0，另一个为1时，在所述9比特数据后添加用于指示所述9比特数据未经过取反操作的第十位数据，且所述第十位数据为0，得到10比特数据。可选的，所述编码模块601还用于：当所述待编码字节是待传输数据的首个字节时，检测所述9比特数据的第一位数据是否为0；当所述第一位数据为0时，将所述9比特数据取反后在所述9比特数据后添加用于指示所述9比特数据经过取反操作的第十位数据，得到10比特数据；当所述第一位数据不为0时，在所述9比特数据后添加用于指示所述9比特数据未经过取反操作的第十位数据，得到10比特数据。进一步的，如图6-2所示，所述装置还包括：处理模块603，用于在编码后的所述待传输数据的预设位置添加第一标识码得到目标数据，所述第一标识码为预设的10比特数据，所述第一标识码包括至少连续6位相同的数据，所述第一标识码用于标识传输内容、传输开始或传输结束，所述编码后的所述待传输数据包括由所述待编码字节对应的8比特数据编码得到的10比特数据；发送模块604，用于发送所述目标数据。可选的，所述处理模块603，具体用于：将所述第一标识码和第二标识码拼接得到组合码，所述第二标识码为预设的10比特数据，所述第二标识码包括至少连续6位相同的数据，所述第二标识码与所述第一标识码不同；在编码后的所述待传输数据的预设位置添加所述组合码得到所述目标数据。本发明实施例提供的编码装置，在编码模块进行数据编码时，先将8比特数据编码为9比特数据，然后添加第十位得到10比特数据；并且在每两个相邻的10比特数据间设置一个跳变沿，且第十位数据用于指示9比特数据是否经过取反操作，能有效保证待传输数据在接收端能够被正确复原，且跳变沿可以有效减少传输错误。本发明实施例提供一种解码装置，如图7-1所示，包括：检测模块701，用于：检测待解码的10比特数据的第十位数据，所述第十位数据用于指示所述待解码的10比特数据中前9比特数据是否经过取反操作，所述10比特数据为二进制数据；解码模块702，用于：当所述第十位数据指示所述前9比特数据经过取反操作，将所述前9比特数据取反，得到预解码的9比特数据；当所述第十位数据指示所述前9比特数据未经过取反操作，将所述前9比特数据作为预解码的9比特数据；将所述预解码的9比特数据解码为8比特数据。本发明实施例提供的解码装置，在解码模块进行数据解码时，先根据第十位数据将10比特数据解码为9比特数据，然后将9比特数据解码为8比特数据，能有效保证传输的数据在接收端能够被正确复原，且跳变沿可以有效减少传输错误。可选的，所述预解码的9比特数据的任意连续5位中至少有一位与其他位不相同，所述解码模块702，具体用于：按照如下方式所述预解码的9比特数据解码为8比特数据：Dout[7]＝d_code[8]；Dout[6]＝d_code[4]；Dout[5]＝d_code[3]；Dout[4]＝d_code[7]；Dout[3]＝d_code[0]；Dout[2]＝(d_code[6]^d_code[5])&～(～d_code[2]&d_code[1])；Dout[1]＝(d_code[6]^d_code[5])&～(d_code[2]&～d_code[1])；Dout[0]＝(d_code[6]&～d_code[5])|(d_code[6]&d_code[5]&d_code[2])|(～d_code[6]&～d_code[5]&d_code[2])；其中，d_code[i]为所述预解码的9比特数据中的第i+1位，8≥i≥0，且i为整数；Dout[j]为所述8比特数据中的第j+1位，7≥j≥0，且j为整数；^表示执行异或操作、～表示执行取反操作、&表示执行与操作，|表示执行或操作。可选的，所述第十位数据为1时指示所述9比特数据经过取反操作，所述第十位数据为0时指示所述9比特数据未经过取反操作。进一步的，如图7-2所示，所述装置还包括：接收模块703，用于接收目标数据；处理模块704，用于当检测到所述目标数据中包括第一标识码时，根据所述第一标识码确定待解码数据，所述待解码数据包括至少一组待解码的10比特数据，所述第一标识码为预设的10比特数据，所述第一标识码包括至少连续6位相同的数据，所述第一标识码用于标识传输内容、传输开始或传输结束。可选的，所述处理模块704还用于：当检测到所述目标数据中包括组合码时，根据所述组合码确定第一标识码，并根据所述第一标识码确定待解码数据；其中，所述组合码是所述第一标识码和所述第二标识码拼接得到的，所述第二标识码为预设的10比特数据，所述第二标识码包括至少连续6位相同的数据，所述第二标识码与所述第一标识码不同。本发明实施例提供的解码装置，在解码模块进行数据解码时，先根据第十位数据将10比特数据解码为9比特数据，然后将9比特数据解码为8比特数据，能有效保证传输的数据在接收端能够被正确复原，且跳变沿可以有效减少传输错误。如图8所示，本发明实施例提供一种信号传输系统80，包括：时序控制器和源极驱动芯片，该信号传输系统的结构可以参考图1，其中，时序控制器可以包括编码装置801，该编码装置801可以为图6-1或6-2所示的编码装置，所述源极驱动芯片可以包括解码装置802，该解码装置802可以为图7-1或7-2所示的解码装置；或者，所述时序控制器可以包括解码装置802，该解码装置802可以为图7-1或7-2所示的解码装置，所述源极驱动芯片可以包括编码装置801，该编码装置801可以为图6-1或6-2所示的编码装置。请参考图8，编码装置801可以执行8b/10b编码，解码装置802可以执行8b/10b解码(10b/8b解码)，例如，当向编码装置801输入8比特数据，则编码装置801先进行8b/9b的处理后输出9比特数据，然后添加第十比特位，用于指示在前的9比特数据是否经过取反处理，最终输出10比特数据；解码装置802接收第一标识码后，根据第一标识码确定待解码数据，然后在该待解码数据中确定第十位数据，根据第十位数据确定预解码的9比特数据，然后9b/8b的处理后输出8比特数据。上述编、解码过程可以参考上述方法实施例，本发明实施例不再赘述。该信号传输系统应用于显示装置中，该显示装置可以为液晶面板、电子纸、有机发光二极管(英文：OrganicLight-EmittingDiode；简称：OLED)面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。本发明实施例提供的信号传输系统中，其使用的编解码方法，在数据编码时，先将8比特数据编码为9比特数据，然后添加第十位得到10比特数据；并且在每两个相邻的10比特数据间设置一个跳变沿，且第十位数据用于指示9比特数据是否经过取反操作，能有效保证待传输数据在接收端能够被正确复原，且跳变沿可以有效减少传输错误。在数据解码时，先根据第十位数据将10比特数据解码为9比特数据，然后将9比特数据解码为8比特数据，能有效保证传输的数据在接收端能够被正确复原，且跳变沿可以有效减少传输错误。并且编解码的逻辑简单，占用资源少，可实现性高。关于上述实施例中的装置、系统，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。并且，本发明实施例中，“/”可以表示转化，例如，8b/10b表示将8比特数据转化为10比特数据。本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本
技术领域：
中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由权利要求指出。应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。当前第1页1 2 3