像素驱动电路的制作方法

本公开内容涉及一种像素驱动电路，且特别涉及一种提高液晶充电电压的像素驱动电路。

背景技术：

现今，液晶屏幕独揽平面电视和平面电脑屏幕的市场。液晶屏幕中液晶分子的排列会被充电电压的大小所控制，且改变偏光角度会造成不同的灰阶，因而控制液晶分子以显示明暗不同的影像。

然而提高分辨率需要提高扫描信号的扫描频率，为了提高扫描频率，每一个画面的总持续时间缩短，相对应的每一次画面切换时的充电时间也缩短了，若对液晶电容充电的充电电压不足，将在短时间内无法将液晶电容调整至目标电位，将造成液晶旋转角度不够而降低面板的光学穿透率。

技术实现要素：

本公开内容之一态样是在于提供一种像素驱动电路。像素驱动电路包含驱动单元，具有第一端、第二端以及控制端，驱动单元的第一端耦接至工作电压，驱动单元的第二端耦接至液晶电容。第一晶体管具有第一端、第二端以及控制端，第一晶体管的第一端耦接至工作电压，第一晶体管的第二端耦接至驱动单元的控制端。第二晶体管具有第一端、第二端以及控制端，第二晶体管的第一端接收数据信号，第二晶体管的控制端接收第一扫描信号，第二晶体管的第二端耦接至第一晶体管的控制端。其中，当第一扫描信号导通第二晶体管时，第二晶体管将数据信号输出至第一晶体管，第一晶体管导通基于工作电压将驱动单元的控制端设定为第一电压位准，通过第一晶体管的漏电流将驱动单元的控制端设定由第一电压位准提升至第二电压位准。

本发明之次一态样是在于提供一种像素驱动电路。像素驱动电路包含液晶电容、驱动单元、控制单元和重置单元。驱动单元具有第一端、第二端以及控制端，驱动单元的第一端耦接至工作电压，驱动单元的第二端耦接至液晶电容，驱动单元用以对液晶电容充电。控制单元接收数据信号且耦接至工作电压，控制单元用以根据扫描信号控制驱动单元的控制端。重置单元具有第一重置晶体管用以重置液晶电容和第二重置晶体管用以停用驱动单元。

本公开内容旨在提供本公开内容的简化摘要，以使阅读者对本公开内容具备基本的理解，并非在指出本公开内容实施例的重要元件或界定本公开内容的范围。

附图说明

为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，附图的说明如下：

图1绘示根据本公开内容的一实施例中一种像素驱动电路的示意图；

图2绘示图1中像素驱动电路的操作波形的示意图；

图3绘示根据本公开内容的一实施例中一种像素驱动电路的示意图；

图4绘示图3中像素驱动电路的操作波形的示意图。

附图标记说明：

100：像素驱动电路

110：控制单元

120：驱动单元

130：重置单元

n1、n2、n3：端点

cst：电容

clc：液晶电容

t1、t2、t3、t4、treset、tclr：晶体管

ilc：漏电流

gscan_p、gscan_n：扫描信号

greset：重置信号

gclr：清除信号

vcom：参考电压

gdata：数据信号

vdd：工作电压

200：驱动方法

s210、s220、s230、s240、s250：操作步骤

300：像素驱动电路

310：控制单元

320：驱动单元

330：重置单元

400：驱动方法

s410、s420、s430、s440、s450：操作步骤

具体实施方式

关于本文中所使用的『第一』、『第二』、…等，并非特别指称次序或顺位的意思，亦非用以限定本发明，其仅仅是为了区别以相同技术用语描述的元件或操作而已。

关于本文中所使用的『耦接』或『连接』，均可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，而『耦接』或『连接』还可指二或多个元件元件相互操作或动作。

参考图1为本公开内容的一实施例，图1绘示根据本公开内容的一实施例中一种像素驱动电路100的示意图。像素驱动电路100包含控制单元110、驱动单元120以及重置单元130，像素驱动电路100耦接至液晶面板(未绘示)其中一个像素的液晶电容clc以及储存电容cst。像素驱动电路100用以设定液晶电容clc以及储存电容cst的电压位准，使液晶面板的像素能显示正确的灰阶亮度或色彩设定。

实际应用中，液晶面板同时包含多个像素，每一像素可具备各自的液晶电容clc以及储存电容cst，像素驱动电路100具有多组如图1所示的控制单元110、驱动单元120以及重置单元130分别驱动多个像素。为了说明上的简洁，图1所示的实施例中仅以驱动单一个像素的液晶电容clc以及储存电容cst举例说明，现有技艺人士可由图1推知对应多个像素的配置方式。

于此实施例中，控制单元110包含晶体管t1和晶体管t2。其中晶体管t2具有第一端、第二端(节点n1)和控制端。晶体管t2的第一端用以接收数据信号gdata，晶体管t2的第二端耦接至晶体管t1的控制端，晶体管t2的控制端用以根据扫描信号gscan控制晶体管t1控制端的电压位准。当扫描信号gscan为高逻辑位准时致能晶体管t2，使得数据信号gdata传送至晶体管t1的控制端，当扫描信号gscan为低逻辑位准时禁能晶体管t2。

晶体管t1具有第一端、第二端和控制端。晶体管t1的第一端用以接收工作电压vdd，晶体管t1的第二端耦接至驱动单元120和重置单元130，晶体管t1的控制端耦接至晶体管t2的第二端。于此实施例中，晶体管t1的第二端耦接至驱动单元120中的第四晶体管t4的控制端以及重置单元130中的晶体管tclr的第一端。于一实施例中，晶体管t1为一氧化物晶体管或硅晶体管。

于此实施例中，驱动单元120包含晶体管t4，且其具有第一端、第二端和控制端。晶体管t4的第一端用以接收工作电压vdd，晶体管t4的第二端耦接至液晶电容clc的第一端(第一端点即为图1中的节点n3)和重置单元130中的晶体管treset，晶体管t4的控制端耦接至晶体管t1的第二端和重置单元130中的晶体管tclr的第一端。

于此实施例中，重置单元130包含晶体管treset和晶体管tclr。晶体管treset具有第一端、第二端和控制端。晶体管treset的第一端耦接至驱动单元120中的晶体管t4的第二端和液晶电容clc，晶体管treset的第二端耦接至接地端。晶体管treset的控制端用以根据重置信号greset控制节点n3的电压位准。当重置信号greset为高逻辑位准时，晶体管treset导通，将节点n3的电压位准重置，于此实施例中，是将节点n3的电压位准重置为零电压位准(0v)或是接地电位。也就是说，晶体管treset用来重置输入到液晶电容clc以及储存电容cst的充电电压。

晶体管tclr具有第一端(第一端点即为图1中的节点n2)、第二端和控制端。晶体管tclr的第一端耦接至控制单元110中的晶体管t1的第二端和驱动单元120中的第四晶体管t4的控制端，晶体管tclr的第二端耦接至接地端。晶体管tclr的控制端用以根据清除信号gclr控制节点n2的电压位准。当清除信号gclr为高逻辑位准时，晶体管tclr导通，将节点n2的电压位准重置，于此实施例中，是将节点n2的电压位准重置为零电压位准(0v)或是接地电位。也就是说，晶体管tclr用来重置输入到晶体管t4的控制端的电压位准。

液晶电容clc具有第一端(第一端点即为图1中的节点n3)和第二端。液晶电容clc的第一端耦接至驱动单元120和重置单元130，液晶电容clc的第二端接收参考电压vcom。于此实施例中，液晶电容clc的第一端耦接至驱动单元120中的第四晶体管t4的第二端和重置单元130中的晶体管treset的第一端。

此外，于此实施例中，如图1所示，储存电容cst与液晶电容clc并联耦接，储存电容cst可以在液晶电容clc充电至目标电压位准时，稳定此目标电压位准。

一并参考图1和图2，图2绘示图1中像素驱动电路100的操作波形的示意图。在图2所绘示的操作波形的实施例中，假设工作电压vdd为20v，参考电压vcom根据画面的正负极性在0v与20v两个电压位准交互切换，数据信号gdata根据画面的灰阶亮度或色彩设定在最低位准0v至最高位准17v之间，于图2的时段t00至t08之间，假设此一画面要显示的数据信号gdata为最高位准17v。

于图2中，在时间点t00，参考电压vcom由高逻辑位准降低至低逻辑位准(即从20v降低至0v)。也就是说，在时间点t00至时间点t08之间，像素驱动电路100是操作于正极性，此时参考电压vcom为0v。

于图2中，在时间点t01，重置单元130中的重置信号greset由低逻辑位准提升至高逻辑位准，以致能晶体管treset，使得节点n3的电压位准降低至0v，节点n3和参考电压vcom的电位差为0v，意谓着液晶电容clc的两端电位差(即充电电压)为0v。于此实施例中，像素驱动电路100中的晶体管treset是为了将节点n3接地，使得充电电压重置为零电位差，使液晶电容clc放电重置。

于图2中，在时间点t02，重置信号greset由高逻辑位准降低至低逻辑位准，以禁能晶体管treset。此时，节点n3的电压位准为浮动状态。

于图2中，在时间点t03，数据信号gdata由低逻辑位准提升至高逻辑位准(即从0v提升至17v)，意谓着数据信号gdata传送至晶体管t2的第一端。

于图2中，在时间点t04，扫描信号gscan由低逻辑位准提升至高逻辑位准，意谓着传送扫描信号gscan至晶体管t2的控制端，因而致能晶体管t2。此外，晶体管t1根据晶体管t2的第二端的电压位准致能或禁能。当晶体管t2根据扫描信号gscan将数据信号gdata传至晶体管t1的控制端，晶体管t1导通之后，使节点n2的电压位准提升，于此实施例中，节点n2的电压位准将迅速提升至gdata-vtt1，此处的vtt1为晶体管t1的临界电压(thresholdvoltage)，假设vtt1为1.5v，此时节点n2的电压位准先提升至15.5v(17v-1.5v)。

晶体管t1的第一端耦接至工作电压vdd为20v，高于晶体管t1的第二端(即节点n2)的电压位准，因此将产生漏电流ilc由晶体管t1的第一端至第二端。此外，由于晶体管tclr本身具有一微小的内建电容，当通过晶体管t1的漏电流ilc对晶体管tclr的内建电容充电，使得节点n2的电压位准随之提高，如时间区间t04～t05所示通过漏电流ilc使节点n2的电压位准从15.5v逐渐提升至19.5v。也就是说，由于晶体管t1本身的临界电压，节点n2的电压位准仅能提升至15.5v(gdata-vtt1)，于本实施例中可以利用通过晶体管t1的漏电流ilc，使节点n2的电压位准由原本的第一电压位准进一步提升至第二电压位准(19.5v)。于一实施例中，晶体管t1为氧化物晶体管或硅晶体管。

于此实施例中，节点n2的电压位准用以控制晶体管t4的控制端，节点n2的电压位准致能晶体管t4且使得节点n3的电压位准根据节点n2电压位准的变动，在时间区间t04～t05，节点n3的电压位准将提升至n2-vtt4，此处的vtt4为晶体管t4的临界电压，假设vtt4为1.5v，此时节点n3的电压位准先提升至18v(19.5v-1.5v)。

由于液晶电容clc的充电电压即为液晶电容clc的第一端和第二端的电位差(即节点n3的电压位准减去参考电压vcom的绝对值，如图2所示，为18v)。

如此一来，当扫描信号致能晶体管t2时，通过晶体管t1的漏电流ilc将驱动单元120的控制端(节点n2的电压位准)设定由第一电压位准(15.5v)提升至第二电压位准(19.5v)，间接导致节点n3的电压位准能提升至18v，使得像素驱动电路的充电电压可达到18v(n3的电压位准-参考电压vcom)。相较之下，于现有的方案中，若不存在晶体管t1的漏电流ilc，充电电压在两个串接的晶体管的临界电压影响下仅能达到14v。

于图2中，在时间点t05，数据信号gdata由高逻辑位准降低至低逻辑位准，意谓着不再将数据信号gdata传送至晶体管t1的控制端。

于图2中，在时间点t06，清除信号gclr由低逻辑位准提升至高逻辑位准，意谓着传送清除信号gclr至晶体管tclr，以致能晶体管tclr。当致能晶体管tclr，晶体管tclr的第一端(即节点n2)可以被拉至接地。因此，节点n2的电压降低至0v(如图2所示)。

在图2中时间点t07之后，所有信号皆处于低逻辑位准，此段时间为液晶电容已完成充电，进入显示状态。

于图1及图2中所示的实施例中，时间点t00至时间点t08，即参考电压vcom是固定于0v。当液晶长时间固定显示相同的灰阶时，容易发生固着而无法正常切换。为了延长液晶材料的使用寿命，可以周期性地切换驱动电路采用的电压的极性，使液晶在正偏转与负偏转之间变换，可以避免长时间固定于同一旋转角度的问题，因此，在时间点t08之后，参考电压vcom转换极性。

于图2中，在时间点t08，参考电压vcom由低逻辑位准提升至高逻辑位准(即从0v提升至20v)。也就是说，在时间点t08至时间点t15之间，像素驱动电路100是操作于负极性，此时参考电压vcom为20v。

于图2中，在时间点t09，重置信号greset由低逻辑位准提升至高逻辑位准，以致能晶体管treset，使得节点n3的电压位准降低为0v。于此实施例中，像素驱动电路100中的晶体管treset是为了将节点n3接地，使得充电电压重置为零电位差，使液晶电容clc放电重置。

于图2中，在时间点t10，重置信号greset由高逻辑位准降低至低逻辑位准，以禁能晶体管treset。此时，节点n3的电压位准为浮动状态。

于图2中，在时间点t11，数据信号gdata为低逻辑位准(即0v)，数据信号gdata传送至晶体管t2的第一端。

于图2中，在时间点t12，扫描信号gscan由低逻辑位准提升至高逻辑位准，扫描信号gscan传送至晶体管t1的控制端，因而致能晶体管t1。接着，数据信号gdata传送至驱动单元120中的晶体管t4的控制端，由于数据信号gdata为低逻辑位准，因此晶体管t4维持关断，但因晶体管t1的漏电流ilc以及晶体管tclr的内建电容，使得节点n3的电压在t12～t13区间提升至电压准位2v(在重置阶段被设定为0v)。

由于液晶电容clc的充电电压即为液晶电容clc的第一端和第二端的电位差(即节点n3的电压位准减去参考电压vcom的绝对值，如图2所示，为18v)，因此，当数据信号gdata为负极性时，亦可以提升液晶的充电电压。

于图2中，在时间点t13，扫描信号gscan由高逻辑位准降低至低逻辑位准，意谓着不再将数据信号gdata传送至晶体管t4的控制端。

于图2中，在时间点t14，清除信号gclr由低逻辑位准提升至高逻辑位准，意谓着清除信号gclr传送至晶体管tclr，以致能晶体管tclr。因此，节点n2的电压重置为零电压位准。于此实施例中，像素驱动电路100中的晶体管tclr是为了将节点n2的电压重置为零电压位准。

于图2，在时间点t15之后，所有信号皆处于低逻辑位准，此段时间为液晶电容已完成充电，进入显示状态。

请一并参阅图3以及图4，图3绘示根据本公开内容的一实施例中另一种像素驱动电路300的示意图，图4绘示像素驱动电路300的操作波形的示意图。相较先前实施例，于图3中的像素驱动电路300可以根据对应不同极性的参考电压vcom进行操作。

像素驱动电路300包含控制单元310、驱动单元320以及重置单元330，像素驱动电路300耦接至液晶面板(未绘示)其中一个像素的液晶电容clc以及储存电容cst。

于此实施例中，控制单元310包含晶体管t1、晶体管t2以及晶体管t3。驱动单元320包含晶体管t4。重置单元330包含晶体管treset以及晶体管tclr。

图3所示的晶体管t1以及晶体管t2和图1所示的晶体管t1以及晶体管t2的特性，尺寸，耦接方法皆相同。

晶体管t3具有第一端、第二端和控制端。晶体管t3的第一端用以接收数据信号gdata，晶体管t3的第二端耦接至晶体管t1的第二端、驱动单元320中的第四晶体管的控制端和晶体管tclr的第一端(此端点即为图3中所示的节点n2)，晶体管t3的控制端用以根据扫描信号gscan_n控制节点n2的电压位准。当扫描信号gscan_n为高逻辑位准时致能晶体管t3，数据信号gdata传送至驱动单元320，当扫描信号gscan_n为低逻辑位准时禁能晶体管t3。

图3所示的重置单元330中的晶体管treset以及晶体管tclr和图1所示的重置单元130中的晶体管treset以及晶体管tclr的特性，尺寸，耦接方法皆相同。

图3所示的驱动单元320中的晶体管t4和图1所示的驱动单元320中的晶体管t4的特性，尺寸，耦接方法皆相同。

如图1所示，图3的像素驱动电路300亦具有与液晶电容clc并联耦接的储存电容cst，储存电容cst可在液晶电容clc充电至目标电压位准时，稳定此目标电压位准。

于此实施例中，当数据信号gdata相对参考电压vcom为正极性时，扫描信号gscan_p为高逻辑位准而扫描信号gscan_n为低逻辑位准，以致能晶体管t2。反之，当数据信号gdata相对操作信号vcom为负极性时，扫描信号gscan_p为低逻辑位准而扫描信号gscan_n为高逻辑位准，以致能晶体管t3。

一并参考图3和图4，图4绘示图3中像素驱动电路300的操作波形的示意图。在图4所绘示的操作波形的实施例中，假设工作电压vdd为20v，参考电压vcom根据画面的正负极性在0v与18v两个电压位准交互切换，数据信号gdata根据画面的灰阶亮度或色彩设定在最低位准0v至最高位准17v之间，于图4的时段t00至t08之间，假设此一画面要显示的数据信号gdata为最高位准17v。

于图4中，在时间点t00，参考电压vcom由高逻辑位准降低至低逻辑位准(即从18v降低至0v)。也就是说，在时间点t00至时间点t08之间，像素驱动电路300是操作于正极性，此时参考电压vcom为0v。

于图4中，在时间点t01，重置单元330中的重置信号greset由低逻辑位准提升至高逻辑位准，以致能晶体管treset，使得节点n3的电压位准降低至0v，节点n3和参考电压vcom的电位差为0v，意谓着液晶电容clc的两端电位差(即充电电压)为0v。于此实施例中，像素驱动电路300中的晶体管treset是为了将节点n3接地，使得充电电压重置为零电位差，使液晶电容clc放电重置。

于图4中，在时间点t02，重置信号greset由高逻辑位准降低至低逻辑位准，以禁能晶体管treset。此时，节点n3的电压位准为浮动状态。

于图4中，在时间点t03，数据信号gdata由低逻辑位准提升至高逻辑位准(即从0v提升至17v)，意谓着数据信号gdata传送至晶体管t2的第一端。

于图4中，在时间点t04，扫描信号gscan_p由低逻辑位准提升至高逻辑位准，意谓着传送扫描信号gscan_p至晶体管t2的控制端，因而致能晶体管t2。此外，晶体管t1根据晶体管t2的第二端的电压位准致能或禁能。当晶体管t2根据扫描信号gscan将数据信号gdata传至晶体管t1的控制端，晶体管t1导通之后，使节点n2的电压位准提升，于此实施例中，节点n2的电压位准将迅速提升至gdata-vtt1，此处的vtt1为晶体管t1的临界电压(thresholdvoltage)，假设vtt1为1.5v，此时节点n2的电压位准先提升至15.5v(17v-1.5v)。

晶体管t1的第一端耦接至工作电压vdd为20v，高于晶体管t1的第二端(即节点n2)的电压位准，因此将产生漏电流ilc由晶体管t1的第一端至第二端。此外，由于晶体管tclr本身具有一微小的内建电容，当通过晶体管t1的漏电流ilc对晶体管tclr的内建电容充电，使得节点n2的电压位准随的提高，如时间区间t04～t05所示通过漏电流ilc使节点n2的电压位准从15.5v逐渐提升至19.5v。也就是说，由于晶体管t1本身的临界电压，节点n2的电压位准仅能提升至15.5v(gdata-vtt1)，于本实施例中可以利用通过晶体管t1的漏电流ilc，使节点n2的电压位准由原本的第一电压位准进一步提升至第二电压位准(19.5v)。于一实施例中，晶体管t1为氧化物晶体管或硅晶体管。

于此实施例中，节点n2的电压位准用以控制晶体管t4的控制端，节点n2的电压位准致能晶体管t4且使得节点n3的电压位准根据节点n2电压位准的变动，在时间区间t04～t05，节点n3的电压位准将提升至n2-vtt4，此处的vtt4为晶体管t4的临界电压，假设vtt4为1.5v，此时节点n3的电压位准先提升至18v(19.5v-1.5v)。

由于液晶电容clc的充电电压即为液晶电容clc的第一端和第二端的电位差(即节点n3的电压位准减去参考电压vcom的绝对值，如图4所示，为18v)。

如此一来，当扫描信号致能晶体管t2时，通过晶体管t1的漏电流ilc将驱动单元120的控制端(节点n2的电压位准)设定由第一电压位准(15.5v)提升至第二电压位准(19.5v)，间接导致节点n3的电压位准能提升至18v，使得像素驱动电路的充电电压可达到18v(n3的电压位准-参考电压vcom)。相较之下，于现有的方案中，若不存在晶体管t1的漏电流ilc，充电电压在两个串接的晶体管的临界电压影响下仅能达到14v。

于图4中，在时间点t05，数据信号gdata由高逻辑位准降低至低逻辑位准，意谓着不再将数据信号gdata传送至晶体管t1的控制端。

于图4中，在时间点t06，清除信号gclr由低逻辑位准提升至高逻辑位准，意谓着传送清除信号gclr至晶体管tclr，以致能晶体管tclr。因此，节点n2的电压降低至0v。

于图4中，时间区间t07～t08，所有信号皆处于低逻辑位准，此段时间为液晶电容已完成充电，进入显示状态。

于图4中，在时间点t08，参考电压vcom由低逻辑位准提升至高逻辑位准(即从0v提升至18v)。也就是说，在时间点t08至时间点t15的间，像素驱动电路300是操作于负极性，此时参考电压vcom为18v。

于图4中，在时间点t09，重置信号greset由低逻辑位准提升至高逻辑位准，以致能晶体管treset，使得节点n3的电压位准降低为0v。于此实施例中，像素驱动电路300中的晶体管treset是为了将节点n3接地，使得充电电压重置为零电位差，使液晶电容clc放电重置。

于图4中，在时间点t10，重置信号greset由高逻辑位准降低至低逻辑位准，以禁能晶体管treset。此时，节点n3的电压位准为浮动状态。

于图4中，在时间点t11，数据信号gdata维持于低逻辑位准(即0v)，数据信号gdata传送至晶体管t2的第一端。

于图4中，在时间点t12，扫描信号gscan_n由低逻辑位准提升至高逻辑位准，扫描信号gscan_n控制晶体管t3的控制端，因而致能晶体管t3。接着，数据信号gdata传送至驱动单元320中的晶体管t4的控制端，由于数据信号gdata为低逻辑位准，维持晶体管t4关断，且使得节点n3的电压在t12～t13区间维持在0v(于重置时已被设定为0v)。

由于液晶电容clc的充电电压即为液晶电容clc的第一端和第二端的电位差(即节点n3的电压位准减去参考电压vcom的绝对值，如图4所示，为18v)，因此，当数据信号gdata为负极性时，亦可以提升液晶的充电电压。

于图4中，在时间点t13，扫描信号gscan_n由高逻辑位准降低至低逻辑位准，意谓着不再将数据信号gdata传送至晶体管t4的控制端。

于图4中，在时间点t14，清除信号gclr由低逻辑位准提升至高逻辑位准，意谓着清除信号gclr传送至晶体管tclr，以致能晶体管tclr。因此，节点n2的电压重置为零电压位准。于此实施例中，像素驱动电路300中的晶体管tclr是为了将节点n2的电压重置为零电压位准，使得驱动单元320能关闭。

于图4，在时间点t15之后，所有信号皆处于低逻辑位准，此段时间为液晶电容已完成充电，进入显示状态。

相较于图1的实施例，图3的控制单元310还包含晶体管t3，在参考电压vcom切换为高电压位准(也就是时间点t08至时间点t15采负极性驱动时)，晶体管t3可以直接根据数据信号gdata设定节点n2的电压位准，如此一来，节点n2的电压位准不会因为晶体管t1的漏电流而偏移。若节点n2的电压位准因为晶体管t1的漏电流而升高，将一并影响节点n3的电压位准升高(例如由0v升高至7v)，将使得液晶电容clc两端的充电电压降低(20v-7v＝13v)。控制单元310通过晶体管t3直接调整节点n2的电压位准，有利于确保节点n2的电压位准不会因为晶体管t1的漏电流而偏移。

也就是说，利用图3实施例所示的像素驱动电路300，在正极性驱动时，可利用晶体管t1的漏电流提高节点n2的电压位准(使充电电压得以提升)；在负极性驱动时，可避免晶体管t1的漏电流影响节点n2的电压位准(避免充电电压降低)。

综上所述，根据本公开内容的像素驱动电路的一些实施例，像素驱动电路的设计可以通过加入两组晶体管(即，置晶体管treset和晶体管tclr)，让正负半周转态时，晶体管都能顺利关闭。此外，像素驱动电路的设计可以运用工作电压的漏电流ilc提升液晶充电电压，进而提升面板的穿透率。

虽然本发明已以实施方式公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种的变动与润饰，因此本发明的保护范围当视后附的权利要求所界定者为准。