像素电路及其驱动方法、显示装置与流程

本公开实施例涉及一种像素电路及其驱动方法、显示装置

背景技术：

有机发光二极管(organiclightemittingdiode，oled)显示装置由于具有视角宽、对比度高、响应速度快以及相比于无机发光显示器件更高的发光亮度、更低的驱动电压等优势而逐渐受到人们的广泛关注。由于上述特点，有机发光二极管(oled)可以适用于手机、显示器、笔记本电脑、数码相机、仪器仪表等具有显示功能的装置。

oled显示装置中的像素电路一般采用矩阵驱动方式，根据每个像素单元中是否引入开关元器件分为有源矩阵(activematrix，am)驱动和无源矩阵(passivematrix，pm)驱动。pmoled虽然工艺简单、成本较低，但因存在交叉串扰、高功耗、低寿命等缺点，不能满足高分辨率大尺寸显示的需求。相比之下，amoled在每一个像素的像素电路中都集成了一组薄膜晶体管和存储电容，通过对薄膜晶体管和存储电容的驱动控制，实现对流过oled的电流的控制，从而使oled根据需要发光。相比pmoled，amoled所需驱动电流小、功耗低、寿命更长，可以满足高分辨率多灰度的大尺寸显示需求。同时，amoled在可视角度、色彩的还原、功耗以及响应时间等方面具有明显的优势，适用于高信息含量、高分辨率的显示装置。

技术实现要素：

本公开至少一实施例提供一种像素电路，包括驱动电路、数据写入电路、补偿电路、第一复位电路、第一发光控制电路和发光元件。所述驱动电路包括控制端、第一端和第二端，且配置为控制流经所述第一端和所述第二端的用于驱动所述发光元件发光的驱动电流；所述数据写入电路配置为响应于扫描信号将数据信号写入所述驱动电路的控制端；所述补偿电路配置为存储写入的所述数据信号且响应于所述扫描信号对所述驱动电路进行补偿；所述第一复位电路配置为响应于第一复位信号将复位电压施加至所述驱动电路的控制端；所述第一发光控制电路配置为响应于第一发光控制信号将第一电压施加至所述驱动电路的第一端。

例如，在本公开一实施例提供的像素电路中，所述第一复位信号和所述第一发光控制信号至少部分时间段内同时为开启信号。

例如，本公开一实施例提供的像素电路还包括第二发光控制电路，配置为响应于第二发光控制信号将所述驱动电流施加至所述发光元件，所述第二发光控制信号不同于所述第一发光控制信号。

例如，本公开一实施例提供的像素电路还包括第二复位电路，配置为响应于第二复位信号将所述复位电压施加至所述驱动电路的第二端，所述第二复位信号不同于所述第一复位信号。

例如，在本公开一实施例提供的像素电路中，所述驱动电路包括第一晶体管；所述第一晶体管的栅极作为所述驱动电路的控制端和第一节点连接，所述第一晶体管的第一极作为所述驱动电路的第一端和第二节点连接，所述第一晶体管的第二极作为所述驱动电路的第二端和第三节点连接。

例如，在本公开一实施例提供的像素电路中，所述数据写入电路包括第二晶体管；所述第二晶体管的栅极配置为和扫描信号端连接以接收所述扫描信号，所述第二晶体管的第一极配置为和数据信号端连接以接收所述数据信号，所述第二晶体管的第二极与所述第二节点连接。

例如，在本公开一实施例提供的像素电路中，所述补偿电路包括第三晶体管和存储电容；所述第三晶体管的栅极配置为和扫描信号端连接以接收所述扫描信号，所述第三晶体管的第一极和所述第三节点连接，所述第三晶体管的第二极和所述存储电容的第一极连接，所述存储电容的第二极配置为和第一电压端连接。

例如，在本公开一实施例提供的像素电路中，所述第一复位电路包括第四晶体管；所述第四晶体管的栅极配置为和第一复位控制端连接以接收所述第一复位信号，所述第四晶体管的第一极和第一节点连接，所述第四晶体管的第二极配置为和复位电压端连接以接收所述复位电压。

例如，在本公开一实施例提供的像素电路中，所述第一发光控制电路包括第五晶体管；所述第五晶体管的栅极配置为和第一发光控制端连接以接收所述第一发光控制信号，所述第五晶体管的第一极配置为和第一电压端连接以接收所述第一电压，所述第五晶体管的第二极和第二节点连接。

例如，在本公开一实施例提供的像素电路中，所述第二发光控制电路包括第六晶体管；所述第六晶体管的栅极配置为和第二发光控制端连接以接收所述第二发光控制信号，所述第六晶体管的第一极和所述第三节点连接，所述第六晶体管的第二极和第四节点连接；所述发光元件的第一极配置为和所述第四节点连接，所述发光元件的第二极配置为和第二电压端连接以接收第二电压。

例如，在本公开一实施例提供的像素电路中，所述第二复位电路包括第七晶体管；所述第七晶体管的栅极配置为和第二复位控制端连接以接收所述第二复位信号，所述第七晶体管的第一极和所述第四节点连接，所述第七晶体管的第二极配置为和复位电压端连接以接收所述复位电压。

例如，在本公开一实施例提供的像素电路中，所述第一发光控制信号和所述第二发光控制信号至少部分时间段内同时为开启信号。

本公开至少一实施例还提供一种显示装置，包括呈阵列分布的多个像素单元、多条扫描信号线、多条数据信号线和多条发光控制线，每个所述像素单元包括本公开的实施例提供的像素电路。第n行的扫描信号线和第n行的像素电路中的数据写入电路和补偿电路连接以提供所述扫描信号；第m列的数据信号线和第m列的像素电路中的数据写入电路连接以提供所述数据信号；第n-1行的扫描信号线和第n行的像素电路中的第一复位电路连接，所述第n-1行的扫描信号线上输入的扫描信号作为所述第一复位信号提供至所述第一复位电路；第n+1行的发光控制线和第n行的像素电路中的第一发光控制电路连接以提供所述第一发光控制信号；n为大于1的整数，m为大于0的整数。

例如，在本公开一实施例提供的显示装置中，所述像素电路还包括：第二发光控制电路，配置为响应于第二发光控制信号将所述驱动电流施加至所述发光元件，所述第二发光控制信号不同于所述第一发光控制信号；以及第二复位电路，配置为响应于第二复位信号将所述复位电压施加至所述驱动电路的第二端以及所述补偿电路，所述第二复位信号不同于所述第一复位信号。第n行的发光控制线和第n行的像素电路中的第二发光控制电路连接以提供所述第二发光控制信号；第n+1行的扫描信号线和第n行的像素电路中的第二复位电路连接，所述第n+1行的扫描信号线上输入的扫描信号作为所述第二复位信号提供至所述第二复位电路。

本公开至少一实施例还提供一种显示装置，包括呈阵列分布的多个像素单元、多条扫描信号线、多条数据信号线、多条复位控制线和多条发光控制线，每个所述像素单元包括本公开的实施例提供的像素电路。第n行的扫描信号线和第n行的像素电路中的数据写入电路和补偿电路连接以提供所述扫描信号；第m列的数据信号线和第m列的像素电路中的数据写入电路连接以提供所述数据信号；第n行的复位控制线和第n行的像素电路中的第一复位电路连接以提供所述第一复位信号；第n+1行的发光控制线和第n行的像素电路中的第一发光控制电路连接以提供所述第一发光控制信号；n和m为大于0的整数。

例如，在本公开一实施例提供的显示装置中，所述像素电路还包括：第二发光控制电路，配置为响应于第二发光控制信号将所述驱动电流施加至所述发光元件，所述第二发光控制信号不同于所述第一发光控制信号；以及第二复位电路，配置为响应于第二复位信号将所述复位电压施加至所述驱动电路的第二端以及所述补偿电路，所述第二复位信号不同于所述第一复位信号。第n行的发光控制线和第n行的像素电路中的第二发光控制电路连接以提供所述第二发光控制信号；第n+1行的复位控制线和第n行的像素电路中的第二复位电路连接以提供所述第二复位信号。

本公开至少一实施例还提供一种像素电路的驱动方法，包括：初始化阶段和数据写入和补偿阶段。在初始化阶段，输入所述第一复位信号，开启所述第一复位电路，将所述复位电压施加至所述驱动电路的控制端，输入所述第一发光控制信号，开启所述第一发光控制电路，将所述第一电压施加至所述驱动电路的第一端；在数据写入和补偿阶段，输入所述扫描信号和所述数据信号，开启所述数据写入电路、所述驱动电路和所述补偿电路，所述数据写入电路将所述数据信号写入所述驱动电路，所述补偿电路对所述驱动电路进行补偿。

本公开至少一实施例还提供一种像素电路的驱动方法，包括：初始化阶段、数据写入和补偿阶段、复位阶段和发光阶段。在初始化阶段，输入所述第一复位信号，开启所述第一复位电路，将所述复位电压施加至所述驱动电路的控制端，输入所述第一发光控制信号，开启所述第一发光控制电路，将所述第一电压施加至所述驱动电路的第一端；在数据写入和补偿阶段，输入所述扫描信号和所述数据信号，开启所述数据写入电路、所述驱动电路和所述补偿电路，所述数据写入电路将所述数据信号写入所述驱动电路，所述补偿电路对所述驱动电路进行补偿；在复位阶段，输入所述第二发光控制信号和所述第二复位信号，开启所述第二发光控制电路和所述第二复位电路，对所述驱动电路、所述补偿电路和所述发光元件进行复位；以及在发光阶段，输入所述第一发光控制信号和所述第二发光控制信号，开启所述第一发光控制电路、第二发光控制电路和所述驱动电路，所述第二发光控制电路将所述驱动电流施加至所述发光元件以使其发光。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。

图1a为一显示装置显示的图像一的示意图；

图1b为一显示装置要显示的图像二的示意图；

图1c为一显示装置实际显示的图像二的示意图；

图2为本公开一实施例提供的一种像素电路的示意框图；

图3为图2中所示的像素电路的一种具体实现示例的电路图；

图4为对应于图3中所示的像素电路工作时的信号时序图；

图5至图8分别为图3中所示的像素电路对应于图4中四个信号时序阶段的电路示意图；

图9为本公开一实施例提供的另一种像素电路的电路图；

图10为本公开一实施例提供的一种显示装置的示意图；以及

图11为本公开一实施例提供的另一种显示装置的示意图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

由于驱动晶体管的迟滞效应，当一显示装置显示同一个图像一段时间后，在把当前显示图像切换到下一个图像时，原先的图像会部分残留而浮现在下一个图像中，然后一段时间后残像会消失，这种现象称为短期残像。迟滞效应主要是因为空穴中残留的可移动离子造成的阈值电压(vth)偏移所造成的，在不同画面切换时其初始化阶段的vgs(驱动晶体管的栅极和源极之间的电压)可能不同，所以可能会造成驱动晶体管不同程度的阈值电压偏移，从而造成短期残像。

例如，图1a为一显示装置显示的图像一的示意图，图1b为该显示装置要显示的图像二的示意图，图1c为该显示装置实际显示的图像二的示意图。在该显示装置显示图像一例如如图1a所示的黑白棋盘图像一段时间后，当显示装置显示的图像切换到新的图像二例如如图1b所示的灰阶为48的图像时，仍然会部分残留图1a所示图像一的棋盘图像，如图1c所示。

本公开至少一实施例提供一种像素电路。该像素电路包括驱动电路、数据写入电路、补偿电路、第一复位电路、第一发光控制电路和发光元件。驱动电路包括控制端、第一端和第二端，且配置为控制流经第一端和第二端的用于驱动发光元件发光的驱动电流；数据写入电路配置为响应于扫描信号将数据信号写入驱动电路的控制端；补偿电路配置为存储写入的数据信号且响应于扫描信号对驱动电路进行补偿；第一复位电路配置为响应于第一复位信号将复位电压施加至驱动电路的控制端；第一发光控制电路配置为响应于第一发光控制信号将第一电压施加至驱动电路的第一端。

本公开实施例提供的像素电路及其驱动方法、显示装置，可以使驱动晶体管在初始化阶段处于vgs为固定偏置的开态状态，然后开始进入例如数据写入和补偿阶段，从而可以改善由于迟滞效应可能产生的短期残像问题。

本公开实施例的一个示例提供一种像素电路10，该像素电路10例如可以用于oled显示装置的子像素。如图2所示，该像素电路10包括驱动电路100、数据写入电路200、补偿电路300、第一复位电路400、第一发光控制电路500和发光元件600。

例如，驱动电路100包括控制端110、第一端120、第二端130，其与数据写入电路200、补偿电路300、第一复位电路400以及第一发光控制电路50连接，且配置为控制流经第一端120和第二端130的用于驱动发光元件600发光的驱动电流。例如，在发光阶段，驱动电路100可以向发光元件600提供驱动电流以驱动发光元件600进行发光，且可以根据需要的“灰度”发光。例如，发光元件600可以采用oled，本公开的实施例包括但不限于此。

例如，数据写入电路200与驱动电路100以及第一发光控制电路500连接，且配置为响应于扫描信号gate将数据信号data写入驱动电路100的控制端110。例如，在数据写入和补偿阶段，数据写入电路200响应于扫描信号gate而开启，从而将数据信号data写入驱动电路100的控制端110，并存储在补偿电路300中，以在例如发光阶段时根据该数据信号data生成驱动发光元件600发光的驱动电流。

例如，补偿电路300与驱动电路100以及第一复位电路400连接，且配置为存储写入的数据信号data，且响应于扫描信号gate对驱动电路100进行补偿。例如，在补偿电路300包括存储电容的情形下，例如在数据写入和补偿阶段，补偿电路300可以响应于扫描信号gate而开启，从而可以将数据写入电路200写入的数据信号data存储在存储电容中。例如，同时在数据写入和补偿阶段，补偿电路300可以将驱动电路100的控制端110和第二端130电连接，从而可以使驱动电路100的阈值电压的相关信息也相应地存储在存储电容中，从而例如在发光阶段可以利用存储的包括数据信号data以及阈值电压对驱动电路100进行控制，使得驱动电路100得到补偿。

例如，第一复位电路400与驱动电路100以及补偿电路300连接，且配置为响应于第一复位信号rst1将复位电压vint施加至驱动电路100的控制端110。例如，在初始化阶段，第一复位电路400可以响应于第一复位信号rst1而开启，从而可以将复位电压vint施加至驱动电路的控制端110。

例如，第一发光控制电路500与驱动电路100以及数据写入电路200连接，且配置为响应于第一发光控制信号em1将第一电压vdd施加至驱动电路100的第一端120。例如，在初始化阶段，第一发光控制电路500可以响应于第一发光控制信号em1而开启，从而可以将第一电压vdd施加至驱动电路100的第一端120。又例如，在发光阶段，第一发光控制电路500也可以响应于第一发光控制信号em1而开启，从而可以将第一电压vdd施加至驱动电路100的第一端120，在驱动电路100导通时，容易理解，其第二端130的电位也为vdd。然后，驱动电路100将此第一电压vdd施加至发光元件600以提供驱动电压，从而驱动发光元件发光。例如，第一电压vdd可以是驱动电压，例如高电压。

在驱动电路100实现为驱动晶体管的情形时，例如驱动晶体管的栅极可以作为驱动电路100的控制端，第一极(例如源极)可以作为驱动电路100的第一端，第二极(例如漏极)可以作为驱动电路100的第二端。

例如，第一复位信号rst1和第一发光控制信号em1至少部分时间段内同时为开启信号。例如，可以使上述像素电路10在初始化阶段时，使第一复位信号rst1和第一发光控制信号em1同时为开启信号，从而可以将复位电压vint施加至驱动晶体管的栅极，同时将第一电压vdd施加至驱动晶体管的源极，从而可以使驱动晶体管的栅极和源极的电压vgs满足：|vgs|>|vth|(vth为驱动晶体管的阈值电压，例如在驱动晶体管为p型晶体管时，vth为负值)，从而使驱动晶体管处于vgs为固定偏置的开态状态。采用这种配置方式，可以实现不论前一帧的数据信号data为黑态还是白态信号，驱动晶体管都由固定偏置的开态状态开始进入例如数据写入和补偿阶段，从而可以改善采用上述像素电路的显示装置的由于迟滞效应可能产生的短期残像问题。

例如，如图2所示，在本实施例的另一个示例中，像素电路10还可以包括第二发光控制电路700，其与驱动电路100、补偿电路300以及发光元件600连接，且配置为响应于第二发光控制信号em2将驱动电流施加至发光元件600。

例如，在发光阶段，第二发光控制电路700响应于第二发光控制信号em2而开启，从而驱动电路100可以通过第二发光控制电路700将驱动电流施加至发光元件600以使其发光；而在非发光阶段，第二发光控制电路700响应于第二发光控制信号em2而截止，从而避免发光元件600发光，可以提供相应的显示装置的对比度。

又例如，在一些示例中，在复位阶段，第二发光控制电路700也可以响应于第二发光控制信号em2而开启，从而可以结合其他复位电路以对驱动电路100以及发光元件600进行复位操作。

例如，第二发光控制信号em2不同于第一发光控制信号em1，例如二者可以连接到不同的信号输出端，如上所述例如在复位阶段可以单独使第二发光控制信号em2为开启信号。例如，第一发光控制信号和第二发光控制信号至少部分时间段内同时为开启信号，例如在发光阶段，可以使第一发光控制信号em1和第二发光控制信号em2同时为开启信号，以使得发光元件600发光。

需要说明的是，在本公开的实施例中所述的第一发光控制信号em1和第二发光控制信号em2是为了区别两个时序不同的发光控制信号。例如，在一个显示装置中，当像素电路10呈阵列排布时，第一发光控制信号em1可以为控制本行像素电路10中的第一发光控制电路500的控制信号，同时，第一发光控制信号em1还控制下一行像素电路10中的第二发光控制电路700；同样的，第二发光控制信号em2为控制本行像素电路10中的第二发光控制电路700的控制信号，同时，第二发光控制信号em2还控制上一行像素电路10中的第一发光控制电路500。

例如，如图2所示，在本实施例的另一个示例中，像素电路10还可以包括第二复位电路800，其与第二发光控制电路700以及发光元件600连接，且配置为响应于第二复位信号rst2将复位电压(例如同样为vint)施加至驱动电路100的第二端130。

例如，在复位阶段，第二复位电路800可以响应于第二复位信号rst2而开启，如上所述在此阶段第二发光控制电路700也可以同时开启，从而可以将复位电压vint施加至驱动电路100的第二端130，以实现复位操作。

例如，第二复位信号rst2不同于第一复位信号rst1，二者可以连接到不同的信号输出端。例如，第一复位信号rst1和第二复位信号rst2可以分别配置为由两条不同的复位控制线分别提供。又例如在一个显示装置中，当像素电路10呈阵列排布时，第一复位信号rst1可以由上一行的扫描信号线提供，第二复位信号rst2可以由下一行的扫描信号线提供。

例如，图2中所示的像素电路10可以具体实现为图3所示的像素电路结构。如图3所示，该像素电路10包括：第一至第七晶体管t1、t2、t3、t4、t5、t6、t7以及包括存储电容c1和发光元件d1。例如，第一晶体管t1被用作驱动晶体管，其他的第二至第七晶体管被用作开关晶体管。例如，发光元件d1可以采用oled，本公开的实施例包括但不限于此，以下各实施例均以oled为例进行说明，不再赘述。该oled可以为各种类型，例如顶发射、底发射等，可以发红光、绿光、蓝光或白光等，本公开的实施例对此不作限制。

例如，如图3所示，更详细地，驱动电路100可以实现为第一晶体管t1。第一晶体管t1的栅极作为驱动电路100的控制端110和第一节点n1连接，第一晶体管t1的第一极作为驱动电路100的第一端120和第二节点n2连接，第一晶体管t1的第二极作为驱动电路100的第二端130和第三节点n3连接。

数据写入电路200可以实现为第二晶体管t2。第二晶体管t2的栅极配置为和扫描信号端连接以接收扫描信号gate，第二晶体管t2的第一极配置为和数据信号端连接以接收数据信号data，第二晶体管t2的第二极与第二节点n2连接。

补偿电路300可以实现为包括第三晶体管t3和存储电容c1。第三晶体管t3的栅极配置为和扫描信号端连接以接收扫描信号gate，第三晶体管t3的第一极和第三节点n3连接，第三晶体管t3的第二极和存储电容c1的第一极连接(第一节点n1)，存储电容c1的第二极配置为和第一电压端连接以接收第一电压vdd。

第一复位电路400可以实现为第四晶体管t4。第四晶体管的栅极配置为和第一复位控制端连接以接收第一复位信号rst1，第四晶体管的第一极和第一节点连接，第四晶体管的第二极配置为和复位电压端连接以接收复位电压vint。

第一发光控制电路500可以实现为第五晶体管t5。第五晶体管t5的栅极配置为和第一发光控制端连接以接收第一发光控制信号em1，第五晶体管t5的第一极配置为和第一电压端连接以接收第一电压vdd，第五晶体管t5的第二极和第二节点n2连接。

第二发光控制电路700可以实现为第六晶体管t6。第六晶体管t6的栅极配置为和第二发光控制端连接以接收第二发光控制信号em2，第六晶体管t6的第一极和第三节点n3连接，第六晶体管t6的第二极和第四节点n4连接。

发光元件d1的第一极(阳极)配置为和第四节点n4连接，发光元件d1的第二极(阴极)配置为和第二电压端以接收第二电压vss。例如第二电压端可以接地，即vss可以为0v。

第二复位电路800可以实现为第七晶体管t7。第七晶体管t7的栅极配置为和第二复位控制端连接以接收第二复位信号rst2，第七晶体管的第一极和第四节点n4连接，第七晶体管的第二极配置为和复位电压端连接以接收复位电压vint。例如，复位电压vint可以为0v(也可以为其他低电平信号等)。

需要说明的是，本公开的实施例中采用的晶体管均可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体管为例进行说明。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极。

另外，需要说明的是，图3中所示的像素电路10中的晶体管均是以p型晶体管为例进行说明的，此时，第一极可以是源极，第二极可以是漏极。如图3所示，该像素电路10中的发光元件d1的阴极和第二电压端连接以接收第二电压vss。例如，在一个显示装置中，当图3中所示的像素电路10呈阵列排布时，发光元件d1的阴极可以电连接到同一个电压端，即采用共阴极连接方式。

本公开的实施例包括但不限于图3中的配置方式，例如如图9所示，在本公开的另一个实施例中，像素电路10中的晶体管也可以都采用n型晶体管，此时第一极可以是漏极，第二极可以是源极。在本实施例中，该像素电路10中的发光元件d1的阳极和第一电压端连接以接收第一电压vdd。例如，在一个显示装置中，当图9中所示的像素电路10呈阵列排布时，发光元件d1的阳极可以电连接到同一个电压端(例如公共电压端)，即采用共阳极连接方式。关于本实施例中的其他晶体管的连接关系参考图9中所示，这里不再赘述。

又例如，本公开的实施例提供的像素电路中的晶体管也可以混合采用p型晶体管和n型晶体管，只需同时将选定类型的晶体管的端口极性按照本公开的实施例中的相应晶体管的端口极性相应连接即可。

下面结合图4所示的信号时序图，对图3所示的像素电路10的工作原理进行说明。如图4所示，包括四个阶段，分别为初始化阶段1、数据写入和补偿阶段2、复位阶段3以及发光阶段4，图中示出了每个阶段中各个信号的时序波形。

需要说明的是，图5为图3中所示的像素电路10处于初始化阶段1时的示意图，图6为图3中所示的像素电路10处于数据写入和补偿阶段2时的示意图，图7为图3中所示的像素电路10处于复位阶段3时的示意图，图8为图3中所示的像素电路10处于发光阶段4时的示意图。另外图5至图8中用虚线标识的晶体管均表示在对应阶段内处于截止状态。图5至图8中所示的晶体管均以p型晶体管为例，即各个晶体管的栅极在接入低电平时导通，而在接入高电平时截止。

在初始化阶段1，输入第一复位信号rst1，开启第一复位电路400，将复位电压vint施加至驱动电路100的控制端110；输入第一发光控制信号em1，开启第一发光控制电路500，将第一电压vdd施加至驱动电路100的第一端120。

如图4和图5所示，在初始化阶段1，第四晶体管t4被第一复位信号rst1的低电平导通，第五晶体管t5被第一发光控制信号em1的低电平导通；同时，第二晶体管t2、第三晶体管t3、第六晶体管t6和第七晶体管t7被各自接入的高电平信号截止。

在初始化阶段1，由于第四晶体管t4导通，可以将复位电压vint(低电平信号，例如可以接地或为其他低电平信号)施加至第一晶体管t1的栅极。同时，由于第五晶体管t5导通，可以将第一电压vdd(高电平信号)施加至第一晶体管t1的源极，从而在此阶段可以使第一晶体管t1的栅极和源极的电压vgs满足：|vgs|>|vth|(vth为第一晶体管t1的阈值电压，例如在第一晶体管t1为p型晶体管时，vth为负值)，从而使第一晶体管t1处于vgs为固定偏置的开态状态。采用这种配置方式，可以实现不论前一帧的数据信号data为黑态还是白态信号，第一晶体管t1都由固定偏置的开态状态开始进入数据写入和补偿阶段2，从而可以改善采用像素电路10的显示装置的由于迟滞效应可能产生的短期残像问题。

在数据写入和补偿阶段2，输入扫描信号gate和数据信号data，开启数据写入电路200、驱动电路100和补偿电路300，数据写入电路200将数据信号data写入驱动电路100，补偿电路300对驱动电路100进行补偿。

如图4和图6所示，在数据写入和补偿阶段2，第二晶体管t2和第三晶体管t3被扫描信号gate的低电平导通。同时，第四晶体管t4、第五晶体管t5、第六晶体管t6和第七晶体管t7被各自接入的高电平信号截止。

如图6所示，在数据写入和补偿阶段2，数据信号data经过第二晶体管t2、第一晶体管t1和第三晶体管t3后对第一节点n1进行充电(即对存储电容c1充电)，也就是说第一节点n1的电位变大。容易理解，第二节点n2的电位保持为vdata，同时根据第一晶体管t1的自身特性，当第一节点n1的电位增大到vdata+vth时，第一晶体管t1截止，充电过程结束。需要说明的是，vdata表示数据信号data的电压值，vth表示第一晶体管的阈值电压，由于在本实施例中，第一晶体管t1是以p型晶体管为例就行说明的，所以此处阈值电压vth可以是个负值。

经过数据写入和补偿阶段2后，第一节点n1和第三节点n3的电位均为vdata+vth，也就是说将带有数据信号data和阈值电压vth的电压信息存储在了存储电容c1中，以用于后续在发光阶段时，提供灰度显示数据和对第一晶体管t1自身的阈值电压进行补偿。

在复位阶段3，输入第二发光控制信号em2和第二复位信号rst2，开启第二发光控制电路700和第二复位电路800，对驱动电路100、补偿电路300和发光元件600进行复位。

如图4和图7所示，在复位阶段3，第六晶体管t6被第二发光控制信号em2的低电平导通，第七晶体管t7被第二复位信号rst2的低电平导通；同时，第二晶体管t2、第三晶体管t3、第四晶体管t4和第五晶体管t5被各自接入的高电平截止。

如图7所示，在复位阶段3，由于复位电压vint为低电平信号(例如可以接地或为其他低电平信号)，第一晶体管t1的漏极经过第六晶体管t6和第七晶体管t7放电，从而将第三节点n3和第四节点n4的电位同时复位。

在复位阶段3，第一晶体管t1的漏极被复位，从而可以使其保持在一个固定的电位，而不会因为漏极电位的不确定而影响采用上述像素电路的显示装置的显示效果。同时，第四节点n4也被复位，即将oled复位，从而可以使oled在发光阶段4之前显示为黑态不发光，改善采用上述像素电路的显示装置的对比度等显示效果。

在发光阶段4，输入第一发光控制信号em1和第二发光控制信号em2，开启第一发光控制电路500、第二发光控制电路700和驱动电路100，第二发光控制电路700将驱动电流施加至发光元件600以使其发光。

如图4和图8所示，在发光阶段4，第五晶体管t5被第一发光控制信号em1的低电平导通，第六晶体管t6被第二发光控制信号em2的低电平导通；第二晶体管t2、第三晶体管t3、第四晶体管t4和第七晶体管t7被各自接入的高电平而截至；同时，第一节点n1的电位vdata+vth，第二节点n2的电位为vdd，所以在此阶段第一晶体管t1也保持导通。

如图8所示，在发光阶段4，发光元件d1的阳极和阴极分别接入了第一电压vdd(高压)和第二电压vss(低压)，从而在流经第一晶体管t1的驱动电流的作用下发光。

具体地，流经发光元件d1的驱动电流id1的值可以根据下述公式得出：

id1＝k(vgs-vth)²

＝k[(vdata+vth-vdd)-vth]²

＝k(vdata-vdd)²

在上述公式中，vth表示第一晶体管t1的阈值电压，vgs表示第一晶体管t1的栅极和源极之间的电压，k为一常数值。从上述公式可以看出，流经发光元件d1的驱动电流id1不再与第一晶体管t1的阈值电压vth有关，而只与控制该像素电路发光灰度的数据信号data的电压vdata有关，由此可以实现对该像素电路的补偿，解决了驱动晶体管(在本公开的实施例中为第一晶体管t1)由于工艺制程及长时间的操作造成阈值电压漂移的问题，消除其对驱动电流id1的影响，从而可以改善显示效果。

本公开的至少一实施例还提供一种显示装置1，如图10所示，该显示装置1包括：呈阵列分布的多个像素单元40、多条扫描信号线、多条数据信号线和多条发光控制线。需要说明的是，在图10中仅示出了部分的像素单元40、扫描信号线、数据信号线和发光控制线，本公开的实施例包括但不限于此。例如，gn-1表示第n-1行的扫描信号线，gn表示第n行的扫描信号线，gn+1表示第n+1行的扫描信号线；en-1表示第n-1行的发光控制线，en表示第n行的发光控制线，en+1表示第n+1行的发光控制线；dm表示第m列的数据信号线，dm+1表示第m+1列的数据信号线。这里，n例如为大于1的整数，m例如为大于0的整数。

例如，每个像素单元40可以包括上述实施例中提供的任一像素电路10，例如包括图3中所示的像素电路10。

例如，第n行的扫描信号线gn和第n行的像素电路10中的数据写入电路和补偿电路连接以提供扫描信号gate；第m列的数据信号线dm和第m列的像素电路10中的数据写入电路连接以提供数据信号data；第n-1行的扫描信号线gn-1和第n行的像素电路10中的第一复位电路连接，第n-1行的扫描信号线gn-1上输入的扫描信号作为第一复位信号rst1提供至第一复位电路；第n+1行的发光控制线en+1和第n行的像素电路10中的第一发光控制电路连接以提供第一发光控制信号em1。

例如，在像素电路10包括第二发光控制电路和第二复位电路的情形下，第n行的发光控制线en和第n行的像素电路10中的第二发光控制电路连接以提供第二发光控制信号em2；第n+1行的扫描信号线gn+1和第n行的像素电路10中的第二复位电路连接，第n+1行的扫描信号线gn+1上输入的扫描信号作为第二复位信号rst2提供至第二复位电路。

如上所述，在本实施例提供的显示装置1中，每一行的像素电路10除了和本行的扫描信号线连接外，还和相邻的上一行的扫描信号线连接，从而将上一行的扫描信号线上提供的扫描信号gate作为本行像素电路的第一复位信号rst1；同时还和相邻的下一行的扫描信号线连接，从而将下一行的扫描信号线上提供的扫描信号gate作为本行像素电路的第二复位信号rst2。

同时，每一行的像素电路10除了和本行的发光控制线连接外，还和相邻的下一行的发光控制线连接，从而将下一行的发光控制线上提供的信号作为本行像素电路的第一发光控制信号em1。

在本实施例提供的显示装置1中，采用上述配置方式，可以使开发布局变得简单。关于其他的技术效果可以参考本公开的实施例中提供的像素电路的技术效果，这里不再赘述。

本公开的另外一个实施例还提供一种显示装置1，如图11所示，本实施例提供的显示装置1与图10中所示的显示装置的区别在于还包括多条复位控制线(rn-1、rn、rn+1等)，在图11中仅示出了部分的复位控制线，本公开的实施例包括但不限于此。例如，rn-1表示第n-1行的复位控制线，rn表示第n行的复位控制线，rn+1表示第n+1行的复位控制线。在本实施例提供的显示装置1中，每一行的像素电路10中的第一复位信号rst1和第二复位信号rst2不再由相邻行的扫描信号线提供，而是由复位控制线提供。

例如，如图11所示，在本实施例中，每一行的像素电路10只和本行的扫描信号线连接，而不再和相邻行的扫描信号线连接。同时每一行的像素电路10和两条复位控制线连接，例如，第n-1行的复位控制线rn-1和第n-1行的像素电路10中的第一复位电路连接以提供第一复位信号rst1，第n行的复位控制线rn和第n-1行的像素电路10中的第二复位电路连接以提供第二复位信号rst2。同样的，第n行的复位控制线rn和第n行的像素电路10中的第一复位电路连接以提供第一复位信号rst1，第n+1行的复位控制线rn+1和第n行的像素电路10中的第二复位电路连接以提供第二复位信号rst2。也就是说，每一行的像素电路10都和本行还有下一行的复位控制线连接。

关于本实施例中的其他部分以及技术效果可参考图10中提供的实施例中的相应描述，这里不再赘述。

需要说明的是，图10和图11所示的显示装置1还可以包括多条第一电压线和多条复位电压线以分别提供第一电压vdd和复位电压vint(图中未示出)。

例如，如图10和图11所示，该显示装置1还可以包括扫描驱动电路20和数据驱动电路30。

例如，数据驱动电路30可以与多条数据信号线(dm、dm+1等)连接，以提供数据信号data；同时还可以与多条第一电压线(图中未示出)和多条复位电压线(图中未示出)连接以分别提供第一电压vdd和复位电压vint。

例如，扫描驱动电路20可以与多条扫描信号线(gn-1、gn、gn+1等)连接，以提供扫描信号gate；以及与多条发光控制线(en-1、en、en+1等)连接以提供发光控制信号；在显示装置1包括多条复位控制线的情形下(如图11所示)，扫描驱动电路20还可以与多条复位控制线(rn-1、rn、rn+1等)连接以提供复位信号。

例如，扫描驱动电路20和数据驱动电路30可以实现为半导体芯片。该显示装置1还可以包括其他部件，例如时序控制器、信号解码电路、电压转换电路等，这些部件例如可以采用已有的常规部件，这里不再详述。

例如，本公开的实施例提供的显示装置1可以为电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

本公开的至少一实施例还提供一种驱动方法，可以用于驱动本公开的实施例提供的像素电路10以及采用该像素电路10的显示装置1。例如，该驱动方法包括如下操作。

在初始化阶段，输入第一复位信号rst1，开启第一复位电路400，将复位电压vint施加至驱动电路100的控制端110；输入第一发光控制信号em1，开启第一发光控制电路500，将第一电压vdd施加至驱动电路100的第一端120。

在数据写入和补偿阶段，输入扫描信号gate和数据信号data，开启数据写入电路200、驱动电路100和补偿电路300，数据写入电路200将数据信号data写入驱动电路100，补偿电路300对驱动电路100进行补偿。

在复位阶段，输入第二发光控制信号em2和第二复位信号rst2，开启第二发光控制电路700和第二复位电路800，对驱动电路100、补偿电路300和发光元件600进行复位。

在发光阶段，输入第一发光控制信号em1和第二发光控制信号em2，开启第一发光控制电路500、第二发光控制电路700和驱动电路100，第二发光控制电路700将驱动电流施加至发光元件600以使其发光。

需要说明的是，关于该驱动方法的详细描述可以参考本公开的实施例中对于像素电路10的工作原理的描述，这里不再赘述。

本实施例提供的驱动方法可以改善由于迟滞效应可能产生的短期残像问题。

以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以权利要求的保护范围为准。