本申请涉及显示面板领域，特别是涉及一种显示设备的控制电路、控制方法。
背景技术
通常在显示设备中，显示和触控切换是由独立的逻辑控制单元给出指令，即显示ic和触摸ic之间的通讯需要通过逻辑控制单元来控制，这样既增加了逻辑控制单元的成本，也增加了显示ic和触摸ic的通讯时间。
技术实现要素：
本申请主要解决的技术问题是提供一种显示设备的控制电路、控制方法，该控制电路一方面节省了逻辑控制单元，降低成本；另一方面缩短了显示芯片和触摸芯片的通讯时间，提高响应的速度，便于快速地进行显示与触摸的切换。
为解决上述技术问题，本申请采用的第一个技术方案是：提供一种显示设备的控制电路，包括：触控芯片、驱动电路以及显示芯片；所述驱动电路包括相互耦接的复位电路和阵列基板行驱动goa电路，所述goa电路包括多个通过传输电路相互级联的goa子电路；所述触控芯片的时钟信号线与所述显示芯片的时钟信号线耦接，以使所述触控芯片与所述显示芯片时钟同步，所述显示芯片与每一个所述goa子电路的控制信号输入端耦接；所述复位电路包括第一子复位电路和第二子复位电路，所述第一子复位电路以及所述第二子复位电路与所述显示芯片耦接；所述第二子复位电路还与所述传输电路耦接；所述第一子复位电路还与所述goa子电路的控制信号输入端耦接；所述显示芯片用于为所述第一子复位电路以及所述第二子复位电路输出控制信号，以控制所述第一子复位电路以及所述第二子复位电路处于同一阶段时的通断状态相反。
为解决上述技术问题，本申请采用的第二个技术方案是：提供一种控制方法，所述控制方法用于切换显示设备的触控阶段和显示阶段，所述显示设备包括：触控芯片、驱动电路以及显示芯片；所述驱动电路包括相互耦接的复位电路和阵列基板行驱动goa电路，所述goa电路包括多个通过传输电路相互级联的goa子电路；所述触控芯片的时钟信号线与所述显示芯片的时钟信号线耦接，以使所述触控芯片与所述显示芯片时钟同步，所述显示芯片与每一个所述goa子电路的控制信号输入端耦接；所述复位电路包括第一子复位电路和第二子复位电路，所述第一子复位电路以及所述第二子复位电路分别与所述显示芯片耦接；所述第二子复位电路还与所述传输电路耦接；所述第一子复位电路还与所述goa子电路的控制信号输入端耦接；
所述控制方法包括：
所述显示芯片向所述第一子复位电路以及所述第二子复位电路输出控制信号；控制所述第一子复位电路以及所述第二子复位电路处于同一阶段时的通断状态相反。
本申请的有益效果是：区别于现有技术，本申请的显示芯片与触控芯片不需要通过逻辑控制单元通信，而是在驱动电路中增加第一子复位电路和第二子复位电路，显示芯片与第一子复位电路和第二子复位电路耦接，并为第一子复位电路以及所述第二子复位电路输出控制信号，以控制第一子复位电路以及第二子复位电路处于同一阶段时的通断状态相反，并且显示芯片的时钟信号线与触控芯片的时钟信号线耦接以使触控芯片与显示芯片时钟同步，进而使显示芯片在相应的阶段输出相应的控制信号，进而达到显示阶段与触控阶段分时复用的效果，灵活切换显示阶段与触控阶段。本申请的控制电路一方面节省了逻辑控制单元，降低成本；另一方面缩短了显示芯片和触摸芯片的通讯时间，提高响应的速度，便于快速地进行显示与触摸的切换。
附图说明
图1是本申请显示设备的控制电路一实施方式的结构示意图；
图2a～图2g是图1中的驱动电路第一～第七实施方式的结构示意图；
图3是图2中的驱动电路的时序示意图；
图4a～图4c是图1中的驱动电路第八～第十实施方式的结构示意图；
图5是图4中的驱动电路的时序示意图；
图6是本申请控制方法一实施方式的流程示意图。
具体实施方式
本申请提供一种显示设备的控制电路、控制方法，为使本申请的目的、技术方案和技术效果更加明确、清楚，以下对本申请进一步详细说明，应当理解此处所描述的具体实施条例仅用于解释本申请，并不用于限定本申请。
参阅图1，图1是本申请显示设备的控制电路一实施方式的结构示意图。
如图1所示，显示设备的控制电路包括：触控芯片1、显示芯片2以及驱动电路3；驱动电路3包括相互耦接的复位电路32和阵列基板行驱动goa电路，goa电路包括多个通过传输电路(图中未示出)相互级联的goa子电路31。其中，图中所示的g(n-1)、g(n)、g(n+1)对应的输出信号分别输出给对应的像素电路(图中未示出)以控制像素电路在显示阶段显示，其中，n表示第n级goa子电路31。
其中，触控芯片1的时钟信号线与显示芯片2的时钟信号线耦接，以使触控芯片1与显示芯片2时钟同步，显示芯片2与每一个goa子电路31的控制信号输入端耦接。
其中，复位电路32包括第一子复位电路(图中未示出)和第二子复位电路(图中未示出)，第一子复位电路以及第二子复位电路与显示芯片31耦接，第二子复位电路还与传输电路耦接，第一子复位电路还与goa子电路31的控制信号输入端耦接。在图1中未具体示出复位电路32与goa子电路31的具体结构以及连接关系，后续会进行详尽的描述说明。
其中，显示芯片2用于为第一子复位电路以及第二子复位电路输出控制信号，以控制第一子复位电路以及第二子复位电路处于同一阶段时的通断状态相反。
进一步地，在其中的一个实施方式中，goa子电路31包括第一goa单元(图中未示出)，第一goa单元包括相互耦接的第一输入单元(图中未示出)、第一级传单元(图中未示出)以及第一输出单元(图中未示出)。第一子复位电路的一端与第一级传单元耦接，其另一端与第一输入单元和/或第一输出单元耦接；或第一子复位电路的一端与第一输出单元耦接，其另一端与传输电路耦接；第二子复位电路的一端与第一电平线耦接、其另一端与传输电路耦接。
在另一个实施方式中，goa子电路31包括第二goa单元(图中未示出)，第二goa单元包括相互耦接的第二输入单元(图中未示出)、第二级传单元(图中未示出)以及第二输出单元(图中未示出)。第一子复位电路的一端与第二输出单元耦接、其另一端与第二输入单元或第二电平线耦接；第二子复位电路的一端与第三电平线耦接，其另一端与传输电路耦接。
在本实施方式中，显示芯片2还用于在显示阶段控制驱动电路3以驱动显示设备显示；触控芯片1用于在触控阶段依据触控信号，实现触控操作。其中，显示阶段和触控阶段是分时复用的，首先将触控芯片1与显示芯片2时钟同步，并预定二者对应有效的工作时序，在显示阶段控制第一子复位电路以及第二子复位电路的通断状态相反；在触控阶段控制第一子复位电路以及第二子复位电路的通断状态相反。
另外，在不同阶段下，第一子复位电路的通断状态也是相反的；在不同阶段下，第二子复位电路的通断状态也是相反的。可以理解为，在显示阶段下第一子复位电路对应的通断状态与在触控阶段下第一子复位电路对应的通断状态是相反的；在显示阶段下第二子复位电路对应的通断状态与在触控阶段下第二子复位电路对应的通断状态是相反的。
为了更清楚的说明上述控制电路的结构以及工作流程，请参阅图2a～图2g，图2a～图2g是图1中的驱动电路第一～第七实施方式的结构示意图。其中，图2a～图2g中的各实施方式对应的是第一goa单元、第一复位电路以及第二复位电路之间的结构连接关系。
控制信号输入端包括第一时钟信号输入端和第二时钟信号输入端，其中，第一时钟信号输入端用于接收由显示芯片输出的第一时钟信号，第二时钟信号输入端用于接收由显示芯片输出的第二时钟信号，第一时钟信号与第二时钟信号的极性相反。
参阅图2a，图2a是图1中的驱动电路第一实施方式的结构示意图。如图2a所示，goa子电路包括第一goa单元，其中，第一goa单元包括相互耦接的第一输入单元311、第一级传单元312以及第一输出单元313。
第一输入单元311包括第一开关t1、第二开关t2、第三开关t3以及第四开关t4；第一级传单元包括第五开关t5；第一输出单元包括第六开关t6、第七开关t7、第一电容c1以及第二电容c2。
其中，第一开关t1的控制端与第二时钟信号输入端(图中未示出)耦接，以接收显示芯片输出的第二时钟信号xck1，其第一端与直流低电平线(图中未示出)耦接，以接收低电平l。
第二开关t2的第一端与第二时钟信号输入端耦接，以接收显示芯片输出的第二时钟信号xck1，其第二端与第一开关t1的第二端耦接。
第三开关t3的控制端耦接第一时钟信号输入端(图中未示出)，以接收显示芯片输出的第一时钟信号ck1，其第二端耦接第二开关t2的控制端。
第四开关t4的控制端耦接第一开关t1的第二端，其第一端与直流高电平线(图中未示出)耦接，以接收高电平h，其第二端与第三开关t3的第一端耦接。
第五开关t5的第一端与上一级传输电路(图中未示出)耦接，以接收上一级goa子电路的输出信号scan(n-1)。
第六开关t6的第一端与直流高电平线h耦接，以接收高电平，其控制端耦接第一开关t1的第二端，其第二端耦接本级传输电路33，其中，本级传输电路33输出输出信号scan(n)至下一级goa子电路的第一级传单元，而且输出信号scan(n)还输出至本级对应的像素电路。
第七开关t7的第一端耦接第一时钟信号输入端，以接收第一时钟信号ck1，其第二端与第六开关t6的第二端耦接，还与本级传输电路33耦接。
第一电容c1的一端与第六开关t6的第一端耦接，其另一端与第六开关t6的控制端耦接；第二电容c2的一端与第七开关t7的第二端耦接，其另一端与第七开关t7的控制端耦接。
在图2a对应的第一实施方式中，第一子复位电路321的一端与第一级传单元312耦接，其另一端与第一输入单元311耦接。且第一电平线(图中未示出)输出直流高电平h，第一子复位电路321包括第八开关t8，第二子复位电路322包括第九开关t9。
具体地，第九开关t9的控制端与显示芯片耦接，以接收第二复位信号reset2，其第一端与第一电平线耦接，以接收直流高电平h，其第二端与本级传输电路33耦接。
第八开关t8的控制端与显示芯片耦接，以接收第二复位信号reset1，其第一端与第二时钟信号输入端耦接，以接收第二时钟信号xck1，其第二端与第五开关t5的控制端耦接。第五开关t5的第二端与第二开关t2的控制端、第七开关t7的控制端以及第三开关t3的第二端耦接。
参阅图2b，图2b是图1中的驱动电路第二实施方式的结构示意图。区别于第一实施方式，第一子复位电路321具体设置的位置不同。
如图2b，第二子复位电路322的具体结构以及设置的位置与第一实施方式相同。即，第一电平线输出直流高电平h，第二子复位电路322包括第九开关t9，第九开关t9的控制端与显示芯片耦接，以接收第二复位信号reset2，其第一端与第一电平线耦接，以接收直流高电平h，其第二端与本级传输电路33耦接。
在本实施方式中，第一子复位电路321的一端与第一级传单元312耦接，其另一端与第一输出单元313耦接。更具体来说，第一子复位电路321的一端与第一级传单元312以及第一输入单元311耦接，其另一端与第一输出单元313耦接。
具体地，第一子复位电路321包括第八开关t8，第八开关t8的控制端与显示芯片耦接，以接收第一复位信号reset1，其第一端与第五开关t5的第二端、第二开关t2的控制端耦接，其第二端与第七开关t7的控制端耦接。第五开关t5的控制端与第二时钟信号输入端耦接，以接收第二时钟信号xck1，其第二端与第二开关t2的控制端耦接。
参阅图2c，图2c是图1中的驱动电路第三实施方式的结构示意图。区别于第一实施方式，第一子复位电路321具体设置的位置不同。
如图2c，第二子复位电路322的具体结构以及设置的位置与第一实施方式相同。即，第一电平线输出直流高电平h，第二子复位电路322包括第九开关t9，第九开关t9的控制端与显示芯片耦接，以接收第二复位信号reset2，其第一端与第一电平线耦接，以接收直流高电平h，其第二端与本级传输电路33耦接。
在本实施方式中，第一子复位电路321的一端与第一级传单元312耦接，其另一端与第一输入单元311和第一输出单元312耦接。
具体地，第一子复位电路321包括第八开关t8，第八开关t8的控制端与显示芯片耦接，以接收第一复位信号reset1，其第一端与第五开关t5的第二端耦接，其第二端与第二开关t2的控制端、第七开关t7的控制端耦接。第五开关t5的控制端与第二时钟信号输入端耦接，以接收第二时钟信号xck1。
参阅图2d，图2d是图1中的驱动电路第四实施方式的结构示意图。区别于第一实施方式，第一子复位电路321具体设置的位置不同。
如图2d，第二子复位电路322的具体结构以及设置的位置与第一实施方式相同。即，第一电平线输出直流高电平h，第二子复位电路322包括第九开关t9，第九开关t9的控制端与显示芯片耦接，以接收第二复位信号reset2，其第一端与第一电平线耦接，以接收直流高电平h，其第二端与本级传输电路33耦接。
在本实施方式中，第一子复位电路321的一端与第一输出单元313耦接，其另一端与本级传输电路33耦接。
具体地，第一子复位电路321包括第八开关t8，第八开关t8的控制端与显示芯片耦接，以接收第一复位信号reset1，其第一端与第七开关t7的第二端耦接，其第二端与本级传输电路33耦接。第五开关t5的控制端与第二时钟信号输入端耦接，以接收第二时钟信号xck1，其第二端与第二开关t2的控制端、第七开关t7的控制端耦接。
参阅图2e，图2e是图1中的驱动电路第五实施方式的结构示意图。区别于第一实施方式，在本实施方式中，第二子复位电路322设置的位置不同，其第一电平线输出直流低电平信号l。
具体地，第一电平线输出直流低电平l，第二子复位电路322包括第九开关t9，第九开关t9的控制端与显示芯片耦接，以接收第二复位信号reset2，其第一端耦接直流低电平l，其第二端与第六开关t6的控制端耦接，进而第二子复位电路322与传输电路33耦接。
在本实施方式中，第一子复位电路321的具体结构以及设置的位置与第一实施方式相同。即，第一子复位电路321的一端与第一级传单元312耦接，其另一端与第一输入单元311耦接。第一子复位电路321包括第八开关t8，第八开关t8的控制端与显示芯片耦接，以接收第二复位信号reset1，其第一端与第二时钟信号输入端耦接，以接收第二时钟信号xck1，其第二端与第五开关t5的控制端耦接。第五开关t5的第二端与第二开关t2的控制端、第七开关t7的控制端以及第三开关t3的第二端耦接。
参阅图2f，图2f是图1中的驱动电路第六实施方式的结构示意图。区别于第二实施方式，在本实施方式中，第二子复位电路322设置的位置不同，其第一电平线输出直流低电平信号l。
具体地，第一电平线输出直流低电平l，第二子复位电路322包括第九开关t9，第九开关t9的控制端与显示芯片耦接，以接收第二复位信号reset2，其第一端耦接直流低电平l，其第二端与第六开关t6的控制端耦接，进而第二子复位电路322与传输电路33耦接。
在本实施方式中，第一子复位电路321的具体结构以及设置的位置与第二实施方式相同。即，第一子复位电路321的一端与第一级传单元312耦接，其另一端与第一输出单元313耦接。更具体来说，第一子复位电路321的一端与第一级传单元312以及第一输入单元311耦接，其另一端与第一输出单元313耦接。
具体地，第一子复位电路321包括第八开关t8，第八开关t8的控制端与显示芯片耦接，以接收第一复位信号reset1，其第一端与第五开关t5的第二端、第二开关t2的控制端耦接，其第二端与第七开关t7的控制端耦接。第五开关t5的控制端与第二时钟信号输入端耦接，以接收第二时钟信号xck1，其第二端与第二开关t2的控制端耦接。
参阅图2g，图2g是图1中的驱动电路第七实施方式的结构示意图。区别于第三实施方式，在本实施方式中，第二子复位电路322设置的位置不同，其第一电平线输出直流低电平信号l。
具体地，第一电平线输出直流低电平l，第二子复位电路322包括第九开关t9，第九开关t9的控制端与显示芯片耦接，以接收第二复位信号reset2，其第一端耦接直流低电平l，其第二端与第六开关t6的控制端耦接，进而第二子复位电路322与传输电路33耦接。
在本实施方式中，第一子复位电路321的具体结构以及设置的位置与第三实施方式相同。即，第一子复位电路321的一端与第一级传单元312耦接，其另一端与第一输入单元311和第一输出单元312耦接。
具体地，第一子复位电路321包括第八开关t8，第八开关t8的控制端与显示芯片耦接，以接收第一复位信号reset1，其第一端与第五开关t5的第二端耦接，其第二端与第二开关t2的控制端、第七开关t7的控制端耦接。第五开关t5的控制端与第二时钟信号输入端耦接，以接收第二时钟信号xck1。
在前述的各实施方式中，传输电路33可以仅是通讯传输线，也可以包括其他元器件，以提高传输的可靠性。
在前述的各实施方式中，第一～第九开关均为pmos晶体管，前述第一端对应的是各开关的源极，第二端对应的是各开关的漏极，控制端对应的是各开关的栅极。关于此电路的工作流程请详见后续说明。
当然在其他实施方式中，第一～第九开关也可以均为nmos晶体管，或者，第一～第九开关为pmos晶体管或nmos晶体管的组合，在此情况下，需要对应设置时钟信号的时序以及部分晶体管的接收到的电平信号。
结合图1、图2a～图2g以及相关的文字描述，goa子电路中的第一goa单元与复位电路的连接方式已详尽描述。在此，需要说明的是，复位电路中的第一子复位电路与第二子复位电路对应的数目是与第一goa单元的数目是相匹配的。
下面继续参阅图3，图3是图2中的驱动电路的时序示意图。结合图2以及图3说明驱动电路的工作方式。在此，以显示设备为oled显示设备为例说明。第一～第九开关为pmos晶体管为例具体说明。
如图3所示，第一goa单元的显示阶段t1与触控阶段t2分时复用，二者相互独立，具体分析如下：
在显示阶段t1，第一复位信号reset1为低电平，第二复位信号reset2为高电平，此时各级goa子电路正常输出级传的时序波形，进而驱动对应的像素显示。
如图2a，在第一实施方式中，第一复位信号reset1为低电平，第八开关t8导通，第五开关t5的控制端与第二时钟信号输入端耦接，以接收第二时钟信号xck1；第二复位信号reset2为高电平，第九开关t9断开。第一goa单元依据第一时钟信号ck1、第二时钟信号xck1以及上一级输出信号scan(n-1)在t1～t4时间段对应的时序信号控制各开关的通断情况，进而控制本级输出信号scan(n)的输出相应的信号，以驱动对应像素电路显示。
下面具体说明在显示阶段t1的t1～t4时间段的工作状态：
在t1时间段，上一级输出信号scan(n-1)、第二时钟信号xck1低电平，第一时钟信号ck1为高电平，则第一开关t1、第五开关t5导通、第三开关t3断开；第一开关t1导通，第一开关t1的第二端输出低电平，将p点电位拉低，第四开关t4、第六开关t6导通；第五开关t5导通，上一级输出信号scan(n-1)为低电平，则将q点电位拉低第二开关t2以及第七开关t7导通。在此阶段，q点以及p点均下拉，第一电容c1以及第二电容c2充电，本级输出信号scan(n)输出高电平。
在t2时间段，上一级输出信号scan(n-1)、第二时钟信号xck1均为高电平，第一时钟信号ck1为低电平，则第一开关t1断开、第五开关t5断开、第三开关t3导通，由于第二电容c2的作用，q点维持低电位，第七开关t7、第二开关t2导通，由于第一时钟信号ck1为低电平，q点电位被持续拉低。由于，第二开关t2导通，第二时钟信号xck1为高电平，p点电位被迅速拉高，则第四开关t4、第六开关t6断开。在此阶段，q点维持低电位，p点电位被迅速拉高，本级输出信号scan(n)输出低电平。
在t3时间段，上一级输出信号scan(n-1)、第一时钟信号ck1均为高电平，第二时钟信号xck1为低电平，则，第一开关t1、第五开关t5导通、第三开关t3断开，由于第五开关t5导通，q点电位被拉高，第二开关t2、第七开关t7断开；由于第一开关t1导通，p点被拉低，第四开关t4以及第六开关t6导通。在此阶段，p点电位被拉低、q点电位被拉高，本级输出信号scan(n)输出高电平。
在t4时间段，上一级输出信号scan(n-1)、第二时钟信号xck1均为高电平，第一时钟信号ck1为低电平，则第三开关t3导通，第一开关t1、第五开关t5断开；由于第二电容c2的作用，q点维持高电位，第二开关t2、第七开关t7断开；由于第一电容c1的作用，p点维持低电位，第六开关t6导通，本级输出信号scan(n)输出高电平。
前述详细描述了驱动电路在显示阶段t1时的工作过程，依据该输出时序驱动相应的像素电路显示。
在触控阶段t2，第一复位信号reset1为高电平，第八开关t8断开，第五开关t5的控制端floating，进而使得q点floating，q点维持上一显示阶段t1时的电位，即，维持显示阶段t1中的t4阶段q点所对应的电位，即q点为高电平，第七开关t7断开。同时，第二复位信号reset2为低电平，第九开关t9导通，输出信号scan(n)输出高电平。
即，在触控阶段t2本级第一goa单元一直输出高电平。此时各级goa子电路输出高电平，像素电路中的所有的oled器件的状态一致，不受触控信号的影响。
如此，按照上述方式在不增加逻辑控制单元的情况下，将显示阶段t1以及触控阶段t2独立开来，不同阶段对应的功能互不干扰。
如图2b，在第二实施方式中，在显示阶段t1，第八开关t8导通，第九开关t9断开。在显示阶段t1的等效电路与图2a对应的第一实施方式相同，具体的工作原理不再赘述。
在触控阶段t2，第八开关t8断开，第九开关t9导通，第八开关t8断开，q点floating，q点维持上一显示阶段t1时的电位，即，维持显示阶段t1中的t4阶段q点所对应的电位，即q点为高电位，第七开关t7断开。同时，第二复位信号reset2为低电平，第九开关t9导通，输出信号scan(n)输出高电平。
如图2c，在第三实施方式中，在显示阶段t1，第八开关t8导通，第九开关t9断开。在显示阶段t1的等效电路与图2a对应的第一实施方式相同，具体的工作原理不再赘述。
在触控阶段t2，第八开关t8断开，第九开关t9导通，输出信号scan(n)输出高电平。工作原理同第二实施方式，在此不再赘述。
如图2d，在第四实施方式中，在显示阶段t1，第八开关t8导通，第九开关t9断开。在显示阶段t1的等效电路与图2a对应的第一实施方式相同，具体的工作原理不再赘述。
在触控阶段t2，第八开关t8断开，第九开关t9导通，本级输出信号scan(n)仅受第九开关t9开关的影响，输出信号scan(n)输出高电平。
如图2e，在第五实施方式中，在显示阶段t1，第八开关t8导通，第九开关t9断开。在显示阶段t1的等效电路与图2a对应的第一实施方式相同，具体的工作原理不再赘述。
在触控阶段t2，第八开关t8断开，第九开关t9导通，第五开关t5的控制端floating，进而使得q点floating，q点维持上一显示阶段t1时的电位，即，维持显示阶段t1中的t4阶段q点所对应的电位，即q点为高电平，第七开关t7断开。同时，第二复位信号reset2为低电平，第九开关t9导通，使得p点电位一直被拉低，第六开关t6导通，输出信号scan(n)输出高电平。
如图2f，在第六实施方式中，在显示阶段t1，第八开关t8导通，第九开关t9断开。在显示阶段t1的等效电路与图2a对应的第一实施方式相同，具体的工作原理不再赘述。
在触控阶段t2，第八开关t8断开，第九开关t9导通，输出信号scan(n)输出高电平。工作原理同第五实施方式，在此不再赘述。
如图2g，在第七实施方式中，在显示阶段t1，第八开关t8导通，第九开关t9断开。在显示阶段t1的等效电路与图2a对应的第一实施方式相同，具体的工作原理不再赘述。
在触控阶段t2，第八开关t8断开，第九开关t9导通，输出信号scan(n)输出高电平。工作原理同第五实施方式，在此不再赘述。
显示阶段t1以及触控阶段t2是交替进行的，上述只是说明在一个周期内的工作原理，其他周期也是相同的工作过程。
此外，前述实施方式，在触控阶段t2，输出信号scan(n)一直输出高电平。在其他实施方式中，对电路以及时序进行变形，使得在触控阶段t2，输出信号scan(n)一直输出低电平，只需满足所有的goa子电路均输出同样的输出信号scan(n)即可，即，goa子电路不受级联信号的影响。
此外，前述实施方式，在触控阶段t2，输出信号em(n)一直输出高电平。在其他实施方式中，对电路以及时序进行变形，使得在触控阶段t2，
区别于现有技术，本申请的显示芯片与触控芯片不需要通过逻辑控制单元通信，而是在驱动电路中增加第一子复位电路和第二子复位电路，显示芯片与第一子复位电路和第二子复位电路耦接，并为第一子复位电路以及所述第二子复位电路输出控制信号，以控制第一子复位电路以及第二子复位电路处于同一阶段时的通断状态相反，并且显示芯片的时钟信号线与触控芯片的时钟信号线耦接以使触控芯片与显示芯片时钟同步，进而使显示芯片在相应的阶段输出相应的控制信号，进而达到显示阶段与触控阶段分时复用的效果，灵活切换显示阶段与触控阶段。本申请的控制电路一方面节省了逻辑控制单元，降低成本；另一方面缩短了显示芯片和触摸芯片的通讯时间，提高响应的速度，便于快速地进行显示与触摸的切换。
为了更清楚的说明上述控制电路的结构以及工作流程，请参阅图4a～图4c，图4a～图4c是图1中的驱动电路第八～第十实施方式的结构示意图。其中，图4a～图4c中的各实施方式对应的是第二goa单元、第一复位电路以及第二复位电路之间的结构连接关系。
控制信号输入端包括第三时钟信号输入端和第四时钟信号输入端，其中，第三时钟信号输入端用于接收由显示芯片输出的第三时钟信号，第四时钟信号输入端用于接收由显示芯片输出的第四时钟信号，第三时钟信号与第四时钟信号的极性相反。
参阅图4a，图4a是图1中的驱动电路第八实施方式的结构示意图。如图4a所示，goa子电路包括第二goa单元，其中，第二goa单元包括相互耦接的第二输入单元411、第二级传单元412以及第二输出单元413。
第二级传单元412包括第十开关t10；第二输入单元411包括第十一开关t11、第十二开关t12、第十三开关t13、第十四开关t14、第十五开关t15、第十六开关t16、第十七开关t17、第三电容c3；第二输出单元413包括第十八开关t18、第十九开关t19、第四电容c4、第五电容c5。
其中，第十开关t10的控制端与第四时钟信号输入端耦接，以接收第四时钟信号xck2，其第一端与上一级传输电路(图中未示出)耦接，以接收上一级goa子电路的输出信号em(n-1)。
第十一开关t11的控制端与第三时钟信号输入端(图中未示出)耦接，以接收第三时钟信号ck2，其第一端与第十开关t10的第二端耦接。
第十二开关t12的第一端与直流高电平线(图中未示出)耦接，以接收直流高电平h，其第二端与第十一开关t11的第二端耦接。
第十三开关t13的控制端与第四时钟信号输入端(图中未示出)耦接，以接收第四时钟信号xck2，其第一端与直流低电平线(图中未示出)耦接，以接收直流低电平l，其第二端耦接第十二开关t12的控制端。
第十四开关t14的控制端耦接第十开关t10的第二端，其第一端与第四时钟信号输入端耦接，以接收第四时钟信号xck2，其第二端与第十二开关t12的控制端耦接。
第十五开关t15的控制端与第十二开关t12的控制端耦接，其第一端与第三时钟信号输入端耦接，以接收第三时钟信号ck2。
第十六开关t16的控制端与第三时钟信号输入端耦接，以接收第三时钟信号ck2，其第一端与第十五开关t15的第二端耦接。
第十七开关t17的控制端与第十开关t10的第二端耦接。
第十八开关t18的控制端与第十七开关t17的第二端耦接，其第一端与直流高电平线耦接，以接收直流高电平h，其第二端与本级输出电路43耦接。其中，本级传输电路43输出输出信号em(n)至下一级goa子电路的第二级传单元，而且输出信号em(n)还输出至本级对应的像素电路。
第十九开关t19的第二端与第十八开关t18的第二端耦接，还与本级传输电路43耦接。
第三电容c3的一端与第十五开关t15的控制端耦接，其另一端与第十五开关t15的第二端耦接；第四电容c4的一端与第十八开关t18的控制端耦接，其另一端与第十八开关t18的第一端耦接；第五电容c5的一端与第三时钟信号输入端耦接，以接收第三时钟信号ck2，其另一端与第十四开关t14的控制端耦接。
在图4a对应的第八实施方式中，第一子复位电路421的一端与第二输出单元413耦接、其另一端与第二输入单元411耦接。且第三电平线(图中未示出)输出直流高电平h，第二子复位电路422的一端与第三电平线耦接，其另一端与传输电路43耦接。第一子复位电路421包括第二十开关t20，第二子复位电路422包括第二十一开关t21。
具体地，第二十一开关t21的控制端与显示芯片耦接，以接收第四复位信号reset4，其第一端与第三电平线耦接，以接收直流高电平h，其第二端与本级传输电路43耦接。
第二十开关t20的控制端与显示芯片耦接，以接收第三复位信号reset3，其第一端与第五电容c5的一端耦接，其第二端与第十九开关t19的控制端耦接。第十九开关t19的第一端与直流低电平线耦接，以接收直流低电平l，第十七开关t17的第一端与直流高电平线耦接，以接收直流高电平h。
参阅图4b，图4b是图1中的驱动电路第九实施方式的结构示意图。区别于第一实施方式，第一子复位电路421具体设置的位置不同。
如图4b，第二子复位电路422的具体结构以及设置的位置与第八实施方式相同。在此不再赘述。
第一子复位电路421的一端与第二输出单元413耦接、其另一端与第二电平线(图中未示出)耦接。其中，第二电平线输出直流低电平l。具体地，第一子复位电路421包括第二十开关t20，第二十开关t20的控制端与显示芯片耦接，其第一端与第二电平线耦接，以接收直流低电平l，其第二端与第十九开关t19的第一端耦接。第十九开关t19的控制端与第十四开关t14的控制端耦接；第十七开关t17的第一端与直流高电平线耦接，以接收直流高电平h。
进一步地，参阅图4c，图4c是图1中的驱动电路第十实施方式的结构示意图。
在本实施方式中，第十九开关t19的控制端与第十四开关t14的控制端耦接。第二电平线所传输的第二电平信号由显示芯片产生，第一子复位电路421的一端与显示芯片耦接以接收第二电平信号，其另一端与第十九开关t19的第一端耦接，其中，第一子复位电路421接收第四复位信号reset4，并将第四复位信号reset4输出给第十九开关t19。
第三电平线所传输的第三电平由显示芯片产生，第二子复位电路422的一端与显示芯片耦接以接收第三电平信号，其另一端与第十七开关t17的第一端耦接，其中，第二子复位电路422接收第三复位信号reset3，并将第三复位信号reset3输出给第十七开关t17。
其中，第二电平信号和第三电平信号在显示设备处于不同阶段时极性相反。即，第二电平信号、第三电平信号在显示设备处于不同阶段时会相应的发生变化，例如，当切换阶段时，第二电平信号由高电平切换为低电平，第三电平信号由低电平切换为高电平。
区别于第八、第九实施方式，在本实施方式中，第一子复位电路421和第二子复位电路422均未包括开关，仅在不同阶段下输出对应的电平即可，节省成本。在本实施方式中，第一子复位电路421和第二子复位电路422均可以理解为是传输电路线，当然为了提高电路的性能也可包括其他元器件，例如，电容，电阻。
在前述的各实施方式中，传输电路43可以仅是通讯传输线，也可以包括其他元器件，以提高传输的可靠性。
在前述的各实施方式中，第十～第二十一开关均为pmos晶体管，前述第一端对应的是各开关的源极，第二端对应的是各开关的漏极，控制端对应的是各开关的栅极。关于此电路的工作流程请详见后续说明。
当然在其他实施方式中，第十～第二十一开关也可以均为nmos晶体管，或者，第十～第二十一开关为pmos晶体管或nmos晶体管的组合，在此情况下，需要对应设置时钟信号的时序以及部分晶体管的接收到的电平信号。
结合图1、图4a～图4c以及相关的文字描述，goa子电路中的第二goa单元与复位电路的连接方式已详尽描述。在此，需要说明的是，复位电路中的第一子复位电路与第二子复位电路对应的数目是与第一goa单元的数目是相匹配的。
下面继续参阅图5，图5是图4中的驱动电路的时序示意图。结合图2以及图3说明驱动电路的工作方式。在此，以显示设备为oled显示设备为例说明。第一～第九开关为pmos晶体管为例具体说明。
如图5所示，第二goa单元的显示阶段t1与触控阶段t2分时复用，二者相互独立，具体分析如下：
在显示阶段t1，第三复位信号reset3是低电平，第四复位信号reset4为高电平，此时各级goa子电路正常输出级传的时序波形，进而驱动对应的像素显示。
如图4a，在第八实施方式中，第三复位信号reset3为低电平，第二十开关t20导通，第十九开关t19的控制端与第十四开关t14的控制端耦接，第四复位信号reset4为高电平，第二十一开关t21断开。第二goa单元依据第三时钟信号ck2、第四时钟信号xck2以及上一级输出信号em(n-1)在t1～t7时间段对应的时序信号控制各开关的通断情况，进而控制本级输出信号em(n)的输出相应的信号，以驱动对应像素电路显示。
下面具体说明在显示阶段t1的t1～t7时间段的工作状态：
在t1时间段，上一级输出信号em(n-1)、第四时钟信号xck2低电平，第三时钟信号ck2为高电平，则第十一开关t11、第十六开关t16断开，第十开关t10、第十三开关t13导通，q点电位拉低，且第五电容c5充电，则第十四开关t14、第十七开关t17、第十九开关t19导通，s点电位拉低，第十二开关t12、第十五开关t15导通，第三电容c3充电；由于第十七开关t17导通，p点电位拉高，第十八开关t18断开。在此阶段，q点电位拉低、p点电位拉高，本级输出信号em(n)输出低电平。
在t2时间段，上一级输出信号em(n-1)、第三时钟信号ck2为低电平，第四时钟信号xck2为高电平，第十一开关t11、第十六开关t16导通，第十开关t10、第十三开关t13断开，第三时钟信号ck2为低电平，q点电位持续拉低，则第十四开关t14、第十七开关t17、第十九开关t19导通，s点电位拉高，p点电位拉高，第十二开关t12、第十五开关t15断开，第十八开关t18断开。在此阶段，q点电位拉低、p点电位拉高，本级输出信号em(n)输出低电平。
在t3时间段，上一级输出信号em(n-1)、第三时钟信号ck2为高电平，第四时钟信号xck2为低电平，第十一开关t11、第十六开关t16断开，第十开关t10、第十三开关t13导通，s点被拉低，q点被拉高，则第十四开关t14、第十七开关t17、第十九开关t19断开，第十二开关t12、第十五开关t15导通，p点由于第四电容c4的作用，维持上一阶段电位，即p点为高电位，第十八开关t18断开。在此阶段，q点电位拉高、p点电位拉高，本级输出端floating，维持上一阶段的低电平，即本级输出信号em(n)输出低电平。
在t4阶段，上一级输出信号em(n-1)、第四时钟信号xck2为高电平，第三时钟信号ck2为低电平，第十一开关t11、第十六开关t16导通，第十开关t10、第十三开关t13断开，q点由于第五电容c5的作用维持上一阶段的高电位，则第十四开关t14、第十七开关t17、第十九开关t19断开，s点由于第三电容c3的作用维持上一阶段的低电位，第十二开关t12、第十五开关t15导通，则p点被第三时钟信号ck2拉低，第十八开关t18导通。在此阶段，q点电位拉高、p点电位拉低，本级输出信号em(n)输出高电平。
在t5时间段，上一级输出信号em(n-1)、第三时钟信号ck2为高电平，第四时钟信号xck2为低电平，第十一开关t11、第十六开关t16断开，第十开关t10、第十三开关t13导通，s点电位被拉低，q点电位被拉高，则第十二开关t12、第十五开关t15导通，第十四开关t14、第十七开关t17、第十九开关t19断开，p点由于第四电容c4的作用维持上一阶段的低电位，第十八开关t18导通。在此阶段，q点电位拉高、p点电位拉低，本级输出信号em(n)输出高电平。
在t6时间段，上一级输出信号em(n-1)、第三时钟信号ck2为低电平，第四时钟信号xck2为高电平，第十一开关t11、第十六开关t16导通，第十开关t10、第十三开关t13断开，q点由于第五电容c5的作用维持上一阶段的高电位，则第十四开关t14、第十七开关t17、第十九开关t19断开，s点由于第四电容c3的作用维持上一阶段的低电位，第十二开关t12、第十五开关t15导通，则p点被第三时钟信号ck2拉低，第十八开关t18导通。在此阶段，q点电位拉高、p点电位拉低，本级输出信号em(n)输出高电平。
在t7时间段，上一级输出信号em(n-1)、第四时钟信号xck2低电平，第三时钟信号ck2为高电平，则第十一开关t11、第十六开关t16断开，第十开关t10、第十三开关t13导通，q点电位拉低，且第五电容c5充电，则第十四开关t14、第十七开关t17、第十九开关t19导通，s点电位拉低，第十二开关t12、第十五开关t15导通，第三电容c3充电；由于第十七开关t17导通，p点电位拉高，第十八开关t18断开。在此阶段，q点电位拉低、p点电位拉高，本级输出信号em(n)输出低电平。
前述详细描述了驱动电路在显示阶段t1时的工作过程，依据该输出时序驱动相应的像素电路显示。
在触控阶段t2，第三复位信号reset3为高电平，第二十开关t20断开，第十九开关t19的控制端floating，第四复位信号reset4为高电平，第二十一开关t21导通，输出信号em(n)输出高电平。即，在触控阶段t2本级第二goa单元一直输出高电平。此时各级goa子电路输出高电平，像素电路中的所有oled器件的状态一致，不受触控信号的影响。
如此，按照上述方式在不增加逻辑控制单元的情况下，将显示阶段t1以及触控阶段t2独立开来，不同阶段对应的功能互不干扰。
如图4b，在第九实施方式中，在显示阶段t1，第二十开关t20导通，第二十一开关t21断开。在显示阶段t1的等效电路与图4a对应的第一实施方式相同，具体的工作原理不再赘述。
在触控阶段t2，第三复位信号reset3为高电平，第二十开关t20断开，第十九开关t19的源极floating，第四复位信号reset4为高电平，第二十一开关t21导通，输出信号em(n)输出高电平。
如图4c，在第十实施方式中，在显示阶段t1，第三复位信号reset3为低电平，第四复位信号reset4为高电平，在显示阶段t1的等效电路与图4a对应的第一实施方式相同，具体的工作原理不再赘述。
在触控阶段t2，第三复位信号reset3为高电平，第四复位信号reset4为低电平，基于显示阶段t1的分析，当第四复位信号reset4为低电平，即第十七开关t17为低电平时，p会一直被拉低，则第十八开关t18一直导通，在第十九开关t19导通时，输出信号em(n)输出高电平，在第十九开关t19断开时，输出信号em(n)也输出高电平。即，在触控阶段t2，输出信号em(n)一直输出高电平。
显示阶段t1以及触控阶段t2是交替进行的，上述只是说明在一个周期内的工作原理，其他周期也是相同的工作过程。
此外，前述实施方式，在触控阶段t2，输出信号em(n)一直输出高电平。在其他实施方式中，对电路以及时序进行变形，使得在触控阶段t2，输出信号em(n)一直输出低电平，只需满足所有的goa子电路均输出同样的输出信号em(n)即可，即，goa子电路不受级联信号的影响。
区别于现有技术，本申请的显示芯片与触控芯片不需要通过逻辑控制单元通信，而是在驱动电路中增加第一子复位电路和第二子复位电路，显示芯片与第一子复位电路和第二子复位电路耦接，并为第一子复位电路以及所述第二子复位电路输出控制信号，以控制第一子复位电路以及第二子复位电路处于同一阶段时的通断状态相反，并且显示芯片的时钟信号线与触控芯片的时钟信号线耦接以使触控芯片与显示芯片时钟同步，进而使显示芯片在相应的阶段输出相应的控制信号，进而达到显示阶段与触控阶段分时复用的效果，灵活切换显示阶段与触控阶段。本申请的控制电路一方面节省了逻辑控制单元，降低成本；另一方面缩短了显示芯片和触摸芯片的通讯时间，提高响应的速度，便于快速地进行显示与触摸的切换。
本申请还提供一种显示设备，该显示设备包括上述任一实施方式的控制电路。显示设备的显示面板可以为oled显示面板，也可以为lcd显示面板。显示设备包括但不限于电视、手机。
在一个具体的实施方式中，显示设备的显示面板可以为oled显示面板，通过输出信号scan(n)和em(n)共同配合驱动像素显示。显示设备的控制电路中的驱动电路为上述第一～第七实施方式中的任一种实施方式与上述第八～第十实施方式中的任一种实施方式相结合，进而切换显示设备的显示阶段以及触控阶段。
本申请还提供一种控制方法，该控制方法适用于上述任一实施方式的控制电路，该控制方法用于切换显示设备的触控阶段和显示阶段，该显示设备包括：触控芯片、驱动电路以及显示芯片；驱动电路包括相互耦接的复位电路和阵列基板行驱动goa电路，goa电路包括多个通过传输电路相互级联的goa子电路；触控芯片的时钟信号线与显示芯片的时钟信号线耦接，以使触控芯片与显示芯片时钟同步，显示芯片与每一个goa子电路的控制信号输入端耦接；复位电路包括第一子复位电路和第二子复位电路，第一子复位电路以及第二子复位电路分别与显示芯片耦接；第二子复位电路还与传输电路耦接；第一子复位电路还与goa子电路的控制信号输入端耦接。
本实施方式的控制方法如下：
步骤601：显示芯片向第一子复位电路以及第二子复位电路输出控制信号。
在本实施方式中，显示芯片在显示阶段以及触控阶段向第一子复位电路以及第二子复位电路输出相应的控制信号。
具体地，控制电路的显示芯片与触控芯片时钟同步，且显示芯片与触控芯片按照预定的工作周期工作，得到分时复用的效果，例如，显示阶段与触控阶段交替出现。在显示阶段向第一子复位电路以及第二子复位电路输出相应的显示控制信号，在触控阶段向第一子复位电路以及第二子复位电路输出相应的触控控制信号，以控制第一子复位电路以及第二子复位电路的在不同阶段的通断情况，进而切换触控阶段与显示阶段。
在此，需要说明的是，前述的通断情况包括第一子复位电路以及第二子复位电路所在支路的导通与断开情况，也包括第一子复位电路以及第二子复位电路所在支路输出的电平的高低情况。
步骤602：控制第一子复位电路以及第二子复位电路处于同一阶段时的通断状态相反。
在本实施方式中，控制第一子复位电路以及第二子复位电路处于同一阶段时的通断状态相反。
控制的过程具体请参阅图1～图5以及相关的文字描述，以及相关的文字描述，在此不在赘述。
区别于现有技术，本申请的显示芯片与触控芯片不需要通过逻辑控制单元通信，而是在驱动电路中增加第一子复位电路和第二子复位电路，显示芯片与第一子复位电路和第二子复位电路耦接，并为第一子复位电路以及所述第二子复位电路输出控制信号，以控制第一子复位电路以及第二子复位电路处于同一阶段时的通断状态相反，并且显示芯片的时钟信号线与触控芯片的时钟信号线耦接以使触控芯片与显示芯片时钟同步，进而使显示芯片在相应的阶段输出相应的控制信号，进而达到显示阶段与触控阶段分时复用的效果，灵活切换显示阶段与触控阶段。本申请的控制电路一方面节省了逻辑控制单元，降低成本；另一方面缩短了显示芯片和触摸芯片的通讯时间，提高响应的速度，便于快速地进行显示与触摸的切换。
在本申请所提供的几个实施例中，应该理解到，所揭露的方法和装置，可以通过其它的方式实现。以上所描述的装置实施方式仅仅是示意性的，例如，模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施方式方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利保护范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。