显示面板和显示面板驱动方法与流程

本发明有关一种显示面板和其驱动方法，尤指一种无线传输数据信号的显示面板和其驱动方法。

背景技术：

大尺寸显示面板为现今显示面板的设计主流之一。然而，随着面板尺寸增大，面板内部的走线的阻抗也随之增大，进而会造成信号失真的问题。为了克服前述问题，业界将面板的主动区分割成包含若干区域，且在每一区域中置入一个接收线圈。如此一来，面板中的所有线圈可以同时透过无线传输的方式接收数据信号，以同时更新前述若干区域中的显示画面。

然而，接收线圈所感应出的数据信号强度受限于其面积大小。若感应线圈的面积过小，会因为数据信号强度不足而无法将像素电路充电至预期的电压电平。而若将感应线圈的面积增大，又会增加其对应的像素电路数量，反而压缩了每一个像素电路分配到的数据写入时间，进而同样无法将像素电路充电至预期的电压电平。

技术实现要素：

有鉴于此，如何提供能将像素电路充电至预期的电压电平，且采用无线传输的方式传输数据信号的大尺寸显示面板，实为业界有待解决的问题。

本发明提供一种显示面板，显示面板包含多个像素矩阵和多个接收电路。每个像素矩阵包含多个第一像素电路以及多个第二像素电路，其中多个第一像素电路和多个第二像素电路耦接于一第一节点。多个接收电路用于接收多个输入信号，并依据多个输入信号对应输出多个数据信号至多个像素矩阵。其中，多个接收电路的其中一者输出一第一数据信号至第一节点，且第一数据信号具有一高低震荡波型，当第一数据信号小于一预设电压值时，多个第一像素电路的其中一者接收第一数据信号，当第一数据信号大于预设电压值时，多个第二像素电路的其中一者接收第一数据信号。

上述的显示面板能将每个像素电路充电至预期的电压电平。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1为根据本发明一实施例的显示面板简化后的功能方块图。

图2为图1的像素矩阵的电路示意图。

图3为根据本发明一实施例的显示面板驱动方法简化后的流程图。

图4为显示面板于非极性反转图框中的控制信号的时序变化图。

图5为显示面板于极性反转图框中的控制信号的时序变化图。

图6～9为图1的像素矩阵于运作过程中的等效电路图。

其中，附图标记：

100：显示面板

110：像素矩阵

120：接收电路

210[1]～210[n]：第一像素电路

220[1]～220[n]：第二像素电路

212[1]～212[n]：第一整流电路

214[1]～214[n]：第一灰阶控制电路

216[1]～216[n]：第一重置电路

222[1]～222[n]：第二整流电路

224[1]～224[n]：第二灰阶控制电路

226[1]～226[n]：第二重置电路

t1[1]～t1[n]：第一晶体管

t2[1]～t2[n]：第二晶体管

t3[1]～t3[n]：第三晶体管

t4[1]～t4[n]：第四晶体管

t5[1]～t5[n]：第五晶体管

t6[1]～t6[n]：第六晶体管

t7[1]～t7[n]：第七晶体管

cs1[1]～cs1[n]：第一存储电容

cs2[1]～cs2[n]：第二存储电容

cs3[1]～cs3[n]：第三存储电容

cs4[1]～cs4[n]：第四存储电容

clc1[1]～clc1[n]：第一液晶电容

clc2[1]～clc2[n]：第二液晶电容

clc3[1]～clc3[n]：第三液晶电容

clc4[1]～clc4[n]：第四液晶电容

gl、gl[1]～gl[m]、gl[2n+2]、gl[2n+3]：栅极信号线

vdata：数据信号

v1～v3：第一电压电平～第三电压电平

vp：预设电压值

p1：主要脉冲

p2：次要脉冲

pn1：第一极性反转脉冲

pn2：第二极性反转脉冲

tr1～tr2：第一重置阶段～第二重置阶段

tw1～tw2：第一写入阶段～第二写入阶段

具体实施方式

下面结合附图对本发明的结构原理和工作原理作具体的描述：

图1为根据本发明一实施例的显示面板100简化后的功能方块图。显示面板100包含多个像素矩阵110、多个接收电路120以及多个栅极信号线gl。每个像素矩阵110对应耦接于一个接收电路120，并耦接于多个栅极信号线gl中的部分栅极信号线gl。多个接收电路120用于以无线传输的方式接收多个输入信号，并依据多个输入信号对应输出多个数据信号vdata至多个像素矩阵110。为使图面简洁而易于说明，显示面板100中的其他元件与连接关系并未绘示于图1中。

图2为图1的像素矩阵110的电路示意图。像素矩阵110包含多个第一像素电路210[1]～210[n]和多个第二像素电路220[1]～220[n]，其中n为正整数。第一像素电路210[1]～210[n]和第二像素电路220[1]～220[n]皆耦接于第一节点n1。像素矩阵110所对应的一个接收电路120也耦接于第一节点n1，且用于提供交流形式的数据信号vdata至第一节点n1。亦即，数据信号vdata具有高低震荡的波型。

另外，图2的像素矩阵110还耦接于图1的多条栅极信号线gl中的部分栅极信号线gl。为了方便说明，图2中耦接于像素矩阵110的部分栅极信号线gl，称为栅极信号线gl[1]～gl[m]，其中m为正整数。

本发明说明书和附图中使用的元件编号和装置编号中的索引[1]～[n]以及[1]～[m]，只是为了方便指称个别的元件和装置，并非有意将前述元件和装置的数量局限在特定数目。在本发明说明书和附图中，若使用某一元件编号或装置编号时没有指明该元件编号或装置编号的索引，则代表该元件编号或装置编号是指称所属元件群组或装置群组中不特定的任一元件或装置。例如，元件编号210[2]指称的对象是第一像素电路210[2]，而元件编号210指称的对象则是第一像素电路210[1]～210[n]中不特定的任意第一像素电路210。又例如，元件编号t2[2]指称的对象是第二晶体管t2[2]，而元件编号t2指称的对象则是第二晶体管t2[1]～t2[n]中不特定的任意第二晶体管t2。

以第一像素电路210[1]为例，第一像素电路210[1]包含第一整流电路212[1]、第一灰阶控制电路214[1]和第一重置电路216[1]。第一整流电路212[1]耦接于第一节点n1和第二节点n2[1]之间。当数据信号vdata小于一预设电压值vp时，第一整流电路212[1]导通第一节点n1和第二节点n2[1]，以使第一像素电路210[1]接收数据信号vdata。而当数据信号vdata大于预设电压值vp时，第一整流电路212断开第一节点n1和第二节点n2[1]。

第一灰阶控制电路214[1]耦接于第二节点n2[1]，用于自第二节点n2[1]接收数据信号vdata。第一灰阶控制电路214[1]还用于依据接收到的数据信号vdata决定第一像素电路210[1]显示的灰阶值。

第一重置电路216[1]耦接于第二节点n2[1]和一接地端之间，用于选择性地导通第二节点n2[1]和接地端，以重置第一灰阶控制电路214[1]所存储的数据信号vdata。

具体而言，第一整流电路212[1]包含第一晶体管t1[1]。第一晶体管t1[1]包含第一端、第二端和控制端，其中第一晶体管t1[1]的第一端耦接于第一节点n1，第一晶体管t1[1]的控制端和第二端耦接于第二节点n2[1]。亦即，第一晶体管t1[1]为二极管耦接形式(diode-connected)之晶体管。

第一灰阶控制电路214[1]包含第二晶体管t2[1]、第三晶体管t3[1]、第一存储电容cs1[1]、第二存储电容cs2[1]、第一液晶电容clc1[1]以及第二液晶电容clc2[1]。第二晶体管t2[1]包含第一端、第二端和控制端，其中第二晶体管t2[1]的第一端耦接于第二节点n2[1]，而第二晶体管t2[1]的控制端耦接于栅极信号线gl[1]。第一存储电容cs1[1]包含第一端和第二端，其中第一存储电容cs1[1]的第一端耦接于第二晶体管t2[1]的第二端，第一存储电容cs1[1]的第二端耦接于栅极信号线gl[5]。第一液晶电容clc1[1]则耦接于第二晶体管t2[1]的第二端。

第三晶体管t3[1]包含第一端、第二端和控制端，第三晶体管t3[1]的第一端耦接于第二节点n2[1]，第三晶体管t3[1]的控制端耦接于栅极信号线gl[2]。第二存储电容cs2[1]包含第一端和第二端，其中第二存储电容cs2[1]的第一端耦接于第三晶体管t3[1]的第二端，而第二存储电容cs2[1]的第二端耦接于栅极信号线gl[5]。第二液晶电容clc2[1]则耦接于第三晶体管t3[1]的第二端。

另外，第一重置电路216[1]包含第四晶体管t4。第四晶体管t4包含第一端、第二端和控制端，第四晶体管t4的第一端耦接于第二节点n2[1]，第四晶体管t4的控制端耦接于栅极信号线gl[3]，且第四晶体管t4的第二端耦接于接地端。

第一像素电路210[2]～210[n]包含的元件以及连接方式相似于第一像素电路210[1]。然而，要特别说明的是，在第一像素电路210[2]中，的第二晶体管t2[2]的控制端是耦接于栅极信号线gl[3]，第三晶体管t3[2]的控制端是耦接于栅极信号线gl[4]，而第四晶体管t4[2]的控制端是耦接于栅极信号线gl[5]。同样在第一像素电路210[2]中，第一存储电容cs1[2]的第二端以及第二存储电容cs2[2]的第二端皆耦接于栅极信号线gl[7]。另外，在第一像素电路210[n]中，第一存储电容cs1[n]的第二端以及第二存储电容cs2[n]的第二端皆耦接于栅极信号线gl[2n+3]。

换言之，对第一像素电路210[2]～210[n]中的第i个第一像素电路210[i](未绘示于图2中)而言，第二晶体管t2[i]的控制端耦接于第(2i-1)条栅极信号线gl[2i-1]，第三晶体管t3[i]的控制端耦接于第2i条栅极信号线gl[2i]，而第四晶体管t4[i]的控制端耦则接于第(2i+1)条栅极信号线gl[2i+1]。另外，第一存储电容cs1[i]的第二端和第二存储电容cs2[i]的第二端都耦接于第(2i+3)条栅极信号线gl[2i+3]。其中，i为正整数。

另一方面，以第二像素电路220[1]为例，第二像素电路220[1]包含第二整流电路222[1]、第二灰阶控制电路224[1]以及第二重置电路226[1]。第二整流电路222[1]耦接于第一节点n1和第三节点n3[1]之间。当数据信号vdata大于预设电压值vp时，第二整流电路222[1]导通第一节点n1和该第三节点n3[1]，以使第二像素电路220[1]接收数据信号vdata。而当数据信号vdata小于预设电压值vp时，第二整流电路222[1]断开第一节点n1和第三节点n3[1]。

第二灰阶控制电路224[1]耦接于第三节点n3[1]，用于自第三节点n3[1]接收数据信号vdata，并用于依据接收到的数据信号vdata决定第二像素电路220[1]所显示的灰阶值。

第二重置电路226[1]耦接于第三节点n3[1]和接地端之间，用于选择性地导通第三节点n3[1]和接地端，以重置第二灰阶控制电路224[1]所存储的数据信号vdata。

具体而言，第二整流电路222[1]包含第五晶体管t5[1]。第五晶体管t5[1]包含第一端、第二端和控制端，其中第五晶体管t5[1]的第一端耦接于第三节点n3[1]，第五晶体管t5[1]的控制端和第二端耦接于第一节点n1。亦即，第五晶体管t5[1]为二极管耦接形式之晶体管。

第二灰阶控制电路224[1]包含第六晶体管t6[1]、第七晶体管t7[1]、第三存储电容cs3[1]、第四存储电容cs4[1]、第三液晶电容clc3[1]以及第四液晶电容clc4[1]。第六晶体管t6[1]包含第一端、第二端和控制端，其中第六晶体管t6[1]的第一端耦接于第三节点n3[1]，而第六晶体管t6[1]的控制端耦接于栅极信号线gl[1]。第三存储电容cs3[1]包含第一端和第二端，其中第三存储电容cs3[1]的第一端耦接于第六晶体管t6[1]的第二端，第三存储电容cs3[1]的第二端耦接于栅极信号线gl[4]。第一液晶电容clc1[1]则耦接于第六晶体管t6[1]的第二端。

第七晶体管t7[1]包含第一端、第二端和控制端，第七晶体管t7[1]的第一端耦接于第三节点n3[1]，第七晶体管t7[1]的控制端耦接于栅极信号线gl[2]。第四存储电容cs4[1]包含第一端和第二端，其中第四存储电容cs4[1]的第一端耦接于第七晶体管t7[1]的第二端，而第四存储电容cs4[1]的第二端耦接于栅极信号线gl[4]。第四液晶电容clc4[1]则耦接于第七晶体管t7[1]的第二端。

另外，第二重置电路226[1]包含第八晶体管t8。第八晶体管t8包含第一端、第二端和控制端，第八晶体管t8的第一端耦接于第三节点n3[1]，第八晶体管t8的控制端耦接于栅极信号线gl[3]，且第八晶体管t8的第二端耦接于接地端。

第二像素电路220[2]～220[n]包含的元件以及连接方式相似于第二像素电路220[1]。然而，要特别说明的是，在第二像素电路220[2]中，第六晶体管t6[2]的控制端是耦接于栅极信号线gl[3]，第七晶体管t7[2]的控制端是耦接于栅极信号线gl[4]，而第八晶体管t4[2]的控制端是耦接于栅极信号线gl[5]。同样在第二像素电路220[2]中，第三存储电容cs3[2]的第二端以及第四存储电容cs4[2]的第二端皆耦接于栅极信号线gl[6]。另外，在第二像素电路220[n]中，第三存储电容cs3[n]的第二端以及第四存储电容cs4[n]的第二端皆耦接于栅极信号线gl[2n+2]

换言之，对第二像素电路220[2]～220[n]中的第i个第二像素电路220[i](未绘示于图2中)而言，第六晶体管t6[i]的控制端耦接于第(2i-1)条栅极信号线gl[2i-1]，第七晶体管t7[i]的控制端耦接于第2i条栅极信号线gl[2i]，而第八晶体管t8[i]的控制端耦则接于第(2i+1)条栅极信号线gl[2i+1]。另外，第三存储电容cs3[i]的第二端和第四存储电容cs4[i]的第二端都耦接于第(2i+2)条栅极信号线gl[2i+2]，其中i为正整数。

实作上，第一晶体管至第八晶体管可以用各种合适的n型晶体管来实现。

以下将配合图3～5进一步说明显示面板100的运作方式。图3为根据本发明一实施例的显示面板驱动方法300简化后的流程图。图4为显示面板100于非极性反转图框中的控制信号的时序变化图。图5为显示面板100于极性反转图框中的控制信号的时序变化图。

请同时参照图2～4，在流程s302中，显示面板100处于非极性反转图框。此时，显示面板100会利用栅极信号线gl[2i-1]和栅极信号线gl[2i]依序提供主要脉冲p1，且栅极信号线gl[2i-1]于提供主要脉冲p1之前，会先提供两个次要脉冲p2。其中主要脉冲p1是用于控制第一灰阶控制电路214[i]和第二灰阶控制电路224[i]接收数据信号vdata，而次要脉冲p2是用于重置第一灰阶控制电路214[i-1]以及第二灰阶控制电路224[i-1]，且i为正整数。

另外，次要脉冲p2的脉冲时间宽度小于主要脉冲p1的脉冲时间宽度。

举例来说，在i等于2的情况下，显示面板100在利用栅极信号线gl[3]提供主要脉冲p1之前，会先利用栅极信号线gl[3]提供两个次要脉冲p2至第四晶体管t4[1]和第八晶体管t8[1]的控制端。因此，第一灰阶控制电路214[1]所存储的电压值会被重置为接地电压，第二灰阶控制电路224[1]所存储的电压值也会被重置为接地电压。

接着，显示面板100会利用栅极信号线gl[3]提供一个主要脉冲p1至第二晶体管t2[2]和第六晶体管t6[2]的控制端，以导通第二晶体管t2[2]和第六晶体管t6[2]。此时，第四晶体管t4[2]和第八晶体管t8[2]的控制端会接收到来自栅极信号线gl[5]的第一个次要脉冲p2，而使得第四晶体管t4[2]和第八晶体管t8[2]导通。因此，第一像素电路210[2]和第二像素电路220[2]会进入第一重置阶段tr1。

在第一重置阶段tr1中，像素矩阵110等效于图6所示的等效电路。因此，第一液晶电容clc1[2]和第三液晶电容clc3[2]的第一端会被重置为接地电压。

而当栅极信号线gl[5]停止提供第一个次要脉冲p2时，栅极信号线gl[3]仍继续提供主要脉冲p1，以导通第二晶体管t2[2]和第六晶体管t6[2]。此时，像素矩阵110会进入第一写入阶段tw1。

在第一写入阶段tw1中，像素矩阵110会等效于图7所示的等效电路。此时，数据信号vdata可以被写入至第一液晶电容clc1[2]和第三液晶电容clc3[2]的第一端。

当栅极信号线gl[3]停止提供主要脉冲p1时，显示面板100会利用栅极信号线gl[4]开始提供另一个主要脉冲p1至第三晶体管t3[2]和第七晶体管t7[2]的控制端，以导通第三晶体管t3[2]和第七晶体管t7[2]。此时，第二晶体管t2[2]和第八晶体管t8[2]的控制端会接收到来自栅极信号线gl[5]的第二个次要脉冲p2，而使得第二晶体管t2[2]和第八晶体管t8[2]导通。因此，第一像素电路210[2]和第二像素电路220[2]会进入第二重置阶段tr2。

在第二重置阶段tr2中，像素矩阵110会等效于图8所示的等效电路。因此，第二液晶电容clc2[2]和第四液晶电容clc4[2]的第一端会被重置为接地电压。

而当栅极信号线gl[5]停止提供第二个次要脉冲p2时，栅极信号线gl[4]仍继续提供主要脉冲p1，以导通第三晶体管t3[2]和第七晶体管t7[2]。因此，像素矩阵110会进入第二写入阶段tw2。

在第二写入阶段tw2中，像素矩阵110会等效于图9所示的等效电路。此时，数据信号vdata可以被写入至第二液晶电容clc2[2]和第三液晶电容clc4[2]的第一端。

在流程s304中，显示面板100会利用接收电路120输出具有高低振荡波型的数据信号vdata至第一节点n1。当数据信号vdata小于预设电压值vp时，若多个第一像素电路210[1]～210[n]的其中一者处于第一写入阶段tw1或第二写入阶段tw2，该其中一者便会接收数据信号vdata。而当数据信号vdata大于预设电压值vp时，若多个第二像素电路220[1]～220[n]的其中一者处于第一写入阶段tw1或第二写入阶段tw2，该其中一者便会接收数据信号vdata。

值得一提的是，于第一写入阶段tw1或第二写入阶段tw2中，藉由设置数据信号vdata小于预设电压值vp的时间总和，可以控制第一像素电路210显示的灰阶值。例如，设置数据信号vdata小于预设电压值vp的时间总和为第一时间长度，则第一像素电路210显示的灰阶值会正相关于第一时间长度。

另一方面，藉由设置数据信号vdata大于预设电压值vp的时间总和，可以控制第二像素电路220显示的灰阶值。例如，设置数据信号vdata大于预设电压值vp的时间总和为第二时间长度，则第二像素电路220显示的灰阶值会正相关于第二时间长度。

接着，请同时参照图2～3和图5，在流程s306中，显示面板100会处于极性反转图框。显示面板100于流程s306中的运作，相似于流程s302中的运作。差异在于，显示面板100会利用第(2i+3)条栅极信号线gl[2i+3]依序提供第一极性反转脉冲pn1、二个次要脉冲p2和主要脉冲p1。显示面板100还会利用第(2i+2)条栅极信号线gl[2i+2]依序提供第二极性反转脉冲pn2和主要脉冲p1。其中，栅极信号线gl[2i+3]的第一极性反转脉冲pn1用于使第一像素电路210[i]进行极性反转，栅极信号线gl[2i+2]的第二极性反转脉冲pn2用于使第二像素电路220[i]进行极性反转，且i为正整数。

另外，第一极性反转脉冲pn1的脉冲方向，相反于主要脉冲p1、次要脉冲p2以及第二极性反转脉冲pn2的脉冲方向。

在本实施例中，当栅极信号线gl[2i-1]或gl[2i]提供主要脉冲p1时，栅极信号线gl[2i+3]会提供该第一极性反转脉冲pn1，且栅极信号线gl[2i+2]会提供该第二极性反转脉冲pn2。当栅极信号线gl[2i-1]或gl[2i]停止提供主要脉冲p1后，栅极信号线gl[2i+3]停止提供第一极性反转脉冲pn1，且栅极信号线gl[2i+2]停止提供该第二极性反转脉冲pn2。

举例来说，在i等于2的情况下，当栅极信号线gl[3]或gl[4]提供主要脉冲p1，使得第一像素电路210[2]和第二像素电路220[2]处于第一写入阶段tw1或第二写入阶段tw2时，栅极信号线gl[7]会提供第一极性反转脉冲pn1，且栅极信号线gl[6]会提供第二极性反转脉冲pn2。因此，于第一写入阶段tw1或第二写入阶段tw2中，第一存储电容cs1[2]和第二存储电容cs2[2]的第二端会被第一极性反转脉冲pn1设置于一第一电压电平v1，而第三存储电容cs3[2]和第四存储电容cs4[2]的第二端会被第二极性反转脉冲pn2设置于一第二电压电平v2。

如图5所示，栅极信号线gl[1]～gl[m]在未提供任何脉冲时，会处于一第三电压电平v3，其中第一电压电平v1低于第三电压电平v3，且第二电压电平v2高于第三电压电平v3。

另一方面，当栅极信号线gl[3]或gl[4]停止提供主要脉冲p1，使得第二晶体管t2[2]、第三晶体管t3[2]、第六晶体管t6[2]以及第七晶体管t7[2]关断时，栅极信号线gl[6]和gl[7]会回复至第三电压电平v3。

因此，第三电压电平v3和第一电压电平v1的电压差值，会藉由电容耦合效应由第一存储电容cs1[2]的第二端传递至第一存储电容cs1[2]的第一端，也会由第二存储电容cs2[2]的第二端传递至第二存储电容cs2[2]的第一端。如此一来，第一液晶电容clc1[2]和第二液晶电容clc2[2]的跨压会被抬升，进而达成灰阶反转。

另外，第三电压电平v3和第二电压电平v2的电压差值，会藉由电容耦合效应由第三存储电容cs3[2]的第二端传递至第三存储电容cs3[2]的第一端，也会由第四存储电容cs4[2]的第二端传递至第四存储电容cs4[2]的第一端。如此一来，第三液晶电容clc3[2]和第四液晶电容clc4[2]的跨压会被拉低，进而达成灰阶反转。

实作上，第一电压电平v1可以设置为低于数据信号vdata的最低电压电平至少5v，而第二电压电平v2可以设置为高于数据信号vdata的最高电压电平至少5v。

于流程s308中，显示面板100会执行相似于流程s304的运作，为简洁起见，在此不重复赘述。

请注意，图3中的流程s302～s308仅为示范性的实施例，并非用于限制本发明的实施方式。例如，在某些实施例中，显示面板100可平行执行流程s302和s304。在另外一些实施例中，显示面板100可平行执行流程s306和s308。

在又一些实施例中，第二晶体管t2、第三晶体管t3、第六晶体管t6以及第七晶体管t7是由p型晶体管来实现。在此情况下，主要脉冲p1和次要脉冲p2的脉冲方向和图4～5的实施例中的脉冲方向相反。

综上所述，藉由实施驱动方法300，显示面板100能充分利用正半周期和负半周期的数据信号vdata来对第一像素电路210和第二像素电路220进行数据写入，所以具有充裕的时间将液晶电容充电至预期的电压电平。

在说明书及申请专利范围中使用了某些词汇来指称特定的元件。然而，所属技术领域中具有通常知识者应可理解，同样的元件可能会用不同的名词来称呼。说明书及申请专利范围并不以名称的差异做为区分元件的方式，而是以元件在功能上的差异来做为区分的基准。在说明书及申请专利范围所提及的「包含」为开放式的用语，故应解释成「包含但不限定于」。另外，「耦接」在此包含任何直接及间接的连接手段。因此，若文中描述第一元件耦接于第二元件，则代表第一元件可通过电性连接或无线传输、光学传输等信号连接方式而直接地连接于第二元件，或者通过其他元件或连接手段间接地电性或信号连接至该第二元件。

另外，除非说明书中特别指明，否则任何单数格的用语都同时包含复数格的涵义。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。