拓扑结构电路的制作方法

本实用新型涉及LED显示屏的驱动电路领域，特别是涉及一种拓扑结构电路。

背景技术：

LED显示屏的表面集成有LED灯，每个LED灯通过LED驱动芯片进行控制。LED显示屏的显示方式有静态扫描和动态扫描，由于静态扫描方式价格昂贵，因而现在市场上的LED屏基本上都是动态扫描方式。采用动态扫描方式， LED驱动芯片在工作时一直处于快速开关的状态，通过提供宽窄不同的数字式脉冲，调节每个LED灯的亮度，把一帧帧的画面显示在屏幕上。

随着LED产业的发展，LED屏的技术往更小点间距，更高刷新率的方向发展。LED屏要实现更小点间距和更高刷新率，LED驱动芯片就需要更快的时钟信号，时钟信号的加快将使时钟信号的缺失的几率增大，由此带来信号完整性问题，加上LED灯板的信号拓扑结构较复杂：74hc245芯片(源端)需要同时给几个甚至十几个驱动芯片(负载端)提供时钟信号，就更容易出现严重的信号完整性问题。

技术实现要素：

基于此，有必要针对时钟信号的加快使得LED灯板容易出现信号缺失的几率增大的问题，提供一种拓扑结构电路。

本实用新型提供一种拓扑结构电路，应用于LED显示屏的驱动电路中，包括：

信号源端，用于提供时钟信号；

负载端，包括多个驱动芯片；及

阻抗匹配组件，所述信号源端通过所述阻抗匹配组件连接于所述负载端，所述阻抗匹配组件包括第一阻抗匹配模组和第二阻抗匹配模组，所述第一阻抗匹配模组一端电连接于所述信号源端，另一端电连接于所述第二阻抗匹配模组，所述第二阻抗匹配模组的一端连接于所述第一阻抗匹配模组，另一端连接于所述负载端，所述第二阻抗匹配模组包括至少一个阻抗匹配器件。

在其中一个实施例中，所述第二阻抗匹配模组包括两个阻抗匹配器件，两个所述阻抗匹配器件之间并联，再与所述第一阻抗匹配模组串联，且两个所述阻抗匹配器件的远离所述第一阻抗匹配模组的一端连接于所述负载端。

在其中一个实施例中，所述第一阻抗匹配模组连接于两个所述阻抗匹配器件的公共连接点，两个所述阻抗匹配器件与所述第一阻抗匹配模组形成T形拓扑结构。

在其中一个实施例中，两个所述阻抗匹配器件靠近公共连接点设置。

在其中一个实施例中，所述负载端设置有多个，每个所述阻抗匹配器件连接于不同的负载端。

在其中一个实施例中，所述阻抗匹配器件为匹配电阻或者磁珠。

在其中一个实施例中，所述信号源端为74hc245芯片。

在其中一个实施例中，所述第一阻抗匹配模组为一匹配电阻或磁珠。

上述拓扑结构电路，通过设置阻抗匹配组件，所述阻抗匹配组件包括第一阻抗匹配模组和第二阻抗匹配模组，所述第二阻抗匹配模组包括至少一个阻抗匹配器件，能够明显的改善信号的完整性问题，提升时钟信号波形的质量，同时还可以改善高刷新率带来的EMC升高的问题。

附图说明

图1为本实用新型一实施例的拓扑结构电路的框架结构示意图；

图2为本实用新型一实施例的拓扑结构电路的电路结构示意图。

具体实施方式

为了便于理解本实用新型，下面将参照相关附图对本实用新型进行更全面的描述。附图中给出了本实用新型的较佳实施方式。但是，本实用新型可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本实用新型的公开内容理解的更加透彻全面。

需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。

除非另有定义，本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本文中在本实用新型的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本实用新型。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

请参阅图1，示例性的示出了本实用新型一实施例的拓扑结构电路10的结构示意图，所述拓扑结构电路10应用于LED显示屏的驱动电路，能够较好的减缓信号时钟加快时所带来的信号完整性问题，同时可以减轻高刷新率带来的 EMC升高的问题。

如图1所示，拓扑结构电路10包括信号源端110、负载端120及阻抗匹配组件130，信号源端110通过阻抗匹配组件130连接于负载端120，信号源端110 为用于提供时钟信号的芯片，负载端120包括多个驱动芯片121，阻抗匹配组件 130包括第一阻抗匹配模组131和第二阻抗匹配模组133，第一阻抗匹配模组131 一端电连接于信号源端110，另一端电连接于第二阻抗匹配模组133，第二阻抗匹配模组133的一端连接于第一阻抗匹配模组131，另一端连接于负载端120，第二阻抗匹配模组133包括至少一个阻抗匹配器件1331。

在一个或多个实施例中，信号源端110可以是74hc245芯片。

第一阻抗匹配模组131可以是一匹配电阻或磁珠。

请参阅图2，在一个或多个实施例中，第二阻抗匹配模组133包括两个阻抗匹配器件1331，两个阻抗匹配器件1331之间并联，再与第一阻抗匹配模组131 串联，且两个阻抗匹配器件1331的远离第一阻抗匹配模组131的一端连接于负载端120，可以理解，阻抗匹配器件1331的一端与第一阻抗匹配模组131电连接，所谓阻抗匹配器件1331的远离第一阻抗匹配模组131的一端是指阻抗匹配器件1331的不与第一阻抗匹配模组131直接电连接的另一端。负载端120可以设置有多个，每个阻抗匹配器件1331连接于不同的负载端120。

在具体的实施例中，第一阻抗匹配模组131连接于两个阻抗匹配器件1331 的公共连接点，由此，两个阻抗匹配器件1331与第一阻抗匹配模组131形成T 形拓扑结构。通过形成T形拓扑结构，使得信号源端110在带载相同数量的负载时，具有较好的信号波形，同时由于信号传输距离的缩短，信号丢失的可能大大减小。具体的，时钟信号在传递过程中不断衰减，当经过第一阻抗匹配模组131后，分别沿着两个不同的阻抗匹配器件1331进行分叉传播，时钟信号在初始传播时，信号的完整性较好，随着传递时间的延长以及传递距离的增加，信号丢失的概率呈几何式增加，因而，在带载相同数量的负载时，T形拓扑结构能够等同减少一半的传输路径，从而大大降低传递时间以及时钟信号的传递距离，从而极大的降低信号的衰减。

此外，在信号经过第一阻抗匹配模组131后，分叉传播时，由于在两个分叉的信号通路上串联设置了阻抗匹配器件1331，增加了rc时间常数，从而减缓了负载端120信号的上升时间，可以较为明显的改善信号的完整性问题，提升时钟信号波形的质量，同时通过设置阻抗匹配器件1331，可以在分叉的信号通路上进行阻抗匹配，从而可以降低信号的反射，进而可以改善高刷新率带来的 EMC升高的问题。

阻抗匹配器件1331可以是匹配电阻或者磁珠。在一个或多个实施例中，为了增强阻抗匹配器件1331对信号完整性的维持作用，两个所述阻抗匹配器件 1331靠近两个阻抗原子间的公共连接点设置。

上述拓扑结构电路10，通过设置阻抗匹配组件130，所述阻抗匹配组件130 包括第一阻抗匹配模组131和第二阻抗匹配模组133，所述第二阻抗匹配模组 133包括至少一个阻抗匹配器件1331，能够明显的改善信号的完整性问题，提升时钟信号波形的质量，同时还可以改善高刷新率带来的EMC升高的问题。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。