一种像素驱动电路及其驱动方法与流程

本发明涉及显示技术领域，尤其涉及一种像素驱动电路及其驱动方法。

背景技术：

目前多数液晶显示面板均采用逐行扫描的方式实现画面刷新，像素驱动电路中，在栅极信号下拉阶段，需在数据线的数据信号跳变前将栅极信号下拉至关断所需电位。

然而，随着显示面板分辨率的提高，特别是大尺寸高分辨率产品中，由于栅极信号电压下降时间较长，容易导致发生误充电，影响显示品质。

技术实现要素：

本发明提供一种像素驱动电路，以解决由于栅极信号电压下降时间较长，容易导致发生误充电的技术问题。

为解决上述问题，本发明提供的技术方案如下：

一种像素驱动电路，包括：

呈阵列分布的多个子像素；

与所述子像素一一对应的薄膜晶体管，所述薄膜晶体管的漏极与所述子像素电性连接；

多行扫描线，所述扫描线与所述薄膜晶体管的栅极电性连接；

多列数据线，所述数据线与所述薄膜晶体管的源极电性连接；

与所述扫描线电性连接的扫描驱动器；

与所述数据线电性连接的数据驱动器；

其中，所述扫描驱动器为所述扫描线提供第一拉低电位和第二拉低电位，所述第一拉低电位低于所述薄膜晶体管的关断电位，所述第二拉低电位低于所述第一拉低电位。

进一步的，在第i行扫描线处于下拉阶段时，将与第i行扫描线连接的栅极的下拉目标电位设置为所述第二拉低电位，i为大于或等于1的正整数。

进一步的，在与第i行扫描线连接的栅极的电位下拉至对应的所述薄膜晶体管关断后，将与第i行扫描线连接的栅极的目标电位设置为所述第一拉低电位。

进一步的，在下一帧第i行扫描线重新启动前，将与第i行扫描线连接的栅极的电位调整至所述第一拉低电位。

进一步的，所述第一拉低电位为-4～-10伏特。

进一步的，所述第二拉低电位为-10.1～-20伏特。

本发明还提供一种像素驱动方法，用于驱动多行扫描线，在第i行扫描线处于下拉阶段时，扫描驱动器将第i行扫描线的下拉目标电位设置为第二拉低电位，在第i行扫描线所连接的栅极的电位下拉至对应的薄膜晶体管关断后，将与第i行扫描线连接的栅极的目标电位设置为第一拉低电位；其中,i为大于或等于1的正整数，所述第一拉低电位低于所述薄膜晶体管的关断电位，所述第二拉低电位低于所述第一拉低电位。

进一步的，将与第i行扫描线连接的栅极的电位调整至所述第一拉低电位。

进一步的，所述第一拉低电位为-4～-10伏特。

进一步的，所述第二拉低电位为-10.1～-20伏特。

本发明的有益效果为：在扫描线的电位由高电位vgh往低电位关断时，将扫描线的目标电位先行设置为较低的电位，即第二拉低电位vgl2，从而降低扫描信号关断时间。对应的薄膜晶体管关断后，在第i行扫描线连接的薄膜晶体管处于关断状态的前提下，将第i行扫描线的电位缓慢抬升至较高的电位，即第一拉低电位vgl1，从而不影响上拉阶段时扫描线的电位上升时间，提高像素充电率。

附图说明

为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明具体实施方式中像素驱动电路的示意图；

图2为本发明具体实施方式中扫描线的电位波形图。

具体实施方式

以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。

本发明针对现有的液晶显示面板中，由于栅极信号电压下降时间较长，容易导致发生误充电，影响显示品质的技术问题。本发明可以解决上述问题。

一种像素驱动电路，如图1所示，所述像素驱动电路包括呈阵列分布的多个子像素40、与所述子像素40一一对应的薄膜晶体管30、多行扫描线(如图中所示的gi、gi+1、gm)和多列数据线(如图中所示的di、di+1、di+2、dn)；所述子像素40与所述薄膜晶体管30的漏极电性连接，所述扫描线与所述薄膜晶体管30的栅极电性连接，所述数据线与所述薄膜晶体管30的源极电性连接。

所述像素驱动电路还包括与所述扫描线电性连接的扫描驱动器10以及与所述数据线电性连接的数据驱动器20。

其中，所述扫描驱动器10为所述扫描线提供第一拉低电位、第二拉低电位和高电位，所述数据驱动器20为所述数据线提供数据驱动信号电位；所述第一拉低电位低于所述薄膜晶体管30的关断电位，所述第二拉低电位低于所述第一拉低电位。

如图2所示，所述第一拉低电位为vgl1，所述第二拉低电位为vgl2，所述高电位为vgh，在液晶面板驱动过程中，扫描驱动器10为扫描线设置两个低电位，在扫描线的电位由高电位vgh往低电位关断时，将扫描线的目标电位先行设置为较低的电位，从而降低扫描信号关断时间。

具体的，第i行扫描线启动后，在第i行扫描线处于下拉阶段时，将与第i行扫描线连接的栅极的下拉目标电位设置为所述第二拉低电位vgl2，i为大于或等于1的正整数。

对于本领域技术人员可知，在扫描线的下拉阶段，若将扫描线的目标低电位设置为第一拉低电位vgl1，则扫描线的电位下拉至关断电位的时间为tf1；若将扫描线的目标低电位设置为第二拉低电位vgl2，则扫描线的电位下拉至关断电位的时间为tf2；由理论可知，tf2<tf1，且当vgl2电位越低时，tf2越小，即下降至关断电位的时间越短，从而防止发生误充电导致影响显示品质。

具体的，在与第i行扫描线连接的栅极的电位下拉至对应的所述薄膜晶体管30关断后，将与第i行扫描线连接的栅极的目标电位设置为所述第一拉低电位vgl1。

对应的薄膜晶体管30关断后，在第i行扫描线连接的薄膜晶体管30处于关断状态的前提下，将第i行扫描线的电位缓慢抬升至较高的电位，从而不影响上拉阶段时扫描线的电位上升时间，提高像素充电率。

进一步的，在下一帧第i行扫描线重新启动前，将与第i行扫描线连接的栅极的电位调整至所述第一拉低电位vgl1。

在一实施方式中，关断电压为-2伏特，所述第一拉低电位为-4～-10伏特，所述第二拉低电位vgl2为-10.1～-20伏特。降低扫描线的电位下拉时间的同时，保证不影响扫描线的电位上拉时间。

基于上述像素驱动电路，本发明还提供一种像素驱动方法，用于驱动多行扫描线。

在第i行扫描线处于下拉阶段时，扫描驱动器10将第i行扫描线的下拉目标电位设置为第二拉低电位vgl2，在第i行扫描线所连接的栅极的电位下拉至对应的薄膜晶体管30关断后，扫描驱动器10将与第i行扫描线连接的栅极的目标电位设置为第一拉低电位vgl1；其中,i为大于或等于1的正整数，所述第一拉低电位vgl1低于所述薄膜晶体管30的关断电位，所述第二拉低电位vgl2低于所述第一拉低电位vgl1。

在扫描线的电位由高电位vgh往低电位关断时，将扫描线的目标电位先行设置为较低的电位，即第二拉低电位vgl2，从而降低扫描信号关断时间。对应的薄膜晶体管30关断后，在第i行扫描线连接的薄膜晶体管30处于关断状态的前提下，将第i行扫描线的电位缓慢抬升至较高的电位，从而不影响上拉阶段时扫描线的电位上升时间，提高像素充电率。

进一步的，将与第i行扫描线连接的栅极的电位调整至所述第一拉低电位vgl1。

在一实施方式中，关断电压为-2伏特，所述第一拉低电位vgl1为-4～-10伏特，所述第二拉低电位vgl2为-10.1～-20伏特。降低扫描线的电位下拉时间的同时，保证不影响扫描线的电位上拉时间。

本发明的有益效果为：在扫描线的电位由高电位vgh往低电位关断时，将扫描线的目标电位先行设置为较低的电位，即第二拉低电位vgl2，从而降低扫描信号关断时间。对应的薄膜晶体管30关断后，在第i行扫描线连接的薄膜晶体管30处于关断状态的前提下，将第i行扫描线的电位缓慢抬升至较高的电位，即第一拉低电位vgl1，从而不影响上拉阶段时扫描线的电位上升时间，提高像素充电率。

综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。