GOA电路及显示面板的制作方法

本申请涉及显示技术领域，具体涉及一种goa电路及显示面板。

背景技术：

goa(英文全称：gatedriveronarray，中文全称：集成栅极驱动电路)技术将栅极驱动电路集成在显示面板的阵列基板上，从而可以省掉栅极驱动集成电路部分，以从材料成本和制作工艺两方面降低产品成本。然而，现有的goa电路输出的扫描信号的信号延时较大，容易造成错充，进而导致显示面板显示异常。

技术实现要素：

本申请实施例的目的在于提供一种goa电路及显示面板，能够解决现有的goa电路输出的扫描信号的信号延时较大，容易造成错充，进而导致显示面板显示异常的技术问题。

本申请实施例提供一种goa电路，包括：多级级联的goa单元，每一级goa单元均包括：上拉控制模块、下传模块、第一上拉模块、第二上拉模块、反馈模块、下拉模块、下拉控制模块、第一自举电容以及第二自举电容；

所述上拉控制模块接入上一级级传信号以及第一时钟信号，并电性连接于第一节点以及第二节点，用于在所述第一时钟信号的控制下将所述上一级级传信号输出至所述第一节点以及所述第二节点；

所述下传模块接入第二时钟信号，并电性连接于所述第一节点，用于在所述第一节点的电位控制下输出本级级传信号；

所述第一上拉模块接入所述第二时钟信号，并电性连接于所述第一节点，用于在所述第一节点的电位控制下输出本级扫描信号；

所述第二上拉模块接入第三时钟信号，并电性连接于第三节点以及所述第一节点，用于在所述第一节点的电位控制下，将所述第三时钟信号输出至所述第三节点；

所述反馈模块电性连接于所述本级级传信号、所述本级扫描信号以及所述第二节点，用于在所述本级级传信号的控制下将所述本级扫描信号的电位反馈至所述第二节点；

所述下拉模块接入下一级级传信号、第一直流低电平信号以及第二直流低电平信号，并电性连接于所述第一节点、所述第二节点以及所述第三节点，用于在所述下一级级传信号的控制下将所述第一直流低电平信号输出至所述第一节点以及所述第二节点，以及在所述下一级级传信号的控制下将所述第二直流低电平信号输出至所述第三节点；

所述下拉控制模块接入直流高电平信号、所述第一直流低电平信号以及所述第二直流低电平信号，并电性连接于所述第一节点、所述第二节点、所述本级级传信号以及所述本级扫描信号，用于将所述第一节点的电位、所述第二节点的电位以及所述本级级传信号的电位下拉至所述第一直流低电平信号的电位，以及将所述本级扫描信号的电位下拉至所述第二直流低电平信号的电位；

所述第一自举电容的第一端电性连接于所述第一节点，所述第一自举电容的第二端电性连接于所述本级扫描信号；

所述第二自举电容的第一端电性连接于所述第一节点，所述第二自举电容的第二端电性连接于所述第三节点。

在本申请所述的goa电路中，所述上拉控制模块包括：第一晶体管以及第二晶体管；

所述第一晶体管以及所述第二晶体管的栅极均电性连接于所述第一时钟信号，所述第一晶体管的源极电性连接于所述上一级级传信号，所述第一晶体管的漏极以及所述第二晶体管的源极均电性连接于所述第二节点，所述第二晶体管的漏极电性连接于所述第一节点。

在本申请所述的goa电路中，所述下传模块包括：第三晶体管；

所述第三晶体管的栅极电性连接于所述第一节点，所述第三晶体管的源极电性连接于所述第二时钟信号，所述第三晶体管的漏极电性连接于所述本级级传信号。

在本申请所述的goa电路中，所述第一上拉模块包括：第四晶体管；

所述第四晶体管的栅极电性连接于所述第一节点，所述第四晶体管的源极电性连接于所述第二时钟信号，所述第四晶体管的漏极电性连接于所述本级扫描信号。

在本申请所述的goa电路中，所述第二上拉模块包括：第五晶体管；

所述第五晶体管的栅极电性连接于所述第一节点，所述第五晶体管的源极电性连接于所述第三时钟信号，所述第五晶体管的漏极电性连接于所述第三节点。

在本申请所述的goa电路中，所述反馈模块包括：第六晶体管；

所述第六晶体管的栅极电性连接于所述本级级传信号，所述第六晶体管的源极电性连接于所述本级扫描信号，所述第六晶体管的栅极电性连接于所述第二节点。

在本申请所述的goa电路中，所述下拉模块包括：第七晶体管、第八晶体管以及第九晶体管；

所述第七晶体管的栅极、所述第八晶体管的栅极以及所述第九晶体管的栅极均电性连接于所述下一级级传信号，所述第七晶体管的源极电性连接于所述第二直流低电平信号，所述第八晶体管的源极电性连接于所述第一直流低电平信号，所述第八晶体管的漏极以及所述第九晶体管的源极均电性连接于所述第二节点，所述第九晶体管的漏极电性连接于所述第一节点。

在本申请所述的goa电路中，所述下拉控制模块包括：第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管、第十六晶体管、第十七晶体管以及第十八晶体管；

所述第十二晶体管的源极、所述第十四晶体管的源极以及所述第十四晶体管的栅极均电性连接与所述直流高电平信号；

所述第十一晶体管的源极、所述第十三晶体管的源极，所述第十五晶体管的源极以及所述第十六晶体管的源极均电性连接于所述第一直流低电平信号；

所述第十七晶体管的源极以及所述第十八晶体管的源极均电性连接于所述第二直流低电平信号；

所述第十晶体管的栅极、所述第十一晶体管的栅极、所述第十二晶体管的漏极、所述第十三晶体管的漏极、所述第十六晶体管的栅极、所述第十七晶体管的栅极以及所述第十八晶体管的栅极均电性连接；

所述第十晶体管的漏极与、所述第十三晶体管的栅极以及所述第十五晶体管的栅极均电性连接于所述第一节点；

所述第十晶体管的源极以及所述第十一晶体管的漏极均电性连接于所述第二节点；

所述第十二晶体管的栅极、所述第十四晶体管的漏极以及所述第十五晶体管的漏极均电性连接；

所述第十六晶体管的漏极电性连接于所述本级级传信号；所述第十七晶体管的漏极以及所述第十八晶体管的漏极均电性连接于所述本级扫描信号。

在本申请所述的goa电路中，所述第二直流低电平信号的电位大于所述第一直流低电平信号的电位。

本申请实施例还提供一种显示面板，包括以上所述的goa电路。

本申请实施例提供的goa电路及显示面板，通过设置第一自举电容以及第二自举电容对第一节点的电位进行多次上拉，使得第一节点的电位相较于传统goa电路中的第一节点的电位高，从而能够显著减少扫描信号的下降时间，防止因显示面板的解析度提高造成的错充风险，进而提高显示面板显示质量。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的goa电路的结构示意图；

图2为本申请实施例提供的goa电路中一goa单元的电路示意图；

图3为本申请实施例提供的goa电路中一goa单元的信号时序图；

图4为本申请实施例提供的显示面板的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请所有实施例中采用的晶体管可以为薄膜晶体管或场效应管或其他特性相同的器件，由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本申请实施例中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。按附图中的形态规定开关晶体管的中间端为栅极、信号输入端为源极、输出端为漏极。此外本申请实施例所采用的晶体管可以包括p型晶体管和/或n型晶体管两种，其中，p型晶体管在栅极为低电平时导通，在栅极为高电平时截止，n型晶体管为在栅极为高电平时导通，在栅极为低电平时截止。

请参阅图1，图1为本申请实施例提供的goa电路的结构示意图。如图1所示，本申请实施例提供的goa电路包括多级级联的goa单元。其中，图1以级联的第n-1级goa单元、第n级goa单元和第n+1级goa单元为例。

当第n级goa单元工作时，第n级goa单元输出的扫描信号为高电位，用于打开显示面板中一行中每个像素的晶体管开关，并通过数据信号对每个像素中的像素电极进行充电；第n级级传信号用于控制第n+1级goa单元的工作；当第n+1级goa单元工作时，第n+1级goa单元输出的扫描信号为高电位，同时第n级goa单元输出的扫描信号为低电位。

进一步的，请参阅图2，图2为本申请实施例提供的goa电路中一goa单元的电路示意图。如图2所示，该goa单元包括：上拉控制模块101、下传模块102、第一上拉模块103、第二上拉模块104、反馈模块105、下拉模块106、下拉控制模块107、第一自举电容cbt1以及第二自举电容cbt2。

其中，所上拉控制模块101接入上一级级传信号count(n-1)以及第一时钟信号ck1，并电性连接于第一节点q以及第二节点n，用于在第一时钟信号ck1的控制下将上一级级传信号count(n-1)输出至第一节点q以及第二节点n。

其中，下传模块102接入第二时钟信号ck2，并电性连接于第一节点q，用于在第一节点q的电位控制下输出本级级传信号count(n)。

其中，第一上拉模块103接入第二时钟信号ck2，并电性连接于第一节点q，用于在第一节点q的电位控制下输出本级扫描信号g(n)。

其中，第二上拉模块104接入第三时钟信号ck3，并电性连接于第三节点m以及第一节点q，用于在第一节点q的电位控制下，将第三时钟信号ck3输出至第三节点m。

其中，反馈模块105电性连接于本级级传信号count(n)、本级扫描信号g(n)以及第二节点n，用于在本级级传信号count(n)的控制下将本级扫描信号g(n)的电位反馈至第二节点n。

其中，下拉模块106接入下一级级传信号count(n+1)、第一直流低电平信号vgl1以及第二直流低电平信号vgl2，并电性连接于第一节点q、第二节点n以及第三节点m，用于在下一级级传信号count(n+1)的控制下将第一直流低电平信号vgl1输出至第一节点q以及第二节点n，以及在下一级级传信号count(n+1)的控制下将第二直流低电平信号vgl2输出至第三节点m。

其中，下拉控制模块107接入直流高电平信号vgh、第一直流低电平信号vgl1以及第二直流低电平信号vgl2，并电性连接于第一节点q、第二节点n、本级级传信号count(n)以及本级扫描信号g(n)，用于将第一节点q的电位、第二节点n的电位以及本级级传信号count(n)的电位下拉至第一直流低电平信号vgl1的电位，以及将本级扫描信号g(n)的电位下拉至第二直流低电平信号vgl2的电位。

其中，第一自举电容cbt1的第一端电性连接于第一节点q，第一自举电容cbt1的第二端电性连接于本级扫描信号g(n)。

其中，第二自举电容cbt2的第一端电性连接于第一节点q，第二自举电容cbt2的第二端电性连接于第三节点m。

在一些实施例中，上拉控制模块101包括：第一晶体管t1以及第二晶体管t2。第一晶体管t1以及第二晶体管t2的栅极均电性连接于第一时钟信号ck1，第一晶体管t1的源极电性连接于上一级级传信号count(n-1)，第一晶体管t1的漏极以及第二晶体管t2的源极均电性连接于第二节点n，第二晶体管t2的漏极电性连接于第一节点q。

在一些实施例中，下传模块102包括：第三晶体管t3。第三晶体管t3的栅极电性连接于第一节点q，第三晶体管t3的源极电性连接于第二时钟信号ck2，第三晶体管t3的漏极电性连接于本级级传信号count(n)。

在一些实施例中，第一上拉模块103包括：第四晶体管t4。第四晶体管t4的栅极电性连接于第一节点q，第四晶体管t4的源极电性连接于第二时钟信号ck2，第四晶体管t4的漏极电性连接于本级扫描信号g(n)。

在一些实施例中，第二上拉模块104包括：第五晶体管t5。第五晶体管t5的栅极电性连接于第一节点q，第五晶体管t5的源极电性连接于第三时钟信号ck3，第五晶体管t5的漏极电性连接于第三节点m。

在一些实施例中，反馈模块105包括：第六晶体管t6。第六晶体管t6的栅极电性连接于本级级传信号count(n)，第六晶体管t6的源极电性连接于本级扫描信号g(n)，第六晶体管t6的栅极电性连接于第二节点n。

在一些实施例中，下拉模块106包括：第七晶体管t7、第八晶体管t8以及第九晶体管t9。第七晶体管t7的栅极、第八晶体管t8的栅极以及第九晶体管t9的栅极均电性连接于下一级级传信号count(n+1)，第七晶体管t7的源极电性连接于第二直流低电平信号vgl2，第八晶体管t8的源极电性连接于第一直流低电平信号vgl1，第八晶体管t8的漏极以及第九晶体管t9的源极均电性连接于第二节点n，第九晶体管t9的漏极电性连接于第一节点q。

在一些实施例中，下拉控制模块107包括：第十晶体管t10、第十一晶体管t11、第十二晶体管t12、第十三晶体管t13、第十四晶体管t14、第十五晶体管t15、第十六晶体管t16、第十七晶体管t17以及第十八晶体管t18。

第十二晶体管t12的源极、第十四晶体管t14的源极以及第十四晶体管t14的栅极均电性连接与直流高电平信号vgh；第十一晶体管t11的源极、第十三晶体管t13的源极，第十五晶体管t15的源极以及第十六晶体管t16的源极均电性连接于第一直流低电平信号vgl1。第十七晶体管t17的源极以及第十八晶体管t18的源极均电性连接于第二直流低电平信号vgl2。第十晶体管t10的栅极、第十一晶体管t11的栅极、第十二晶体管t12的漏极、第十三晶体管t13的漏极、第十六晶体管t16的栅极、第十七晶体管t17的栅极以及第十八晶体管t18的栅极均电性连接。第十晶体管t10的漏极与、第十三晶体管t13的栅极以及第十五晶体管t15的栅极均电性连接于第一节点q。第十晶体管t10的源极以及第十一晶体管t11的漏极均电性连接于第二节点n。第十二晶体管t12的栅极、第十四晶体管t14的漏极以及第十五晶体管t15的漏极均电性连接；第十六晶体管t16的漏极电性连接于本级级传信号count(n)。第十七晶体管t17的漏极以及第十八晶体管t18的漏极均电性连接于本级扫描信号g(n)。

需要说明的是，本申请实施例提供的goa电路与现有的goa电路的区别在于：本申请实施例提供的goa电路，通过设置第一自举电容cbt1以及第二自举电容cbt2对第一节点q的电位进行多次上拉，使得第一节点q的电位相较于传统goa电路中的第一节点q的电位高，从而能够显著减少扫描信号的下降时间，防止因显示面板的解析度提高造成的错充风险。

请结合图2、图3，图3为本申请实施例提供的goa电路中一goa单元的信号时序图。

其中，第一直流低电平信号vgl1和第二直流低电平信号vgl2为直流电源。第二直流低电平信号vgl2的电位大于第一直流低电平信号vgl1的电位。例如，第二直流低电平信号vgl2的电压可以设置为-10v，第二直流低电平信号vgl2的的电压可以设置为-6v，直流高电平信号vgh的电压可以设置为+24v。

其中，第一时钟信号ck1、第二时钟信号ck2以及第三时钟信号ck3均为交流电源。例如，第一时钟信号ck1、第二时序信号以及第三时钟信号ck3的电压最大值可以设置为+24v，第一时钟信号ck1、第二时序信号以及第三时钟信号ck3的电压最小值可以设置为-10v。

具体的，在第一时间段t1，第一时钟信号ck1为高电位，第二时钟信号ck2为低电位，第三时钟信号ck3为低电位，上一级级传信号count(n-1)为高电位，下一级级传信号count(n+1)为低电位。

由于第一时钟信号ck1为高电位，使得第一晶体管t1以及第二晶体管t2打开，上一级级传信号count(n-1)先经第一晶体管t1输出至第二节点n，再经第二晶体管t2输出至第一节点q。也即，此时，第一节点q的电位被抬升至高电位。

由于第一节点q的电位被抬升至高电位，使得第三晶体管t3、第四晶体管t4、第五晶体管t5、第十三晶体管t13以及第十五晶体管t15打开。第一直流低电平信号vgl1经第十三晶体管t13以及第十五晶体管t15输出，从而使得第十晶体管t10、第十一晶体管t11、第十六晶体管t16、第十七晶体管t17以及第十八晶体管t18关闭。

由于下一级级传信号count(n+1)为低电位，使得第七晶体管t7、第八晶体管t8以及第九晶体管t9关闭。第二时钟信号ck2经第三晶体管t3输出本级级传信号count(n)，第二时钟信号ck2经第四晶体管t4输出本级扫描信号g(n)，第三时钟信号ck3经第五晶体管t5输出至第三节点m。由于第二时钟信号ck2以及第三时钟信号ck3为低电位，也即，在第一时间段t1，本级级传信号count(n)为低电位，本级扫描信号g(n)为低电位，第三节点m的电位为低电位。

在第二时间段t2，第一时钟信号ck1为低电位，第二时钟信号ck2为高电位，第三时钟信号ck3为低电位，上一级级传信号count(n-1)为低电位，下一级级传信号count(n+1)为低电位。

由于第一时钟信号ck1为低电位，使得第一晶体管t1以及第二晶体管t2关闭。另外，由于第一自举电容cbt1以及第二自举电容cbt2的存储作用，使得第一节点q的电位先保持第一时间段t1时的高电位。也即，此时，第三晶体管t3打开，第二时钟信号ck2输出至第一自举电容cbt1的第二端。由于电容耦合效应，使得第一电容的第一端的电位也相应发生变换。也即，第一节点q的电位继续上升。

由于第一节点q的电位继续上升，使得第三晶体管t3、第四晶体管t4、第五晶体管t5、第十三晶体管t13以及第十五晶体管t15打开。第一直流低电平信号vgl1经第十三晶体管t13以及第十五晶体管t15输出，从而使得第十晶体管t10、第十一晶体管t11、第十六晶体管t16、第十七晶体管t17以及第十八晶体管t18关闭。

由于下一级级传信号count(n+1)为低电位，使得第七晶体管t7、第八晶体管t8以及第九晶体管t9关闭。第二时钟信号ck2经第三晶体管t3输出本级级传信号count(n)，第二时钟信号ck2经第四晶体管t4输出本级扫描信号g(n)，第三时钟信号ck3经第五晶体管t5输出至第三节点m。由于第二时钟信号ck2为高电位，第三时钟信号ck3为低电位，也即，在第二时间段t2，本级级传信号count(n)为高电位，本级扫描信号g(n)为高电位，第三节点m的电位仍为低电位。

在第三时间段t3，第一时钟信号ck1为低电位，第二时钟信号ck2为高电位，第三时钟信号ck3为高电位，上一级级传信号count(n-1)为低电位，下一级级传信号count(n+1)为低电位。

由于第一时钟信号ck1为低电位，使得第一晶体管t1以及第二晶体管t2关闭。另外，由于第一自举电容cbt1以及第二自举电容cbt2的存储作用，使得第一节点q的电位先保持第二时间段t2时的高电位。也即，此时，第三晶体管t3打开，第二时钟信号ck2输出至第一自举电容cbt1的第二端。也即，此时，第一节点q的电位仍旧为第二时间段t2时的电位。

由于第一节点q的电位仍旧为第二时间段t2时的电位，使得第三晶体管t3、第四晶体管t4、第五晶体管t5、第十三晶体管t13以及第十五晶体管t15打开。第一直流低电平信号vgl1经第十三晶体管t13以及第十五晶体管t15输出，从而使得第十晶体管t10、第十一晶体管t11、第十六晶体管t16、第十七晶体管t17以及第十八晶体管t18关闭。

由于下一级级传信号count(n+1)为低电位，使得第七晶体管t7、第八晶体管t8以及第九晶体管t9关闭。第二时钟信号ck2经第三晶体管t3输出本级级传信号count(n)，第二时钟信号ck2经第四晶体管t4输出本级扫描信号g(n)，第三时钟信号ck3经第五晶体管t5输出至第三节点m。由于第二时钟信号ck2为高电位，第三时钟信号ck3为高电位，也即，在第三时间段t3，本级级传信号count(n)为高电位，本级扫描信号g(n)为高电位，第三时钟信号ck3输出至第二自举的第二端。由于电容耦合效应，使得第二自举电容cbt2的第一端的电位也相应发生变换。也即，第一节点q的电位继续上升。

在第四时间段t4，第一时钟信号ck1为低电位，第二时钟信号ck2为低电位，第三时钟信号ck3为高电位，上一级级传信号count(n-1)为低电位，下一级级传信号count(n+1)为低电位。

由于第一时钟信号ck1为低电位，使得第一晶体管t1以及第二晶体管t2关闭。另外，由于第一自举电容cbt1以及第二自举电容cbt2的存储作用，使得第一节点q的电位先保持第三时间段t3时的高电位。

由于第一节点q的电位先为第三时间段t3时的电位，使得第三晶体管t3、第四晶体管t4、第五晶体管t5、第十三晶体管t13以及第十五晶体管t15打开。第一直流低电平信号vgl1经第十三晶体管t13以及第十五晶体管t15输出，从而使得第十晶体管t10、第十一晶体管t11、第十六晶体管t16、第十七晶体管t17以及第十八晶体管t18关闭。

由于下一级级传信号count(n+1)为低电位，使得第七晶体管t7、第八晶体管t8以及第九晶体管t9关闭。第二时钟信号ck2经第三晶体管t3输出本级级传信号count(n)，第二时钟信号ck2经第四晶体管t4输出本级扫描信号g(n)，第三时钟信号ck3经第五晶体管t5输出至第三节点m。由于第二时钟信号ck2为低电位，第三时钟信号ck3为高电位，也即，在第四时间段t4，本级级传信号count(n)为低电位，本级扫描信号g(n)为低电位，第三节点m的电位仍为高电位。另外，第二时钟信号ck2经第四晶体管t4输出至第一自举电容cbt1的第二端。由于电容耦合效应，使得第一自举电容cbt1的第一端的电位也相应发生变换。也即，第一节点q的电位被拉低。

在第五时间段t5，第一时钟信号ck1为高电位，第二时钟信号ck2为低电位，第三时钟信号ck3为低电位，上一级级传信号count(n-1)为低电位，下一级级传信号count(n+1)为高电位。

由于第一时钟信号ck1为高电位，使得第一晶体管t1以及第二晶体管t2打开，上一级级传信号count(n-1)先经第一晶体管t1输出至第二节点n，再经第二晶体管t2输出至第一节点q。也即，此时，第一节点q的电位被拉低。

由于第一节点q的电位被拉低，也即，此时，第一节点q的电位为低电位，使得第三晶体管t3、第四晶体管t4、第五晶体管t5、第十三晶体管t13以及第十五晶体管t15关闭，进而使得第十晶体管t10、第十一晶体管t11、第十六晶体管t16、第十七晶体管t17以及第十八晶体管t18打开。第一直流低电平信号vgl1经第十一晶体管t11以及第十晶体管t10输出至第一节点q，第一节点q的电位被拉低。第一直流低电平信号vgl1经第十六晶体管t16输出至本级级传信号count(n)，本级级传信号count(n)被拉低。第二直流低电平信号vgl2经第十七晶体管t17以及第十八晶体管t18输出至本级扫描信号g(n)，本级扫描信号g(n)被拉低。

由于下一级级传信号count(n+1)为高电位，使得第七晶体管t7、第八晶体管t8以及第九晶体管t9打开。第二时钟信号ck2经第七晶体管t7输出至第三节点m，第三节点m的电位被拉低。

请参阅图4，图4为本申请实施例提供的显示面板的结构示意图。如图4所示，该显示面板包括显示区域100以及集成设置在显示区域100边缘上的goa电路200；其中，该goa电路200与上述的goa电路的结构和原理类似，这里不再赘述。

以上仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。