像素电路的制作方法

本

技术实现要素：
关于一种像素电路，特别是一种可补偿驱动晶体管的临界电压变异的像素电路。

背景技术：

低温多晶硅薄膜晶体管(lowtemperaturepoly-siliconthin-filmtransistor)具有高载子迁移率与尺寸小的特点，适合应用于高解析度、窄边框以及低耗电的显示面板。目前业界广泛使用准分子激光退火(excimerlaserannealing)技术来形成低温多晶硅薄膜晶体管的多晶硅薄膜。然而，由于准分子激光每一发的扫描功率并不稳定，不同区域的多晶硅薄膜会具有晶粒尺寸与数量的差异。因此，于显示面板的不同区域中，低温多晶硅薄膜晶体管的特性便会不同。例如，不同区域的低温多晶硅薄膜晶体管会有着不同的临界电压(thresholdvoltage)。

目前业界广泛使用像素内补偿的技术方案，以克服上述临界电压变异的问题。然而，具有像素内补偿功能的像素电路具有复杂的电路结构，使得相关的显示面板的开口率低下。

发明内容

本发明内容的一态样为一种像素电路，包含发光元件、第一驱动晶体管、第二驱动晶体管及第一补偿电容。第一驱动晶体管具有第一端、第二端与控制端。第一驱动晶体管该第一端用以接收电源信号，第一驱动晶体管的第二端电性连接至发光元件。第二驱动晶体管具有第一端、第二端与控制端。第二驱动晶体管的第一端用以接收电源信号，第二驱动晶体管的控制端电性连接至发光元件。第一补偿电容分别电性连接于第一驱动晶体管的控制端与第二驱动晶体管的第二端之间。

本发明内容的另一态样为一种像素电路，包含发光元件、第一驱动晶体管、第二驱动晶体管及第一补偿电容。第一驱动晶体管具有第一端、第二端与控制端。第一驱动晶体管的第二端电性连接至发光元件。第二驱动晶体管具有第一端、第二端与控制端。第二驱动晶体管的控制端电性连接至发光元件。第一补偿电容分别电性连接于第一驱动晶体管的控制端与第二驱动晶体管的第二端之间，且第一补偿电容及第二驱动晶体管之间为补偿节点。其中，于数据写入阶段中，第一驱动晶体管的控制端用以接收数据信号；于补偿阶段中，补偿节点的电压实质上为两倍的第二驱动晶体管的控制端的电压。

本发明内容利用相互匹配的第一驱动晶体管及第二驱动晶体管，检测临界电压值的变异，据此，将能精简像素电路的电路架构，使其可通过单一条信号线，控制像素电路进行补偿。

附图说明

图1为根据本发明内容的部分实施例所绘示的像素电路的示意图。

图2为根据本发明内容的部分实施例所绘示的像素电路的运作时序图。

图3a～3d为本发明内容的部分实施例中，像素电路于不同运作时序中的示意图。

其中，附图标记：

100像素电路

110发光二极管

t1第一驱动晶体管

t2第二驱动晶体管

t3晶体管开关

c1第一补偿电容

c2第二补偿电容

a第一节点

b第二节点

c补偿节点

vdd电源信号

vss参考电压源

vdata数据信号

p1重置阶段

p2数据写入阶段

p3补偿阶段

p4发光阶段

ir重置电流

i1第一电流

i2第二电流

i3第三电流

i4第四电流

i5第五电流

i6第六电流

vh高电平电压

vl低电平电压

s1、s1[n]、s1[n-1]栅极信号

vin输入信号

具体实施方式

以下将以图式揭露本案的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本案。也就是说，在本发明内容部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些习知惯用的结构与元件在图式中将以简单示意的方式绘示之。

于本文中，当一元件被称为“连接”或“耦接”时，可指“电性连接”或“电性耦接”。“连接”或“耦接”亦可用以表示二或多个元件间相互搭配操作或互动。此外，虽然本文中使用“第一”、“第二”、…等用语描述不同元件，该用语仅是用以区别以相同技术用语描述的元件或操作。除非上下文清楚指明，否则该用语并非特别指称或暗示次序或顺位，亦非用以限定本发明。

请参阅图1所示，为根据本发明内容的部分实施例所绘示的像素电路100的示意图。像素电路100包含发光元件110、第一驱动晶体管t1、第二驱动晶体管t2及第一补偿电容c1。在部分实施例中，发光元件110为至少一个发光二极管，例如：有机发光二极管(organiclight-emittingdiode)。于本实施例中，第一驱动晶体管t1具有第一端、第二端与控制端，其中，第一驱动晶体管t1的第一端用以接收电源信号vdd，第一驱动晶体管t1的第二端则电性连接至该发光元件110。具体而言，发光元件110具有正极端及负极端，而第一驱动晶体管t1的第二端电性连接于发光元件110的正极端。

于本实施例中，第二驱动晶体管t2具有第一端、第二端与控制端。第二驱动晶体管t2的第一端同样用以接收电源信号vdd，而第二驱动晶体管t2的控制端电性连接至发光元件110的正极端。第一补偿电容c1则分别电性连接于第一驱动晶体管t1的控制端与第二驱动晶体管t2的第二端。在部分实施例中，第二驱动晶体管t2的第二端通过补偿节点c而电性连接至第一补偿电容c1，且第一驱动晶体管t1及第二驱动晶体管t2的临界电压值vth相互匹配。

据此，由于整个像素电路100可通过单一条信号线进行控制(即，控制第一驱动晶体管t1的控制端的电压)，故能有效精简电路架构。相较于一般的像素电路，因为需要控制至少一个额外的晶体管开关，来补偿驱动晶体管的临界电压的变异，因此电路会较为复杂，且亦需要多条控制信号线。本发明内容的像素电路通过第一驱动晶体管t1及第二驱动晶体管t2彼此间的匹配关系来实现补偿，因此，不需要使用额外的一条信号控制线去控制第二驱动晶体管t2。

在部分实施例中，在像素电路100处于数据写入阶段时，第一驱动晶体管t1的控制端用以接收数据信号，使得像素电路100处于补偿阶段时，补偿节点c的电压实质上为两倍的第二驱动晶体管t2的控制端的电压，以补偿晶体管的临界电压vth变异造成的影响，使发光元件110产生预期的光亮。

在部分实施例中，像素电路100更包含第二补偿电容c2。第二补偿电容c2具有第一端与第二端，且第二补偿电容c2的第一端电性连接至参考电压源vss。第二补偿电容c2的第二端电性连接至第一驱动晶体管t1的控制端。在本实施例中，第一补偿电容c1及第二补偿电容c2可组成电容耦合电路，第一补偿电容c1及第二补偿电容c2之间具有第一节点a。在部分实施例中，第一节点a对应于第一驱动晶体管t1的控制端，以在第一节点a接收输入信号vin(如：用于控制发光元件110的亮度的数据信号)、且输入信号vin产生电压变化时，电容耦合电路通过第一补偿电容c1及第二补偿电容c2间的电容耦合效应，改变第一驱动晶体管t1的栅极电压值。

在部分实施例中，第一驱动晶体管t1与第二驱动晶体管t2的临界电压值具有第一匹配关系。第一补偿电容c1及第二补偿电容c2的电容值具有第二匹配关系，且第一匹配关系与第二匹配关系相同。举例而言，第一驱动晶体管t1与第二驱动晶体管t2的临界电压值为1：1，第一补偿电容c1及第二补偿电容c2的电容值亦为1：1。或者，第一驱动晶体管t1及第二驱动晶体管t2的临界电压值为2：1，第一补偿电容c1及第二补偿电容c2的电容值为2：1。具体而言，第一驱动晶体管t1的临界电压值与第二驱动晶体管t2的临界电压值的比值关系实质相等于第一补偿电容c1与第二补偿电容c2的比值关系。据此，当像素电路100处于补偿阶段时，补偿节点c的电压实质上为两倍的第二驱动晶体管t2的控制端的电压。在本实施例中，第一驱动晶体管t1与第二驱动晶体管t2具有相同的临界电压值，第一补偿电容c1及第二补偿电容c2具有相同的电容值。

在其他部分实施例中，像素电路100更包含晶体管开关t3。晶体管开关t3具有第一端、第二端与控制端。晶体管开关t3的第一端用以接收输入信号vin，在数据写入阶段中，输入信号vin为数据信号。另外，晶体管开关t3的第二端电性连接至第一驱动晶体管t1的控制端。晶体管开关t3的控制端用以接收栅极信号s1，以通过栅极信号s1，决定晶体管开关t3的启闭。

为清楚说明像素电路100的运作方式，在此以第3a～3d图为例，分别说明像素电路100的操作时序。请参阅第2及3a～3d图，其中图2系根据本发明内容的部分实施例绘制的运作时序图。如图2所示，像素电路100的工作周期包括重置阶段p1、数据写入阶段p2、补偿阶段p3及发光阶段p4。在部分实施例中，重置阶段p1、数据写入阶段p2、补偿阶段p3与发光阶段p4为依照时间顺序排列的时序。在本实施例中，像素电路100应用于显示装置。显示装置的处理器会依序驱动每一排的像素电路100。因此，图2中的s1[n]代表用于控制图3a～3d中绘示的像素电路100的栅极信号、s1[n-1]则代表用于驱动与该像素电路100相邻的另一排的像素电路的栅极信号。

请参阅图2及3a所示，在重置阶段p1中，栅极信号s1为致能信号，以导通晶体管开关t3，并流经第二电流i2。由于晶体管开关t3导通，故第一驱动晶体管t1的控制端能通过晶体管开关t3，接收显示装置传来的输入信号vin，使第一驱动晶体管t1导通，并使第一驱动晶体管t1的控制端被充电至输入信号vin具有的参考电位。

举例而言，在本实施例中，第一驱动晶体管t1、第二驱动晶体管t2及晶体管开关t3皆为p型tft(薄膜晶体管)。对于p型tft而言，禁能电平为高电位、致能电平为低电位。反之，当第一驱动晶体管t1、第二驱动晶体管t2及晶体管开关t3为n型tft时，禁能电平为低电位、致能电平为高电位。在部分实施例中，输入信号vin的参考电位为低电位，对于第一驱动晶体管t1而言为致能电平，因此，当栅极信号s1为低电位，用以导通晶体管开关t3后，输入信号vin会将第一节点a控制于低电位，以导通第一驱动晶体管t1。

此外，在重置阶段p1中，电源信号vdd为低电平电压vl，使得第一驱动晶体管t1的第一端接收低电位信号。由于在重置阶段p1中，像素电路100中的第二节点b(即，发光元件110的正极端)仍维持在前一个工作周期中让发光元件100发光的电压值(即，发光阶段p4，在本实施例中为高电压电平)。因此，在重置阶段p1的初期，第一驱动晶体管t1的第一端为低电位、第二端为高电位，以使得第一驱动晶体管t1反向导通，使第二节点b开始放电。此时，重置电流ir自该发光元件110流经第一驱动晶体管t1进行放电，以进行重置。

承上，第二节点b的电压会被放电至与第一节点a的电压相差一个临界电压。在部分实施例中，第一节点a为趋近于零的低电位，故，第二节点b的电压值即为第一驱动晶体管t1的临界电压值vth，使得第二驱动晶体管t2亦导通，产生第一电流i1。在第二驱动晶体管t2导通的情况下，补偿节点c的电压会被放电至对应于第一驱动晶体管t1的临界电压值vth与第二驱动晶体管t2的临界电压值vth之和。在本实施例中，由于第一驱动晶体管t1的临界电压值vth与第二驱动晶体管t2的临界电压值vth相同，故补偿节点c的电压将为两倍的vth。当补偿节点c放电到预定值后，第二驱动晶体管t2会变成关断。

请再参阅图2及3b所示，在数据写入阶段p2中，输入信号vin为高电位的数据信号vdata，栅极信号s1为致能信号，因此，晶体管开关t3导通，使其第一端接收数据信号vdata，且第三电流i3通过晶体管开关t3。此时，由于数据信号vdata对于第一驱动晶体管t1为禁能信号，故第一驱动晶体管t1关断。在本实施例中，由于重置阶段p1时第一节点a的电压为趋近于零的低电位，因此，当像素电路100在数据写入阶段p2中接收数据信号vdata时，第一节点a的电压值上升幅度即为数据信号vdata的大小。通过第一补偿电容c1及第二补偿电容c2间的电容耦合效应，补偿节点c的电压值也将产生相应的变化，即「2vth+vdata」，以导通该第二驱动晶体管t2。

请参阅图2及3c，一旦第二驱动晶体管t2导通并产生第四电流i4，补偿节点c将通过第二驱动晶体管t2放电，使像素电路进入补偿阶段p3。在补偿阶段p3中，栅极信号s1为禁能信号，以关断晶体管开关t3。第一驱动晶体管t1及第二驱动晶体管t2皆为导通的状态。此时，由于像素电路100停止接收数据信号vdata，因此，第一节点a的电压值将成为可变动的状态。补偿节点c的电压值会通过第二驱动晶体管t2进行放电，使得第一驱动晶体管t1的控制端(即，第一节点a)的电压值相应于补偿节点c的电压变化而下降。

在部分实施例中，由于第一驱动晶体管t1的临界电压值vth与第二驱动晶体管t2的临界电压值vth相匹配，因此，补偿节点c会放电至电压等于两倍的临界电压值vth为止，且此时补偿节点c的电压实质上为第二驱动晶体管t2的控制端的电压的两倍。亦即，补偿节点c将由「2vth+vdata」下降至「2vth」，电压的变化幅度为「vdata」。通过第一补偿电容c1及第二补偿电容c2间的电容耦合效应，第一节点a的电压值亦将产生相应变化。由于在本实施例中，第一补偿电容c1及第二补偿电容c2的电容值相同，因此，根据分压定律，第一节点a的电压值变化应为「vdata」的一半，即第一节点a的电压会变成0.5vdata。

在发光阶段p4中，第一驱动晶体管t1及该第二驱动晶体管t2皆导通，以分别流经第五电流i5及第六电流i6。栅极信号s1则维持禁能信号，使晶体管开关t3关断，使得第一驱动晶体管t1的控制端的电压值相应于补偿节点c的电压变化而上升。在部分实施例中，电源信号vdd会被提升成高电平电压vh，以改变第二节点b的电压值，确保第二驱动晶体管t2亦被导通。补偿节点c能通过第二驱动晶体管t2，被电源信号vdd充电至高电平电压vh。亦即，补偿节点c的电压将从2vth上升成vh，电压变化幅度为「vh-2vth」，如前所述，此时第一节点a的电压将为补偿节点c的电压变化幅度的一半，因此第一节点a的电压会变成「0.5vdata+0.5vh-vth」。

根据晶体管的电流公式「i＝k×(vsg-vth)²」，其中，k代表第一驱动晶体管t1的载子迁移率(carriermobility)、栅极氧化层的单位电容大小以及栅极宽长比三者的乘积。vsg为第一驱动晶体管t1的第二端(源极)及控制端之间的电压差。vth则为第一驱动晶体管t1的临界电压值。由于在第一驱动晶体管t1导通时，其第一端及第二端可视为短路，因此，第一驱动晶体管t1的第二端(源极)可视为高电平电压vh。前述公式能被整理为「i＝k×(vdd-(0.5vdata+0.5vh-vth)-vth)²」。由于电流i与临界电压值vth无关，因此能确保发光二极管110的发光强度不会因为临界电压值vt的变异而受到影响。

请参阅图2所示的运作时序图，在本实施例中，显示装置中的所有像素电路100在同一时间进入重置阶段p1，接着，在数据写入阶段p2中，不同排的像素电路100会依序接收数据信号vdata。在所有像素电路100皆完成数据写入阶段p2后，再于同一时间进入补偿阶段p3。在部分实施例中，在补偿阶段p3后还有一个缓冲阶段p31。通过缓冲阶段p31，显示装置能确保所有的像素电路100都完成补偿后，再统一进入发光阶段p4，使每个像素电路都能产生预期的理想光亮。缓冲阶段p31的时间长短系根据第一驱动晶体管t1及第二驱动晶体管t2的特性。在其他部分实施例中，亦可在补偿阶段p3后直接进入发光阶段p4。

如前所述，在像素电路100的工作周期中，可通过控制输入信号vin的输入与否(如：改变栅极信号s1)，使像素电路100进入不同操作时序。像素电路100具有3t2c的精简架构(即，包含三个晶体管及两个电容)，能减少电路成本，且使其更易于控制。此外，当像素电路未处于发光阶段p4时，电源信号vdd皆被控制于低电平电压vl，能避免显示装置出现闪烁的异常现象。

虽然本发明内容已以实施方式揭露如上，然其并非用以限定本发明内容，任何熟习此技艺者，在不脱离本发明内容的精神和范围内，当可作各种更动与润饰，因此本发明内容的保护范围当视后附的申请专利范围所界定者为准。