一种硅基液晶二维阵列电压控制的方法及相关设备与流程

[0001]
本申请涉及光通信领域，尤其涉及一种硅基液晶二维阵列的抖动减小方法、一种硅基液晶、波长选择开关及roadm设备。


背景技术：

[0002]
基于硅基液晶(liquid crystal on silicon，lcos)的光波长选择开关是波长选择开关(wavelength selevtive switch,wss)最核心的部件之一，可实现波长交叉功能。而实现此功能的重要步骤，就是对lcos液晶屏幕的二维阵列的调制。lcos是由数以百万计的像素构成的，调制lcos的主要办法，就是调节lcos不同像素的相位，而像素的相位取决于在像素上下加载电压的大小。在lcos以数字驱动模式操作时，lcos驱动电压的规律性抖动，导致硅基液晶的像素相位也是随时间抖动的，最终会引起链路的光信噪比(optical signal to noiseratio，osnr)的劣化。为了减小像素相位的抖动，可以选择不同的比特序列增加电压的切换速度，也可以沿波长方向施加多个比特序列，其中相邻两像素施加的两个比特序列使驱动电压具有相位相反且量值相等的频率分量，从而以成对的方式减小抖动。增加电压的切换速度和沿波长方向相邻像素采用不同的比特序列可以结合使用。但是上述减小抖动的方式中，波长方向像素的抖动不同步，因此系统内不同波长在同一时间内抖动也不同步，导致滤波谱不平整，引入较大的osnr代价。
[0003]
因此，如何在减小硅基液晶二维阵列像素的相位抖动的同时避免滤波谱的不平整是亟待解决的技术问题。


技术实现要素：

[0004]
本申请实施例提供一种硅基液晶(lcos)二维阵列电压控制的方法，一种硅基液晶，波长选择开关和roadm设备，可以有效减小lcos二维阵列像素的相位抖动，同时保证滤波谱的平整性，避免引起光信噪比的劣化。
[0005]
为了实现上述目的，本申请实施方式采用如下技术方案：
[0006]
第一方面，本申请实施例提供了一种硅基液晶(lcos)二维阵列电压控制的方法，所述lcos二维阵列包括多个像素集，所述多个像素集包括第一像素集和第二像素集，所述方法包括：确定多个比特序列，所述多个比特序列包括第一比特序列和第二比特序列；通过所述第一比特序列控制所述第一像素集的电压；通过所述第二比特序列控制所述第二像素集的电压，所述第一像素集和所述第二像素集位于lcos二维阵列端口方向上的不同相位周期，且所述第一像素集和所述第二像素集具有相同相位；所述第一比特序列和所述第二比特序列的占空比相同。
[0007]
其中，所述像素可以是电子元件，所述电子元件可以包括面板、电极层以及液晶层，通过对液晶层中的液晶颗粒加载不同的电压，实现对像素不同的相位调制；所述比特序列可以是电压的归一化表示，作为一个示例，比特序列中的1表示加载高电压，0表示加载低电压，液晶颗粒的有效电压通过高电压和低电压的占空比实现。所述lcos二维阵列包括波
长方向和端口方向，所述波长方向表示不同波长的光斑入射到所述硅基液晶1的表面时，以不同角度展开；所述端口方向表示某种波长的光斑按照不同的相位(或者光斑具有不同的衍射角)，实现在不同端口的信号输出。
[0008]
所述相位周期为端口方向上像素的相位呈现的2π阶梯变化的重复周期，每个相位周期都包含范围从0到2π的多个相位。需要说明的是，端口方向上相邻像素的相位一般不同，但根据实际需要，端口方向上两个或多个相邻像素的相位也可以相同，本发明实施例不对其进行限制。还需要说明的是，波长方向上相邻像素的相位一般为相同，因此，所述第一像素集与所述第二像素集可以是宽(或端口方向上)为一个(或多个)像素，长(或波长方向上)为多个像素的集合。
[0009]
所述占空比包括高电压占空比和低电压占空比，所述高电压占空比指代表高电压的比特位的持续时间与总时间的比，所述低电压占空比指代表低电压的比特位的持续时间与总时间的比。需要说明的是，为了在像素上加载有效电压v
rms
，无法像模拟驱动那样直接给予一个固定的值，而是需要通过低电压和高电压的占空比来实现，其中，高电压的占空比与低电压的占空比之和等于1。在高电压和低电压确定的前提下，高电压(或者低电压)的占空比不同，加载到液晶颗粒上的有效电压便不同。所述第一比特序列与所述第二比特序列的占空比相同，则所述第一像素集和所述第二像素集的有效电压相同，进一步地，所述第一像素集和所述第二像素集的相位也相同。
[0010]
在一种可能的设计中，所述多个像素集包括第三像素集和第四像素集，所述多个比特序列包括第三比特序列，其特征在于，所述方法包括：通过所述第三比特序列控制所述第三像素集和所述第四像素集的电压；所述第三像素集和所述第四像素集为lcos二维阵列波长方向上的相邻像素集。这样，波长方向上的相邻像素通过采用相同的比特序列，不同波长在同一时间的抖动同步，可以保证滤波谱的平整性。
[0011]
其中，所述第三像素集和所述第四像素集在端口方向上位于同一相位周期，且所述第三像素集和所述第四像素集的相位相同。
[0012]
需要说明的是，所述第三像素集与所述第四像素集可以是第一像素集中的子像素集，也可以是所述第二像素集中的子像素集。
[0013]
在一种可能的设计中，所述第一比特序列和所述第二比特组序列具有一个或多个互补的比特位，和/或，所述第一比特序列和所述第二比特序列的比特位数不同。
[0014]
在一种可能的设计中，所述第一像素集包括一个或多个像素；和/或，所述第二像素集包括一个或多个像素。
[0015]
可选地，所述第一像素集包括一个相位周期的一个或多个像素，或者所述第一像素集包括多个相位周期的多个像素，当所述第一像素集包括多个相位周期的多个像素时，所述多个像素可以不相邻；和/或，所述第二像素集包括一个相位周期的一个或多个像素，或者所述第二像素集包括多个相位周期的多个像素，当所述第二像素集包括多个相位周期的多个像素时，所述多个像素可以不相邻。
[0016]
在一种可能的设计中，所述第三像素集包括一个或多个像素；和/或，所述第四像素集包括一个或多个像素。
[0017]
在一种可能的设计中，所述第一比特序列和所述第二比特序列为预先配置的比特序列，或者所述第一比特序列和所述第二比特序列为实时生成的比特序列。
[0018]
在一种可能的设计中，所述第三比特序列为预先配置的比特序列，或者所述第三比特序列为实时生成的比特序列。
[0019]
第二方面，本发明实施例提供了一种硅基液晶，该硅基液晶可用于实现上述第一方面的任一种可能的设计提供的任一种方法，所述硅基液晶包括：
[0020]
液晶层，所述液晶层包括多个像素集，所述多个像素集包括第一像素集和第二像素集；
[0021]
驱动电路，用于确定多个比特序列，所述多个比特序列包括第一比特序列和第二比特序列；还用于通过所述第一比特序列控制所述第一像素集的电压，用于通过所述第二比特序列控制所述第二像素集的电压；所述第一像素集和所述第二像素集位于lcos二维阵列端口方向上的不同相位周期，且所述第一像素集和所述第二像素集具有相同相位；所述第一比特序列和所述第二比特序列的占空比相同。
[0022]
所述硅基液晶用于实现相位调制效应，可以独立控制入射到所述硅基液晶表面的光束的衍射偏转方向。
[0023]
所述硅基液晶还可以包括第一面板、第二面板、配向膜。所述第一面板可为硅基晶元面板，第二面板可为透光的玻璃盖板。所述液晶层位于所述第一面板与所述第二面板之间。两个所述配向膜分别位于所述液晶层的相对两侧。也即，其中一个所述配向膜位于所述液晶层与所述第一面板之间，另外一个所述配向膜位于所述液晶层与所述第二面板之间。所述配向膜用于使所述液晶层内液晶具有初始取向。
[0024]
可选的，所述驱动电路包括第一电极层和第二电极层。所述第一电极层位于所述液晶层与所述第一面板之间。所述第二电极层位于所述液晶层与所述第二面板之间。具体而言，所述第一电极层形成在所述第一面板的朝向所述液晶层的一侧，所述第二电极层形成在所述第二面板的朝向所述液晶层的一侧，两个所述配向膜位于所述第一电极层和所述第二电极层之间。所述第一电极层与所述第二电极层通电时，通过垂直配向驱动方式控制所述液晶层中的液晶偏转。
[0025]
具体地，当通过比特序列对所述驱动电路第一电极层和所述第二电极层上加载电压，在所述第一电极层与所述第二电极层之间形成电场时，所述液晶层中的液晶会发生偏转。在一种实施例中，所述液晶层中液晶的液晶长轴由大致平行于所述第一面板的方向向大致垂直于所述第一面板的方向偏转。在另一种实施例中，所述液晶层中液晶长轴也可由大致垂直于所述第一面板的方向向大致平行于所述第一面板的方向偏转。由于液晶是双折射材料，液晶偏转会带来等效折射率的变化，从而实现相位调制效应。同时，液晶分子偏转的角度与所述第一电极层和所述第二电极层上所加载电压的大小相关，因此可以通过加载不同的电压来实现不同的相位调制量。
[0026]
在一种可能的设计中，所述多个像素集包括第三像素集和第四像素集，所述多个比特序列包括第三比特序列，所述驱动电路还用于：
[0027]
通过所述第三比特序列控制所述第三像素集和所述第四像素集的电压；所述第三像素集和所述第四像素集为lcos二维阵列波长方向上的相邻像素集。这样，波长方向上的相邻像素采用相同的比特序列，不同波长在同一时间的抖动同步，可以保证滤波谱的平整性。
[0028]
其中，所述第三像素集和所述第四像素集在端口方向上位于同一相位周期，且所
述第三像素集和所述第四像素集的相位相同。
[0029]
在一种可能的设计中，所述第一比特序列和所述第二比特组序列具有一个或多个互补的比特位，和/或，所述第一比特序列和所述第二比特序列的比特位数不同。
[0030]
在一种可能的设计中，所述第一像素集包括一个或多个像素；和/或，所述第二像素集包括一个或多个像素。
[0031]
可选地，所述第一像素集包括一个相位周期的一个或多个像素，或者所述第一像素集包括多个相位周期的多个像素，当所述第一像素集包括多个相位周期的多个像素时，所述多个像素可以不相邻；和/或，所述第二像素集包括一个相位周期的一个或多个像素，或者所述第二像素集包括多个相位周期的多个像素，当所述第二像素集包括多个相位周期的多个像素时，所述多个像素可以不相邻。
[0032]
在一种可能的设计中，所述第三像素集包括一个或多个像素；和/或，所述第四像素集包括一个或多个像素。
[0033]
在一种可能的设计中，所述第一比特序列和所述第二比特序列为预先配置的比特序列，或者所述第一比特序列和所述第二比特序列为实时生成的比特序列。
[0034]
在一种可能的设计中，所述第三比特序列为预先配置的比特序列，或者所述第三比特序列为实时生成的比特序列。
[0035]
第三方面，本发明实施例提供了一种波长选择开关，所述波长选择开关包括：至少一个输入端口和与该输入端口相对应的至少一个输出端口、波分解复用单元、第二方面所述的硅基液晶。其中，所述输入端口用于接收输入光束，经过波长交叉可以实现在不同输出端口输出；所述波分复用单元可以用于将各个波长以不同的角度分散开，而后由其他器件(比如透镜)将分散开的光束变为平行光束以入射到所述硅基液晶的不同位置；所述硅基液晶不同波长分量在端口方向上进行特定的光学输出。
[0036]
可选地，所述波长选择开关还包括偏振转换单元、透镜、反射镜等，所述偏振转换单元可以用于将所述输入光束转换为与所述硅基液晶的工作偏振状态所对应的线偏振光；所述透镜可以用于将分散开的光束变为平行光束以入射到所述硅基液晶的不同位置；所述反射镜用于反射光线。所述波分解复用单元可以是衍射光栅。
[0037]
可选地，除上述结构单元外，所述波长选择开关还可以包括控制器或者处理器，用于选择性地配置比特序列驱动硅基液晶中的像素，从而控制端口方向上的光学输出。控制器或者处理器可以通过硬件、软件、固件或其任意组合来实现。例如，控制器或者处理器可以利用一个或多个处理器、数字信号处理器、专用集成电路、现场可编程门阵列、离散逻辑或其任意组合。在控制器或处理器部分地以软件实现时，设备可将针对软件的计算机可执行指令存储在合适的、非瞬态计算机可读存储介质中并可在硬件中使用一个或多个处理器来执行指令以运行本发明的技术方案。
[0038]
第四方面，本申请实施例提供了一种roadm设备，包括：
[0039]
本地上下路模块，用于实现客户侧方向和线路侧方向之间的上下波；
[0040]
波长交叉模块，包括一个或多个如第三方面所述的波长选择开关，用于实现所述客户侧方向和所述线路侧方向之间的波长选择。
附图说明
[0041]
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面附图中反映的仅仅是本发明的一部分实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得本发明的其他实施方式。而所有这些实施例或实施方式都在本发明的保护范围之内。
[0042]
图1为可适用于本申请实施例的一种波长选择开关结构示意图；
[0043]
图2为图1所示波长选择开关的硅基液晶的结构示意图；
[0044]
图3为图2所示硅基液晶中液晶转动示意图；
[0045]
图4为入射光束在lcos二维阵列上的排布示意图；
[0046]
图5为端口方向相位周期、相位、像素关系示意图；
[0047]
图6为硅基液晶阵列中像素抖动产生的原因示意图；
[0048]
图7为硅基液晶阵列中像素加载的电压和相位关系示意图；
[0049]
图8为不同比特序列产生的相位抖动示意图；
[0050]
图9为占空比相同的不同比特序列示意图；
[0051]
图10a为波长方向上相邻像素施加不同比特序列的二维平面示意图；
[0052]
图10b为不同波长在同一时间的振动示意图；
[0053]
图11为本发明实施例提供的一种减小相位抖动的二维阵列平面示意图；
[0054]
图12为本发明实施例提供的一种减小相位抖动的方法流程图；
[0055]
图13为本发明实施例提供的一种roadm设备结构示意图。
具体实施方式
[0056]
为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述。方法实施例中的具体操作方法也可以应用于装置实施例或系统实施例中。
[0057]
图1为可适用于本申请实施例的一种波长选择开关(wavelength selective switch，wss)100的结构示意图。所述波长选择开关100可应用于roadm(reconfigurable optical add-drop multiplexer，可重构光分插复用器)中。所述波长选择开关100包括硅基液晶1，所述硅基液晶1(liquid crystal on silicon，lcos)作为所述波长选择开关100的光交换引擎，用于实现相位调制效应，以独立控制入射到所述硅基液晶1不同区域的光束的衍射偏转方向。
[0058]
所述波长选择开关100还可以包括至少一个输入端口101(例如输入光纤)、至少一个与所述输入端口101相对应的输出端口组、偏振转换单元103、波分解复用器104(例如衍射光栅)以及透镜105。每个输出端口组中包括至少两个输出端口102(例如输出光纤)。如图1所示，图中光束传输路径为均可逆路径。多波长信号通过所述输入端口101形成输入光束。所述输入光束被偏振转换单元103转换为与硅基液晶1的工作偏振状态所对应的线偏振光。线偏振光入射到所述波分解复用器104上，所述波分解复用器104将各个波长以不同的角度分散开，而后由透镜105将分散开的光束变为平行光束以入射到硅基液晶1的不同位置。不同波长的光束聚焦到所述硅基液晶1的不同区域并被衍射偏转，衍射后的光束经偏振转换
单元103恢复原偏振态，不同波长的光束耦合到各自的目标输出端口102中。由于不同波长的光束被硅基液晶1上的不同区域单独控制各自的衍射偏转方向，因此硅基液晶1能够将任意波长组合切换到任一所述输出端口102中。其中，波长选择开关100还包括反射镜106，反射镜106用于反射光线。
[0059]
除上述结构单元外，所述波长选择开关还可以包括控制器或者处理器，用于选择性地配置比特序列驱动硅基液晶中的像素，从而控制端口方向上的光学输出。控制器或者处理器可以通过硬件、软件、固件或其任意组合来实现。例如，控制器或者处理器可以利用一个或多个处理器、数字信号处理器、专用集成电路、现场可编程门阵列、离散逻辑或其任意组合。在控制器或处理器部分地以软件实现时，设备可将针对软件的计算机可执行指令存储在合适的、非瞬态计算机可读存储介质中并可在硬件中使用一个或多个处理器来执行指令以运行本发明的技术方案。
[0060]
图2提供了一种上述硅基液晶的物理结构示意图。所述硅基液晶可应用于所述波长选择开关100。所述硅基液晶1用于衍射呈线偏振态的入射光束以形成偏转光束。所述硅基液晶1是偏振敏感器件，只能在一个偏振方向工作(即工作偏振方向)，所述入射光束的偏振方向为硅基液晶1的工作偏振方向。硅基液晶1包括第一面板11、第二面板12、液晶层13、驱动电路14以及两层配向膜(alignment film)15。第一面板11与第二面板12相对设置。第一面板11平行于第二面板12。第一面板11可为硅基晶元面板(silicon backplane)，第二面板12可为透光的玻璃盖板(glass substrate)。液晶层13位于所述第一面板11与所述第二面板12之间，包含许多液晶分子，液晶分子在电极层加载电压时会发生偏转。驱动电路14用于产生电场以控制所述液晶层13中的液晶偏转。两层配向膜15分别位于液晶层13的相对两侧。也即，其中一个所述配向膜15位于液晶层13与第一面板11之间，另外一个所述配向膜15位于所述液晶层13与所述第二面板12之间。配向膜15用以使所述液晶层13内液晶具有初始取向。
[0061]
作为一个示例，所述驱动电路14包括第一电极层141和第二电极层142。所述第一电极层141位于所述液晶层13与所述第一面板11之间。所述第二电极层142位于所述液晶层13与所述第二面板12之间。具体而言，所述第一电极层141形成在所述第一面板11的朝向所述液晶层13的一侧，所述第二电极层142形成在所述第二面板12的朝向所述液晶层13的一侧，两层所述配向膜15位于所述第一电极层141和所述第二电极层142之间。所述第一电极层141与所述第二电极层142通电时，通过垂直配向(vertically-aligned，va)驱动方式控制所述液晶层13中的液晶偏转。
[0062]
请结合参阅图2和图3，当所述第一电极层141和所述第二电极层142上加载电压，在所述第一电极层141与所述第二电极层142之间形成电场时，所述液晶层13中的液晶会发生偏转(偏转平面为图3中xy平面，也即垂直于所述第一面板11的平面)，其中，x代表波长方向，y代表相位周期2π，z代表端口方向。在一个例子中，所述液晶层13中液晶由图3中左图的状态偏转为图3中右图的状态，也即液晶长轴由大致平行于所述第一面板11的方向向大致垂直于所述第一面板11的方向偏转，本申请以此为例进行说明。在另一种实施例中，所述液晶层13中液晶长轴也可由大致垂直于所述第一面板11的方向向大致平行于所述第一面板11的方向偏转。由于液晶是双折射材料，液晶偏转会带来等效折射率的变化，从而实现相位调制效应。同时，液晶分子偏转的角度与所述第一电极层141和所述第二电极层142上所加
载电压的大小相关，因此可以通过加载不同的电压来实现不同的相位调制量，这也是对硅基液晶二维阵列中的像素进行相位调制的原理。
[0063]
图4为入射光束在lcos二维阵列上的排布示意图，lcos二维阵列包括波长方向和端口方向，其中，在波长方向上，表示不同波长的光斑入射到所述硅基液晶1的表面时，以不同角度展开，在端口方向上，表示某种波长的光斑按照不同的相位(或者光斑具有不同的衍射角)，实现在不同端口的信号输出。如图4所示，lcos由数以百万计的像素构成，像素可以是电子元件，该电子元件可以包括上述图3所示的面板、电极层以及液晶层，通过对液晶层中的液晶颗粒加载不同的电压，可以控制像素的相位。当光斑打到lcos表面上，不同波长通道(如λ1、λ2、λ3)的光斑会沿着液晶平面的波长方向排列。具体地，入射光束λ1对应的波长通道占据区域b1的像素，入射光束λ2对应的波长通道占据区域b2的像素，入射光束λ3对应的波长通道占据区域b3的像素，入射光束λ1、λ2、λ3的波长彼此不同。在驱动电路上加载驱动电压时，由于特定波长通道所占在区域的像素在端口方向上加载的驱动电压不同，不同的驱动电压使端口方向像素的相位呈现2π阶梯变化的周期，如图5所示，作为一个例子，端口方向上的像素共有p1、p2、p3三种相位，并呈现阶梯变化的周期性排布，其中，第一像素、第四像素、第七像素的相位为p1；第二像素、第五像素、第八像素的相位为p2；第三像素、第六像素、第九像素的相位为p3。三个像素组成一个相位周期，其中，第一像素、第二像素、第三像素的相位组成第一相位周期，第四像素、第五像素、第六像素组成第二相位周期，第七像素、第八像素、第九像素组成第三相位周期。需要说明的是，图5中像素与相位的对应关系仅作为一个示例，每个相位周期可以包含很多个不同的相位，相邻像素的相位也可以相同，本发明对此没有具体限制。还需要说明的是，不同波长的光斑并非完全独立的分布在lcos二维阵列中，各个波长的光斑往往相互重叠，同一个像素中可以包含多个波长的光斑。
[0064]
图6、图7示出了硅基液晶阵列中像素的相位抖动的产生原因示意图。如图6所示，为了在像素上加载有效电压v
rms
，无法像模拟驱动那样直接给予一个固定的值，而是需要通过两个电压(低电压v
l
，高电压v
h
)的占空比(dutyratio)来实现。作为一个示例，图6中高电压v
h
是4v，低电压v
l
是1v，为了获得输出电压(即有效电压v
rms
)2v，根据公式v
rms
＝√v
l2
·
(1-dutyratio)+v
h2
·
dutyratio可得高电压占空比dutyratio为0.2，低电压占空比是0.8，需要说明的是，高电压的占空比与低电压的占空比之和等于1。加载到硅基液晶像素上的驱动电压与像素的相位为一一对应的关系，具体地，加载到像素上的驱动电压不同决定了像素的相位也不同。相位与驱动电压的关系具体可参阅图7。由于有效电压是由高电压v
h
和低电压v
l
在时间上的占空比形成的，即在有效电压v
rms
不变的情况下，随着时间的改变，加载在液晶颗粒两端的电压一直在高电压和低电压之间切换，由于切换速度不能完全大于液晶的响应速度，于是像素的相位也会随着高低电压的切换而变化，如图6所示，这最终体现为液晶像素的相位随时间进行规律性抖动，这种抖动也可以称之为flicker。
[0065]
抖动是影响链路光信噪比的重要参数，随着抖动振幅的增加，光信噪比会随之劣化，如果级联多个波长选择开关，光信噪比的劣化将会成倍增长。
[0066]
图8为不同比特序列产生的相位抖动示意图。可以理解的是，相同的占空比也可以有不同的比特组成方式，称之为比特序列，所述比特序列可以驱动电压信号的产生，为电压信号的归一化表示。作为一个示例，假设低电压为0v，在比特序列中用0表示，高电压为4v，在比特序列中用1表示，为了描述简便，本实施例中采用4个比特位实现高低电压之间的转
换以及有效电压的输出，当高电压和低电压的占空比均为50％时，根据前述公式v
rms
＝√v
l2
·
(1-dutyratio)+v
h2
·
dutyratio，有效电压为2.83v。高电压和低电压各占2个比特位，此时共有6种比特序列：1100、0011、1010、0101、1001、0110，参阅图9，6种比特序列高电压与低电压的切换速度不同，其中1010与0101两个比特序列的高电压和低电压依次交替，相邻比特位的电压均不同，电压切换速度快于比特序列1100、0011、1001、0110的电压切换速度。图8示出了两种比特序列分别产生的相位抖动幅度，其中深色线所示的相位抖动为1100、0011、1001、0110比特序列所产生的，浅色线的相位抖动为1010与0101的比特序列所产生的，比较可见，高低电压之间的切换速度越快，所产生的相位的抖动幅度越小。
[0067]
图10a和图10b示出了波长方向上采用不同比特序列时不同波长随时间抖动示意图。目前在波长方向上的相邻像素通常采用不同的比特序列控制加载的电压，如图10a所示，像素100分别在lcos的平面图中沿x轴的行和沿y轴的列上延伸，x轴代表波长方向，y轴代表端口方向。可以理解的是，作为一个示例，平面图波长方向上的一行和多行(或一列或多列)上相邻像素的相位相同。如图10a所示，沿着波长方向，相邻两个像素100
11
和100
12
采用不同的比特序列，其中像素100
11
采用的比特序列为1010，像素100
12
采用的比特序列为0101。由于波长方向上相邻像素在同一时间的驱动电压不同步，因此系统内不同波长在同一时间的抖动也不同步。如图10b所示，横轴为波长方向，纵轴为某一波长光斑的光强，time1表示在time1时刻不同波长光斑的抖动，time2表示在time2时刻不同波长光斑的抖动，可见，不同波长在同一时间的抖动不同，这最终将导致滤波谱不平整，引入较大的osnr代价。本发明通过对端口方向上相同相位的像素施加不同的比特序列，而对波长方向上相同相位(或波长方向上相邻)的像素施加相同的比特序列，可以使不同波长在同一时间的抖动同步，有效避免滤波谱的不平整，具体方案参阅图11。
[0068]
图11为可适用于本申请实施例的一种减小抖动的硅基液晶二维阵列平面示意图。如图11所示，作为一个示例，在硅基液晶的二维阵列平面上，沿端口方向分为a、b、c三个像素区，每个像素区内包含至少一个相位周期，每个相位周期内包含p1、p2、p3三个相位。其中，对每个像素区的相同相位的像素，如像素区a、像素区b、像素区c中相位为p1的像素，通过施加不同的比特序列来驱动电压信号，从而实现相位抖动的相互抵消和抑制。具体地，对位于像素区a某一相位周期，相位为p1的像素施加比特序列a1，对位于像素区b某一相位周期，相位为p1的像素施加比特序列b1，对位于像素区c某一相位周期，相位为p1的像素施加比特序列c1。其中，本发明对比特序列a1、b1、c1的位数没有具体限制，只需保证三个比特序列产生的抖动不同即可，如图11所示，比特序列a1为1010，比特序列b1为10101，比特序列c1为01010，比特序列a1、b1、c1驱动电压信号产生的相位抖动不同，且相互之间可以部分抵消。具体地，在端口方向上，当施加比特序列a1和b1的像素的相位抖动处于峰值时，施加比特序列c1的像素的相位抖动正好处于谷值，可以部分抵消施加比特序列为a1和b1的像素的相位抖动；当施加比特序列a1的像素的相位抖动处于谷值时，施加比特序列b1、c1的像素的相位抖动处于峰值和谷值之间，可以部分抵消施加比特序列a1的像素的相位抖动。图11仅为比特序列的一个示例，应理解，如果对不同像素区中相位相同的像素施加的比特序列刚好互补，像素的相位抖动效应会更低，最终将呈现出很小的相位抖动。作为一个示例，当每个像素区中包含两个或者两个以上的相位周期时，可以对同一像素区内不同相位周期中的相同相位施加相同的比特序列，例如，像素区a中包含两个相位周期，分别为第一相位周期
和第二相位周期，第一相位周期和第二相位周期均包含p1、p2、p3三个相位，对第一相位周期中相位为p1的像素施加比特序列a1，对第二相位周期中相位为p1的像素施加的比特序列也为a1。需要说明的是，相位分别为p1、p2、p3的像素的电压不同(相位取决于电压)，作为电压归一化实现的比特序列自然也不同。
[0069]
可选地，每一个像素区内可以只包含一个相位周期，一个相位周期中相位相同的子像素区，如p1，在端口方向上可以只包含一个像素，也可以包含多个像素；在波长方向上可以包含至少两个像素。本发明一方面通过对端口方向上不同像素区内相同相位的像素施加不同的比特序列，可以抑制相位抖动的叠加效应，另一方面对波长方向上同一相位的像素施加相同的比特序列，实现波长方向上抖动的同步性，有效避免由于不同波长在同一时间的抖动不同所引起的滤波谱不平整，从而避免额外osnr的代价的产生。
[0070]
图12为本发明实施例提供的一种减小相位抖动的方法流程图，该方法适用于基于lcos的光交叉器件。该方法具体包括；
[0071]
s101:将lcos沿端口方向划分成m个像素区，其中m≥2，每个像素区包括至少一个相位周期。
[0072]
本实施例中，将lcos沿端口方向划分成至少两个像素区，分别定义为第一像素区，第二像素区
…
第m像素区。每个像素区包括至少一个相位周期，每个相位周期可以包括多个相位，比如p1、p2、p3,每个相位所在的子像素区，如p1，在端口方向上可以只包含一个像素，也可以包含多个像素；在波长方向上至少包含两个像素。
[0073]
需要说明的是，每个像素区所包含的像素数量以及相位周期个数可以不相同，本实施例对此没有过多的限制。
[0074]
s102：不同像素区的相同相位施加不同的比特序列。
[0075]
本实施例中，作为一个示例，可以将lcos沿端口方向划分为三个像素区，分别为第一像素区、第二像素区、第三像素区。每个像素区内包含至少一个相位周期，每个相位周期内包含多个相位。其中，对每个像素区的相同相位的像素，通过施加不同的比特序列来驱动电压信号，从而实现相位抖动的相互抵消和抑制。
[0076]
具体地，如图11所示，对位于像素区a某一相位周期，相位为p1的像素施加比特序列a1，对位于像素区b某一相位周期，相位为p1的像素施加比特序列b1，对位于像素区c某一相位周期，相位为p1的像素施加比特序列c1。其中，本发明对比特序列a1、b1、c1的位数没有具体限制，只需保证三个比特序列产生的抖动不同即可，如比特序列a1为1010，比特序列b1为10101，比特序列c1为01010，比特序列a1、b1、c1驱动电压信号产生的相位抖动不同，且相互之间可以部分抵消。具体地，在端口方向上，当施加比特序列a1和b1的像素的相位抖动处于峰值时，施加比特序列c1的像素的相位抖动正好处于谷值，可以部分抵消施加比特序列为a1和b1的像素的相位抖动；当施加比特序列a1的像素的相位抖动处于谷值时，施加比特序列b1、c1的像素的相位抖动处于峰值和谷值之间，可以部分抵消施加比特序列a1的像素的相位抖动。图11仅为比特序列的一个示例，应理解，如果对不同像素区中相位相同的像素施加的比特序列刚好互补，像素的相位抖动效应会更低，最终将呈现出很小的相位抖动。
[0077]
作为一个示例，当每个像素区中包含两个或者两个以上的相位周期时，可以对同一像素区内不同相位周期中的相同相位施加相同的比特序列，例如，像素区a中包含两个相位周期，分别为第一相位周期和第二相位周期，第一相位周期和第二相位周期均包含p1、
p2、p3三个相位，对第一相位周期中相位为p1的像素施加比特序列a1，对第二相位周期中相位为p1的像素施加的比特序列也为a1。
[0078]
可选地，每一个像素区内可以只包含一个相位周期。一个相位周期中相位相同的子像素区，如p1，在端口方向上可以只包含一个像素，也可以包含多个像素；在波长方向上可以包含至少两个像素。本发明一方面通过对端口方向上不同像素区内相同相位的像素施加不同的比特序列，可以抑制相位抖动的叠加效应，另一方面对波长方向上同一相位的像素施加相同的比特序列，实现波长方向上抖动的同步性，有效避免由于不同波长在同一时间的抖动不同所引起的滤波谱不平整，从而避免额外osnr的代价的产生。
[0079]
图13为可用于本发明实施例的一种roadm设备示意图。典型的c(colorless，无色)d(directionless，无方向)c(contentionless，无阻塞)的roadm设备由线路侧模块以及客户侧模块构成。如图13所示，roadm设备包含的两类基本功能模块分别为：可重构波长上下路(交叉)模块(r-wadd)，作为线路侧模块，其功能为实现任意一个波长通路从一个光线路方向传输到另一个线路方向；可重构本地上下路模块(r-ladd)，作为客户侧模块，其功能为实现任意线路方向的波长下路和本地波长上路到任意线路方向。其中，r-wadd模块具有波长选择功能，由多个波长选择开关模块堆叠互连。
[0080]
上述主要从方法的角度对本申请实施例提供的方案进行了介绍。为了实现上述功能，其包含了执行各个功能相应的硬件结构和/或软件模块。本领域技术人员应该很容易意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，本申请能够以硬件或硬件和计算机软件的结合形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
[0081]
本申请实施例可以根据上述方法示例对波长选择开关进行功能模块的划分，例如可以可以对应各个功能划分各个功能模块，也可以将两个或两个以上的功能集成在一个处理模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。需要说明的是，本申请实施例中对模块的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。
[0082]
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可通过程序来指令相关的硬件完成。所述的程序可以存储于一种计算机可读存储介质中。上述提到的存储介质可以是只读存储器，随机接入存储器等。处理单元或处理器可以是中央处理器，通用处理器、特定集成电路(application specific integrated circuit，asic)、微处理器(digital signal processor，dsp)，现场可编程门阵列(field programmable gate array，fpga)或者其他可编程逻辑器件、晶体管逻辑器件、硬件部件或者其任意组合。
[0083]
本申请实施例的说明书和权利要求书及上述附图中的术语“首先”、“然后”，“最后”等并不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”或“具有”及其任何变形，意图在于覆盖不排他的方案，例如，包括了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0084]
尽管在此结合各实施例对本申请进行了描述，然而，在实施所要求保护的本申请
过程中，本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书，可理解并实现所述公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。本领域技术人员应明白，本申请的实施例可提供为方法、装置(设备)、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式，这里将它们都统称为“模块”或“系统”。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、cd-rom、光学存储器等)上实施的计算机程序产品的形式。计算机程序存储/分布在合适的介质中，与其它硬件一起提供或作为硬件的一部分，也可以采用其他分布形式，如通过internet或其它有线或无线电信系统。
[0085]
本申请是参照本发明实施例的方法、装置(设备)和方法流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
[0086]
尽管结合具体特征及其实施例对本发明进行了描述，显而易见的，在不脱离本发明的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本发明的示例性说明，且视为已覆盖本发明范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。