栅极驱动电路、tft阵列基板和显示装置
技术领域
1.本申请涉及显示技术领域，尤其涉及一种栅极驱动电路、tft阵列基板和显示装置。
背景技术：2.随着半导体技术的发展，平面显示器产品也随之兴起。在众多的平面显示器当中，有源矩阵有机发光显示器(英文全称active matrix organic lighting emitting display，简称amoled)，是一种利用有机材料涂层并对其通电以实现自行发光的显示器件，具有自发光、高亮度、高对比度、低工作电压、可制作柔性显示等特点，被称为最有应用前景的显示器件。
3.目前，amoled已经应用到各种智能穿戴设备(例如手表)中。对于穿戴式产品来说，由于设备的体积很小电池容量就无法设计的很大，再加智能穿戴设备的功能多样，待机能力就成为影响客户体验的一项瓶颈。
4.为了降低显示功耗，延长待机时间，智能穿戴设备一般会划分为正常模式(normal mode)和待机模式(idle mode)这两种工作状态。在正常模式，所有功能都能启用，显示器的有效显示区域均正常显示，耗电较快。进入待机状态后，只在有效显示区域内的一个小显示区域中进行待机显示，其他功能都会停用以延长待机时间。
5.在待机状态下，除小显示区域以外的显示区域不显示画面，只呈现出黑色背景。然而，在现有技术中，amoled是通过goa(gatedriveon array)电路实现逐行的扫描驱动。即使是部分显示，goa电路还是从第一行栅极线扫描到最后一行。如此，造成了不必要的浪费。
6.而且，有效显示区域中除小显示区域以外的显示区域中仍要写入固定的数据信号才能达到黑背景的要求，也就是说，在这种情况下，向amoled显示屏输入的仍然是整个有效显示区域的数据信号。由于amoled显示屏的功耗与向amoled显示屏输入的数据信号的多少直接相关，因此，amoled显示屏的功耗并不会因为实际显示面积的缩小而等比例降低。
7.综上，现有的智能穿戴设备所具有的待机能力仍然无法满足市场需求，目前亟需一种能够降低功耗，进一步提高待机能力的显示装置。
技术实现要素：8.有鉴于此，本申请提供一种栅极驱动电路、tft阵列基板和显示装置，以解决现有的显示装置在局部显示模式下功耗过大，待机能力无法满足智能穿戴设备的使用要求的问题。
9.为解决上述技术问题，本发明提供的一种栅极驱动电路，所述栅极驱动电路包括：多个级联的移位寄存单元、起始信号线和扫描区间选择单元；
10.所述扫描区间选择单元包括第一开关至第五开关、开关控制信号线、高电平信号线以及低电平信号线，所述第一开关的源极和第三开关的源极均与起始信号线连接，所述第一开关的漏极与第一级移位寄存单元的输入端连接，所述第三开关的漏极与第a级移位
寄存单元的输入端连接，所述第二开关的源极与第a-1级移位寄存单元的输出端连接，所述第二开关的漏极与第a级移位寄存单元的输入端连接，，所述第四开关的源极与第a+n级移位寄存单元的输出端连接，所述第四开关的漏极与第a+n+1级移位寄存单元的输入端连接，所述第五开关的源极与高电平信号线连接，所述第五开关的漏极与低电平信号线连接；
11.所述第一开关、第二开关、第四开关和第五开关的栅极均与所述开关控制信号线连接，所述开关控制信号线用于传输第一开关控制信号，所述第一开关控制信号在经过第五开关后产生与所述第一开关控制信号互为反向的第二开关控制信号，所述第三开关的栅极用于接收所述第二开关控制信号；
12.其中，a为大于等于2的整数，n为大于1的整数。
13.可选的，在所述的栅极驱动电路中，所述第一开关至第五开关均为pmos开关，所述第三开关的栅极与所述第五开关的漏极连接。
14.可选的，在所述的栅极驱动电路中，所述扫描区间选择单元还包括一限流电阻，所述限流电阻连接在所述第五开关的漏极与所述低电平信号线之间。
15.可选的，在所述的栅极驱动电路中，所述第一开关至第五开关均为nmos开关，所述第三开关的栅极与所述第五开关的源极连接。
16.可选的，在所述的栅极驱动电路中，所述扫描区间选择单元还包括一限流电阻，所述限流电阻连接在所述高电平信号线与所述第五开关的源极之间。
17.相应的，本发明还提供一种tft阵列基板，所述tft阵列基板包括如上所述的栅极驱动电路。
18.相应的，本发明还提供一种显示装置，所述显示装置包括如上所述的tft阵列基板。
19.本发明提供的栅极驱动电路、tft阵列基板和显示装置，通过在栅极驱动电路中设置5个开关，并利用一个控制信号直接或间接地控制这5个开关，进而控制所述栅极驱动电路的扫描范围，避免非显示区域扫描带来的浪费，有效降低了显示器件的整体功耗，大大延长了整机的待机时间，提升了终端客户的体验效果。
附图说明
20.以下结合附图和具体实施例对本发明的技术方案进行详细的说明，以使本发明的特性和优点更为明显。
21.图1为本发明实施例一的栅极驱动电路的结构示意图；
22.图2本发明实施例二的栅极驱动电路的结构示意图。
具体实施方式
23.现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式。相反，提供这些实施方式使得本申请将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的结构，因而将省略对它们的重复描述。
24.【实施例一】
25.请参考图1，其为本发明实施例一的栅极驱动电路的结构示意图。如图1所示，所述
栅极驱动电路10包括多个级联的移位寄存单元1、起始信号线和扫描区间选择单元2；所述扫描区间选择单元2包括第一开关t1至第五开关t5、开关控制信号线、高电平信号线以及低电平信号线，所述第一开关t1的源极和第三开关t3的源极均与起始信号线连接，所述第一开关t1的漏极与第一级移位寄存单元1的输入端连接，所述第三开关t3的漏极与第a级移位寄存单元1的输入端连接，所述第二开关t2的源极与第a-1级移位寄存单元1的输出端连接，所述第二开关t2的漏极与第a级移位寄存单元1的输入端之间，所述第四开关t4的源极与第a+n级移位寄存单元1的输出端连接，所述第四开关t4的漏极与第a+n+1级移位寄存单元1的输入端连接，所述第五开关t5的源极与所述高电平信号线连接，所述第五开关t5的漏极与所述低电平信号线连接；所述第一开关t1、第二开关t2、第四开关t4和第五开关t5的栅极均与所述开关控制信号线连接，所述开关控制信号线用于传输第一开关控制信号，所述第一开关控制信号在经过所述第五开关t5后产生与所述第一开关控制信号互为反向的第二开关控制信号，所述第三开关t3的栅极用于接收所述第二开关控制信号；其中，a为大于等于2的整数，n为大于1的整数。
26.具体的，所述栅极驱动电路10包括多个移位寄存单元1，所述多个移位寄存单元1依次连接，形成级联结构。其中，第一级移位寄存单元1的的输入端in与起始信号线连接，所述起始信号线用于传输起始信号stv。在所述栅极驱动电路10接收所述起始信号stv之后，各级移位寄存单元1的输出端开始输出扫描脉冲信号，所述扫描脉冲信号用于驱动显示面板，所述栅极驱动电路10的每一级输出对应显示面板的一条栅极线。
27.本实施例中，所述栅极驱动电路10包括m个移位寄存单元1，用以产生m个扫描脉冲信号，即产生第一级扫描脉冲信号gate1、第二级扫描脉冲信号gate2
……
第m级扫描脉冲信号gatem。其中，m为大于a+n的整数。
28.如图1所示，每个移位寄存单元1均包括输入端in、第一时钟信号端ckv1、第二时钟信号端ckv2、复位端reset以及输出端out。其中，所述第一时钟信号端ckv1用于接收第一时钟信号，所述第二时钟信号端ckv2用于接收第二时钟信号，前一级移位寄存单元1的输出端out连接后一级移位寄存单元1的输入端in，即前一级移位寄存单元1输出的扫描脉冲信号，提供给下一级移位寄存单元1作为其触发信号，各级的移位寄存单元1根据其输入端in接收的触发信号、第一时钟信号端ckv1接收的第一时钟信号，第二时钟信号端ckv2接收的第二时钟信号，从其输出端out输出扫描脉冲信号，前一级移位寄存单元1的复位端reset连接后一级移位寄存单元1的输出端out，即后一级移位寄存单元1输出的扫描脉冲信号，提供给前一级移位寄存单元1作为其复位信号。
29.本实施例中，以移位寄存单元仅有两个时钟信号端(第一时钟信号端ckv1和第二时钟信号端ckv2)为例进行说明，但是，本发明并不仅限于此，在其他实施例中，栅极驱动电路还可以包括四个时钟信号端(第一时钟信号线ck1至第四时钟信号线ck4)。
30.请继续参考图1，所述栅极驱动电路10还包括扫描区间选择单元2，所述扫描区间选择单元2包括开关控制信号线、高电平信号线、低电平信号线和5个mos开关(即第一开关t1至第五开关t5)，所述开关控制信号线用于传输第一开关控制信号switch，所述高电平信号线用于传输高电平信号vgh，所述低电平信号线用于传输低电平信号vgl，所述开关控制信号线与第一开关t1、第二开关t2、第四开关t4和第五开关t5的栅极连接，所述第一开关t1、第二开关t2、第四开关t4和第五开关t5的开和关均受所述开关控制信号线提供的第一
开关控制信号switch控制。
31.在所述扫描区间选择单元2中，所述第五开关t5与高电平信号线、低电平信号线组成一反向电路，所述反向电路根据所述第一开关控制信号switch输出与所述第一开关控制信号switch互为反向的第二开关控制信号switch'。即，当所述第一开关控制信号switch为低电平时，所述第二开关控制信号switch'为高电平。反之，当所述第一开关控制信号switch为高电平时，所述第二开关控制信号switch'低为电平。
32.请继续参考图1，所述第五开关t5的栅极与第一开关控制信号线连接，用于接收第一开关控制信号switch，所述第五开关t5的源极与所述高电平信号线连接，用于接收高电平信号vgh，所述第五开关t5的漏极与所述低电平信号线连接，用于接收低电平信号vgl，同时所述第五开关t5的漏极与另一开关控制信号线连接，用于输出第二开关控制信号switch'。
33.如图1所示，所述反向电路还包括一限流电阻r，所述限流电阻r连接于所述第五开关t5的漏极与所述低电平信号线之间。
34.本实施例中，所述栅极驱动电路10基于pmos设计，所述第一开关t1至第五开关t5均为pmos开关。其中，所述第五开关t5的漏极作为反向电路的输出端，与所述第三开关t3的栅极连接。
35.请继续参考图1，所述第三开关t3的栅极与所述反向电路的输出端连接，第三开关t3的栅极用于接收第二开关控制信号switch'，所述第三开关t3的开和关受第二开关控制信号switch'控制。
36.由于所述第二开关控制信号switch'与所述第一开关控制信号switch互为反向，因此，当第一开关控制信号switch为低电平时，第一开关t1、第二开关t2、第四开关t4和第五开关t5均处于导通状态，此时第二开关控制信号switch'为高电平，第三开关t3处于截止状态；当第一开关控制信号switch为高电平时，第一开关t1、第二开关t2、第四开关t4和第五开关t5均处于截止状态，此时第二开关控制信号switch'为低电平，第三开关t3处于导通状态。
37.请继续参考图1，所述第一开关t1的源极用于接收起始信号stv，所述第一开关t1的漏极与第一级移位寄存单元1的输入端in连接，所述第三开关t3的源极用于接收起始信号stv，所述第三开关t3的漏极与第a级移位寄存单元1的输入端in连接，所述第二开关t2的源极与第a-1级移位寄存单元1的输出端out连接，所述第二开关t2的漏极与第a级移位寄存单元1的输入端in连接，所述第四开关t4的源极与第a+n级移位寄存单元1的输出端out连接，所述第四开关t4的漏极与第a+n+1级移位寄存单元1的输入端in连接。
38.当所述第一开关t1处于导通状态时，起始信号stv经由所述第一开关t1传输至第一级移位寄存单元1的输入端in，此时由于第三开关t3处于截止状态，起始信号stv无法经由所述第三开关t3传输至第a级移位寄存单元1的输入端in。所述栅极驱动电路10的扫描区间从第一级移位寄存单元1开始。同时，所述第二开关t2和第四开关t4均处于导通状态时，第a-1级移位寄存单元1的输出的触发信号经由所述第二开关t2传输至第a级移位寄存单元1的输入端in，第a+n级移位寄存单元1的输出的触发信号经由所述第四开关t4传输至第a+n+1级移位寄存单元1的输入端in。所述栅极驱动电路10的扫描从第一级开始到第m级结束。即，所述栅极驱动电路10产生m个扫描脉冲信号，从第一级扫描脉冲信号gate1、第二级扫描
脉冲信号gate2
……
一直到第m级扫描脉冲信号gatem。
39.反之，当所述第一开关t1处于截止状态时，起始信号stv无法经由所述第一开关t1传输至第一级移位寄存单元1的输入端in，此时由于第三开关t3处于导通状态，起始信号stv经由所述第三开关t3传输至第a级移位寄存单元1的输入端in。同时，所述第二开关t2和第四开关t4均处于截止状态时，起始信号stv无法经过第二开关t2误打开gatea-1，第a+n级移位寄存单元1的输出的触发信号也无法经由所述第四开关t4传输至第a+n+1级移位寄存单元1的输入端in。所述栅极驱动电路10的扫描从第a级开始到第a+n级结束。即，所述栅极驱动电路10产生n+1个扫描脉冲信号，从第a级扫描脉冲信号gatea、第二级扫描脉冲信号gatea+1
……
一直到第a+n级扫描脉冲信号gatea+n。
40.本实施例中，通过增设5个mos开关，并利用互为反向的第一开关控制信号switch和第二开关控制信号switch'共同控制5个mos开关，进而控制所述栅极驱动电路10的扫描区间。因此，本实施例提供的栅极驱动电路10不但能够实现全部显示区域扫描，也能实现部分显示区域扫描。其中，部分显示区域可对应待机显示区域。
41.本实施例中，所述扫描区间选择单元2包含一反向电路，利用所述反向电路直接根据第一开关控制信号switch产生与之反向的第二开关控制信号switch'。
42.在其他实施例中，所述扫描区间选择单元2也可不包含反向电路，与第一开关控制信号switch反向的第二开关控制信号switch'可由外部的信号源输入，即第三开关t3的栅极与外部提供第二开关控制信号switch'的信号源连接。如此，所述扫描区间选择单元2的结构更加简单，但是需要增加一个外部信号源。
43.本实施例中，待机显示区域(即gate扫描区域)仅有一个，从第a级移位寄存单元到第a+n级移位寄存单元。其中，a和n的具体数值根据待机显示区域的扫描开始位置和扫描结束位置进行设置。第二开关t2设置于第a-1级移位寄存单元与第a级移位寄存单元之间，第四开关t4设置于第a+n级移位寄存单元与第a+n+1级移位寄存单元之间，第一开关t1设置于第一级移位寄存单元对应的位置，第三开关t3设置于第a级移位寄存单元对应的位置。
44.在其他实施例中，待机显示区域(即gate扫描区域)也可以是两个、三个甚至更多。相应的，所述栅极驱动电路10中可以通过设置更多个开关，即在每个gate扫描区域的扫描开始位置以及扫描结束位置分别设置相应的开关，实现多个待机显示区域的扫描。
45.相应的，本发明还提供一种栅极驱动方法。请继续参照图1，所述栅极驱动方法包括：在正常模式时，打开第一开关、第二开关、第四开关和第五开关，关闭第三开关，各级移位寄存单元顺序地输出扫描脉冲信号；在待机模式时，关闭第一开关、第二开关、第四开关和第五开关，打开第三开关，仅有第a级移位寄存单元到第a+n级移位寄存单元顺序地输出扫描脉冲信号。
46.具体的，在正常模式下，第一开关控制信号switch为低电平，使得第一开关t1、第二开关t2、第四开关t4和第五开关t5均处于导通状态(打开)，同时第二开关控制信号switch'为高电平，使得第三开关t3处于截止状态(关闭)。此时，起始信号stv经由第一开关传输至第1级的移位寄存单元1的输入端in，第1级的移位寄存单元1输出第一级扫描脉冲信号gate1，第2级的移位寄存单元1输出第二级扫描脉冲信号gate2，以此类推，各级移位寄存单元1依次工作。在一帧周期，所述栅极驱动电路10顺序地输出m个扫描脉冲信号gatem，即第一级扫描脉冲信号gate1、第二级扫描脉冲信号gate2至第m级扫描脉冲信号gatem，m个扫
描脉冲信号被顺序地提供到显示面板。
47.在待机模式下，第一开关控制信号switch为高电平，使得第一开关t1、第二开关t2、第四开关t4和第五开关t5均处于截止状态(关闭)，同时第二开关控制信号switch'为低电平，使得第三开关t3处于导通状态(打开)。此时，起始信号stv无法经由第一开关t1传输至第1级的移位寄存单元1的输入端in，而是经由第三开关t3传输至第a级的移位寄存单元1的输入端in。第a级的移位寄存单元1输出第a级扫描脉冲信号gatea，第a+1级的移位寄存单元1输出第二级扫描脉冲信号gatea+1，以此类推，各级移位寄存单元1依次工作，第a+n级的移位寄存单元1输出第a+n级扫描脉冲信号gatea+n。由于第四开关t4处于截止状态，第a+n级的移位寄存单元1输出的触发信号无法传输给第a+n+1级的移位寄存单元1的输入端in。因此，在一帧周期内，所述栅极驱动电路10顺序地输出n+1个扫描脉冲信号gatem，即第a级扫描脉冲信号gatea、第a+1级扫描脉冲信号gatea+1至第a+n级扫描脉冲信号gatea+n，n+1个扫描脉冲信号被顺序地提供到显示面板。
48.待机模式下，由于仅有第a级移位寄存单元到第a+n级移位寄存单元顺序地输出扫描脉冲信号，其他移位寄存单元不需要工作，减少了gate扫描的功耗。同时，待机显示区域之外的数据信号(data)也可以不用输出，因此能够大大降低待机状态下的功耗，有效延长整机的待机时间。
49.相应的，本发明还提供一种tft阵列基板。所述tft阵列基板包括多条栅极线和如上所述的栅极驱动电路10，所述栅极驱动电路10中的每个移位寄存单元1的输出端与一条栅极线相连，所述栅极驱动电路10通过多个移位寄存单元1对多条栅极线进行扫描。
50.相应的，本发明还提供一种显示装置。所述显示装置包括如上所述的tft阵列基板。其中，所述显示装置可以为液晶显示装置，也可以为有机发光显示装置或其他类型的显示装置。
51.与现有的显示装置相比，本实施例提供的显示装置由于采用了如上所述的栅极驱动电路10，因此具有更长的待机时间，使得显示器产品具有更强的竞争力。
52.【实施例二】
53.请参考图2，其为本发明实施例二的栅极驱动电路的结构示意图。如图2所示，所述栅极驱动电路20包括多个级联的移位寄存单元1、起始信号线和扫描区间选择单元2；所述扫描区间选择单元2包括第一开关t1至第五开关t5、开关控制信号线、高电平信号线以及低电平信号线，所述第一开关t1和第三开关t3的源极均与起始信号线连接，所述第一开关t1的漏极与第一级移位寄存单元1的输入端连接，所述第三开关t3的漏极与第a级移位寄存单元1的输入端连接，所述第二开关t2的源极与第a-1级移位寄存单元1的输出端连接，所述第二开关t2的漏极与第a级移位寄存单元1的输入端之间，所述第四开关t4的源极与第a+n级移位寄存单元1的输出端连接，所述第四开关t4的漏极与第a+n+1级移位寄存单元1的输入端连接，所述第五开关t5的源极与所述高电平信号线连接，所述第五开关t5的漏极与所述低电平信号线连接；所述第一开关t1、第二开关t2、第四开关t4和第五开关t5的栅极均与所述开关控制信号线连接，所述开关控制信号线用于传输第一开关控制信号，所述第一开关控制信号在经过所述第五开关t5后产生与所述第一开关控制信号互为反向的第二开关控制信号，所述第三开关t3的栅极用于接收所述第二开关控制信号；其中，a为大于等于2的整数，n为大于1的整数。
54.具体的，所述栅极驱动电路20基于nmos设计，所述第一开关t1至第五开关t5均为nmos开关。其中，所述第五开关t5与高电平信号线、低电平信号线组成一反向电路，所述第五开关t5的源极作为反向电路的输出端，与所述第三开关t3的栅极连接。
55.请继续参考图2，所述反向电路包括第五开关t5、高电平信号线、低电平信号线，所述第五开关t5的栅极与第一开关控制信号线连接，用于接收第一开关控制信号switch，所述第五开关t5的源极与所述高电平信号线连接，用于接收高电平信号vgh，所述第五开关t5的漏极与所述低电平信号线连接，用于接收低电平信号vgl，同时所述第五开关t5的源极与另一开关控制信号线连接，用于输出第二开关控制信号switch'。
56.如图2所示，所述反向电路2还包括一限流电阻r，所述限流电阻r连接于所述高电平信号线与所述第五开关t5的源极之间。
57.当第一开关控制信号switch为高电平时，第五开关t5打开，第二开关控制信号switch'为低电平；当第一开关控制信号switch为低电平时，第五开关t5关闭，第二开关控制信号switch'为高电平。
58.由于所述第二开关控制信号switch'与所述第一开关控制信号switch互为反向，因此，当第一开关控制信号switch为低电平时，第一开关t1、第二开关t2、第四开关t4和第五开关t5均处于截止状态，此时第二开关控制信号switch'为高电平，第三开关t3处于导通状态；当第一开关控制信号switch为高电平时，第一开关t1、第二开关t2、第四开关t4和第五开关t5均处于导通状态，此时第二开关控制信号switch'为低电平，第三开关t3处于截止状态。
59.本实施例与实施例一不同之处在于，栅极驱动电路基于nmos设计，而不是基于pmos设计，5个mos开关的类型是nmos，而不是pmos。相应的，反向电路中的限流电阻r并非连接在低电平信号端与第五开关t5的漏极之间，而是连接在高电平信号端与第五开关t5的源极之间。同时，所述反向电路的输出端是所述第五开关t5的源极，而不是漏极。
60.综上，本发明提供的栅极驱动电路、tft阵列基板和显示装置，通过在栅极驱动电路中设置5个开关，并利用一个控制信号直接或间接地控制这5个开关，进而控制所述栅极驱动电路的扫描范围，避免非显示区域扫描带来的浪费，有效降低了显示器件的整体功耗，大大延长了整机的待机时间，提升了终端客户的体验效果。
61.以上内容是结合具体的优选实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的保护范围。