本实用新型涉及led显示屏驱动技术领域,具体是一种led显示屏单双锁存自动切换芯片。
背景技术:
在低成本的led显示屏中,通常会使用通用单锁存的恒流驱动芯片来进行显示,但是通用单锁存的恒流驱动芯片的刷新率很低。为了led显示屏有更高的刷新率,通常会将通用单锁恒流驱动芯片升级为的通用双锁存恒流驱动芯片,这样可以提高led显示屏的刷新率,但是也会带来一些其它的问题:因为刷新率的提高,会加重led显示屏的下鬼影;当增加消影功能,改善下鬼影时,则可能会带来灯珠反压产生漏电的不良,这个时候,通常又希望能够更换回通用单锁存不带消影功能的恒流驱动芯片。
因此,如何解决上述问题,成为亟待解决的问题。
技术实现要素:
本实用新型针对以上技术问题,提供一种led显示屏单双锁存自动切换芯片,可以根据所选择的驱动程序来自适应对应的工作模式,当使用通用单锁存恒流驱动芯片的程序驱动芯片的时候,切换到通用单锁存恒流驱动的状态;当使用通用双锁存恒流驱动芯片的程序驱动芯片的时候,切换到通用双锁存恒流驱动的状态。
为实现上述目的,本实用新型的技术方案是:
一种led显示屏单双锁存自动切换芯片,包括单锁存/双锁存检测模块和单锁存/双锁存模式切换模块,单锁存/双锁存检测模块接收芯片的数据锁存输入信号和恒流控制输入信号;在计时周期内进行检测,其计时周期大于5us;
单锁存/双锁存检测模块检测是通用单锁存驱动程序还是通用双锁存驱动程序,再将检测结果信号送到单锁存/双锁存模式切换模块;单锁存/双锁存模式切换模块输出口连接恒流输出通道;
单锁存/双锁存模式切换模块根据检测结果信号做出工作模式切换,当使用通用单锁存恒流驱动芯片的程序驱动芯片的时候,切换到通用单锁存恒流驱动的状态;当使用通用双锁存恒流驱动芯片的程序驱动芯片的时候,切换到通用双锁存恒流驱动的状态。
进一步通过芯片的时钟输入信号来产生计时周期。
进一步单锁存/双锁存检测模块连接振荡器,将振荡器的周期控制在计时周期内。
进一步单锁存/双锁存检测模块连接分频器,分频器连接振荡器,振荡器产生时钟信号,分频器将时钟信号分频到满足要求的计时周期内。
进一步单锁存/双锁存检测模块包括三个寄存器,分别为dff1、dff2和dff3,每个寄存器分别设有din、clk、rstn、qn、q五个引脚;
dff1和dff2的din引脚接工作电压vdd,dff3的din引脚接dff2的q引脚;芯片的数据锁存输入信号le接dff1的clk引脚,芯片的恒流控制输入信号oe接dff1的rstn引脚;dff1的qn引脚分别接dff2和dff3的rstn引脚;芯片的低频时钟信号clkl分别接入dff2和dff3的clk引脚;
单锁存/双锁存模式切换模块接入芯片的恒流控制输入信号oe和dff3的qn引脚;
所述的恒流输出通道包括数字模块和恒流输出,数字模块的输出口接恒流输出的输入口,数字模块包括一个寄存器dff4、两个锁存器latch1、latch2,每个锁存器分别设有din、clk、qn、q四个引脚;
dff4的din引脚、clk引脚分别接相应的信号,dff4的q引脚接latch1的din引脚;芯片的数据锁存输入信号le接latch1的clk引脚,latch1的q引脚接latch2的din引脚;单锁存/双锁存模式切换模块的输出口接latch2的clk引脚。
本实用新型与现有技术相比具有如下技术优点:
1、使用该led显示屏单双锁存自动切换芯片的显示屏,可以根据所选择的驱动程序来自适应对应的工作模式;
2、保证了低成本的led显示屏的使用效果,当led显示屏需要更高的刷新率,自动切换至通用双锁存恒流驱动芯片;还能自动切换至通用单锁的恒流驱动芯片,避免灯珠反压产生漏电的不良。
附图说明
图1是本实用新型的结构方框图;
图2是单锁存/双锁存检测模块和恒流输出通道的一种电路实现方式。
具体实施方式
下面将结合附图中的实施例对本实用新型作进一步地详细说明。
如图1所示,本实用新型的led显示屏单双锁存自动切换芯片,包括单锁存/双锁存检测模块和单锁存/双锁存模式切换模块,单锁存/双锁存检测模块接收芯片的数据锁存输入信号和恒流控制输入信号;在计时周期内进行检测,其计时周期大于5us;
单锁存/双锁存检测模块检测是通用单锁存驱动程序还是通用双锁存驱动程序,再将检测结果信号送到单锁存/双锁存模式切换模块;单锁存/双锁存模式切换模块输出口连接恒流输出通道;
单锁存/双锁存模式切换模块根据检测结果信号做出工作模式切换,当使用通用单锁存恒流驱动芯片的程序驱动芯片的时候,切换到通用单锁存恒流驱动的状态;当使用通用双锁存恒流驱动芯片的程序驱动芯片的时候,切换到通用双锁存恒流驱动的状态。
如图1,单锁存/双锁存检测模块连接分频器,分频器连接振荡器,振荡器产生时钟信号,分频器将时钟信号分频到满足要求的计时周期内。
如图2,单锁存/双锁存检测模块包括三个寄存器,分别为dff1、dff2和dff3,每个寄存器分别设有din、clk、rstn、qn、q五个引脚;
如图2,dff1和dff2的din引脚接工作电压vdd,dff3的din引脚接dff2的q引脚;芯片的数据锁存输入信号le接dff1的clk引脚,芯片的恒流控制输入信号oe接dff1的rstn引脚;dff1的qn引脚分别接dff2和dff3的rstn引脚;芯片的低频时钟信号clkl分别接入dff2和dff3的clk引脚;
如图2,单锁存/双锁存模式切换模块接入芯片的恒流控制输入信号oe和dff3的qn引脚;
如图2,恒流输出通道包括数字模块和恒流输出,数字模块的输出口接恒流输出的输入口,数字模块包括一个寄存器dff4、两个锁存器latch1、latch2,每个锁存器分别设有din、clk、qn、q四个引脚;
如图2,dff4的din引脚、clk引脚分别接相应的信号,dff4的q引脚接latch1的din引脚;芯片的数据锁存输入信号le接latch1的clk引脚,latch1的q引脚接latch2的din引脚;单锁存/双锁存模式切换模块的输出口接latch2的clk引脚。
如图1,信号说明如下:
sdi,芯片的数据输入信号,连接至sdipin;
clk,芯片的时钟输入信号,连接至clkpin;
le,芯片的数据锁存输入信号,连接至lepin;
oe,芯片的恒流控制输入信号,代表芯片与
clkr,片内振荡器产生的时钟信号;
clkl,经过分频器之后的低频时钟信号;
mode,工作模式信号;
y,单锁存/双锁存切换信号。
如图1,模块说明如下:
振荡器,用于产生时钟信号clkr;
分频器,用于将时钟信号分频到一个满足要求的低频信号clkl,clkl周期至少大于5us;单锁存/双锁存检测,用于检测接收信号le和oe,判断出芯片应该处于工作模式,并输出工作模式信号mode;
单锁存/双锁切换,用于切换芯片的工作模式,并输出信号y。
如图1,原理说明如下:
1.振荡器产生一个用于计时的时钟信号;
2.分频器将时钟信号分频到需要的计时周期范围,计时周期>5us;
3.在计时周期内进行工作模式检测,检测方法是:在计时周期内,当oe为高电平时,le出现下降沿(或者上升沿,或者le为高电平)时,输出mode=1(芯片工作模式为双锁存模式,否则为单锁存模式);
4.当mode=1时,将芯片切换到双锁存工作模式;当mode=0时,将芯片切换到单锁存工作模式。
如图2,当接收的oe和le是单锁存协议的信号,则工作流程如下:
1.oe=0时,dff1处于复位状态,dff1的输出mode_rn=1,dff2和dff3处于移位工作状态;
2.oe=1时,dff1处于移位工作状态,但此时的le不会出现下降沿,所以dff1的输出mode_rn=1保持不变,dff2和dff3会一直处于移位工作状态不变;
3.在第一个clkl的上升沿到来的时候,dff2会输出a=1;
4.在第二个clkl的上升沿到来的时候,dff3的输出mode=0;
5.当接收的oe和le处于单锁存协议不改变的情况下,单锁存/双锁存检测电路会一直稳输出mode=0;
6.mode=0时,单锁存/双锁存切换电路输出y=0;
7.当y=0时,恒流通道的数字部分的latch2的输入输出会处于直通状态,d1=d0,相当于latch2不起作用,此时只有latch1是正常工作的,所以芯片工作在单锁存状态。
如图2,当接收的oe和le是双锁存协议的信号,则工作流程如下:
1.oe=0时,dff1处于复位状态,dff1的输出mode_rn=1,dff2和dff3处于移位工作状态;
2.oe=1时,dff1处于移位工作状态,当le出现下降沿时,dff1的输出mode_rn=0,dff2和dff3处于复位状态,此时a=0,mode=1;
3.clkl的周期即是检测周期,clk的周期至少大于5um,只要在每一个检测周期内出现第2步的信号,则mode=1会稳定输出,不会改变;
4.当接收的oe和le处于单锁存协议不改变的情况下,单锁存/双锁存检测电路会一直稳输出mode=1;
5.mode=1时,单锁存/双锁存切换电路输出y=oe;
6.当y=oe时,恒流通道的数字部分的latch2的会处于正常的latch状态(oe的高电平锁存数据,低电平常通),此时latch1和latch2都处于正常的工作状态,所以芯片工作在双锁存状态。
综上所述,本实用新型如说明书及图示内容,制成实际样品且经多次使用测试,从测试效果看,证明该实用新型能达到预期目的,实用性毋庸置疑。以上所举实施例仅用来方便说明该实用新型的内容,并非对其作形式上的限制;任何所属技术领域中具有公知常识者,在不脱离本实用新型所提技术特征及相似特征的范畴,利用该实用新型所揭示技术内容所作出局部更改或修饰的等效实施例,均属于本实用新型的保护范围。