一种显示面板及其驱动方法、显示装置与流程

本发明实施例涉及显示技术领域，尤其涉及一种显示面板及其驱动方法、显示装置。

背景技术：

随着显示技术的发展，高刷新频率显示屏已成为一大发展趋势。

现有显示面板工作时，在显示静态画面和动态游戏画面的刷新频率通常不同，具体的，显示静态画面的刷新频率通常较低，例如通常为60hz，而显示动态游戏画面的刷新频率通常较高，例如可以是90hz、120hz或144hz。

然而现有显示面板存在较高刷新频率下显示面板上下区域亮度不一致的问题，尤其在由低刷新频率向高刷新频率切换时，上下区域亮度差异对比更为明显。

技术实现要素：

本发明提供一种显示面板及其驱动方法、显示装置，以实现减小在高刷新频率下，尤其是在低刷新频率向高刷新频率切换时显示面板上下区域的亮度差异，改善显示效果。

第一方面，本发明实施例提供了一种显示面板，包括显示区和显示区周边的非显示区；

在显示区的至少一侧非显示区内设置有栅极驱动电路，以及与栅极驱动电路对应的起始信号线和n条时钟信号线，其中n≥3；栅极驱动电路包括多个级联的移位寄存器，每个移位寄存器包括移位信号输入端，第一级移位寄存器的移位信号输入端与起始信号线电连接；

移位寄存器还包括第一时钟信号输入端、第二时钟信号输入端和输出端，每级移位寄存器的输出端对应电连接至少一条扫描线，其中第kn+i级移位寄存器的第一时钟信号输入端与第i条时钟信号线电连接，第kn+i级移位寄存器的第二时钟输入端与第i+1条时钟信号线电连接其中k≥0，1≤i≤n-1；

第m*n级移位寄存器的第一时钟信号输入端与第n条时钟信号线电连接，第m*n级移位寄存器的第二时钟信号输入端与(m-1)n+1条时钟信号线电连接，其中m≥1；

其中，m、n、k、i均为整数。

可选的，n＝4。

可选的，相邻的两级移位寄存器均通过开关单元级联，其中，第一开关单元所连接的相邻两级移位寄存器中，前一级移位寄存器的输出端与第一开关单元的第一端电连接，后一级移位寄存器的移位信号输入端与第一开关单元的第二端电连接，第一开关单元为栅极驱动电路中的任一开关单元；

可选的，移位寄存器为双向移位寄存器。

可选的，非显示区包括沿扫描线延伸方向位于显示区相对两侧的第一子非显示区和第二子非显示区，

在第一子非显示区内和第二子非显示区内均设置有栅极驱动电路、起始信号线和n条时钟信号线；第一子非显示区和第二子非显示区内同级移位寄存器的输出端连接相同的扫描线。

可选的，移位寄存器包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第一电容和第二电容；

第一晶体管的栅极与第一节点电连接，第一晶体管的第一极与第一时钟信号输入端电连接，第一晶体管的第二极与第二节点电连接；第二晶体管的栅极与第一时钟信号输入端电连接，第二晶体管的第一极与第一电位信号输入端电连接，第二晶体管的第二极与第二节点电连接；

第三晶体管的栅极与第一时钟信号输入端电连接，第三晶体管的第一极与移位信号输入端电连接，第三晶体管的第二极与第一节点电连接；第四晶体管的栅极与第二时钟信号输入端电连接，第四晶体管的第一极与第五晶体管的第二极电连接，第四晶体管的第二极与第三晶体管的第二极电连接；第五晶体管的栅极与第二节点电连接，第五晶体管的第一极与第二电位信号输入端电连接；

第六晶体管的栅极与第二节点电连接，第六晶体管的第一极与第二电位信号输入端电连接，第六晶体管的第二极与移位寄存器的输出端电连接，第一电容的两端分别与第六晶体管的栅极和第一极电连接；

第七晶体管的栅极与第一节点电连接，第七晶体管的第一极与第二时钟信号输入端电连接，第七晶体管的第二极与移位寄存器的输出端电连接；

第二电容的两端分别与第七晶体管的栅极和第二极电连接；

移位寄存器还包括第八晶体管，第八晶体管的栅极与第二电位信号输入端电连接，第八晶体管的第一极与第一节点电连接，第八晶体管的第二极与第七晶体管的栅极电连接。

可选的，显示区内，还包括多条数据线和多个像素电路；

扫描线沿第一方向延伸，每条扫描线连接一行像素电路；

数据线沿第二方向延伸，每条数据线连接一列像素电路；

第一方向与第二方向相交。

第二方面，本发明实施例还提供了一种显示面板的驱动方法，用于驱动第一方面提供的显示面板，显示面板的驱动方法包括：

一帧内，周期性向第一条时钟信号线至第n条时钟信号线依次提供时钟脉冲信号；

其中，在向第一条时钟信号线至第n条时钟信号线依次提供时钟脉冲信号的第一个周期，向起始信号线提供起始脉冲信号，其中起始脉冲信号至少与向第一条时钟信号线提供的时钟信号交叠。

可选的，起始脉冲信号的上升沿与向第一条时钟信号线提供的时钟脉冲信号的上升沿重合，起始脉冲信号与向第n条时钟信号线提供的时钟脉冲信号的下降沿重合。

可选的，显示区内，还包括多条数据线和多个像素电路；数据线沿第二方向延伸，每条数据线连接一列像素电路

驱动方法还包括：

从向第一条时钟信号线至第n条时钟信号线依次提供时钟脉冲信号的第二个周期开始，向数据线提供数据信号。

在周期性向第一条时钟信号线至第n条时钟信号线提供时钟脉冲信号之前，包括：

向起始信号线提供与起始脉冲信号相反的电平信号，以及向n条时钟信号线提供与时钟脉冲信号相反的电平信号。

第二方面，本发明实施例还提供了一种显示装置，包括第一方面提供的显示面板和驱动芯片，驱动芯片包括n个时钟信号输出端，n个时钟信号输出端分别与n条时钟信号线一一对应电连接。

本发明实施例提供的显示面板及其驱动方法和显示装置，通过设置显示面板包括n条时钟信号线，n≥3；并且第kn+i级移位寄存器的第一时钟信号输入端与第i条时钟信号线电连接，第kn+i级移位寄存器的第二时钟输入端与第i+1条时钟信号线电连接其中k≥0，1≤i≤n-1；第m*n级移位寄存器的第一时钟信号输入端与第n条时钟信号线电连接，第m*n级移位寄存器的第二时钟信号输入端与(m-1)n+1条时钟信号线电连接。使得相对于现有只包括两条时钟信号线的显示面板，每条时钟信号线所连接的移位寄存器的个数减少，相应的，时钟信号向显示面板上部的移位寄存器传输以及作为扫描信号输出时所经过的路径会减少，进而使得时钟信号向显示面板上部的移位寄存器传输并作为扫描信号输出时总体的rcloading减小，进而使得时钟信号的上升沿和下降沿的时间缩短，则时钟信号的总体脉冲长度变长，使得显示面板上部像素电路的数据写入时间变长，进而使得显示面板中上下区域像素电路数据写入时间趋于一致，进而改善显示面板上下区域的亮度差异。

附图说明

图1是本发明实施例提供的一种显示面板的结构示意图；

图2是本发明实施例提供的另一种显示面板的结构示意图；

图3是本发明实施例提供的另一种显示面板的结构示意图；

图4是本发明实施例提供的另一种显示面板的结构示意图；

图5是本发明实施例提供的一种显示面板的驱动时序图；

图6是本发明实施例提供的一种移位寄存器的结构示意图；

图7是本发明实施例提供的一种扫描电路的驱动时序图；

图8是本发明实施例提供的一种显示面板的驱动方法的流程图；

图9是本发明提供的另一种显示面板的驱动时序图；

图10是本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

正如背景技术中所述，现有显示面板存在较高刷新频率下显示面板上下区域亮度不一致的问题，尤其在由低刷新频率向高刷新频率切换时，上下区域亮度差异对比更为明显。经发明人研究发现，出现上述问题的原因在于，现有显示面板中，驱动芯片通常设置于显示面板的下部，栅极驱动电路通常设置于显示面板靠左侧和/或靠右侧，现有显示面板通常包括两条为栅极驱动电路提供时钟信号的时钟信号线，该时钟信号从下部驱动芯片延伸至显示面板的上部。栅极驱动电路中包括多个级联的移位寄存器，每个移位寄存器均与两条时钟信号线电连接，两条时钟信号线上的时钟信号分别传输到相邻的两级移位寄存器的输出端，作为扫描信号输出至扫描线，最终通过扫描线传输至像素电路。由于在显示面板上部与显示面板下部与驱动芯片的距离不同，使得向显示面板上部传输的时钟信号，在对应作为扫描信号输出的每条扫描线上都会有rcloading(阻容负载)，导致时钟信号向显示面板上部传输的rcloading较向显示面板下部的rcloading大，使得显示面板上部的像素电路数据电压写入时间较显示面板下部的像素电路数据电压写入时间短，导致显示面板上部的像素电路因数据写入时间不足而数据写入不充分，引起显示面板上部和下部亮度差异明显。尤其在高刷新频率和由低刷新频率向高刷新频率切换时，由于每行像素电路的数据写入时间本身就很短，显示面板上部较大的rcloading会使得数据写入时间更短，更加导致显示面板上下区域的亮度差异。

基于上述原因，本发明实施例提供了一种显示面板，图1是本发明实施例提供的一种显示面板的结构示意图，参考图1，该显示面板100包括：

包括显示区aa和显示区aa周边的非显示区naa；

在非显示区naa的至少一侧设置有栅极驱动电路110，以及与栅极驱动电路110对应的起始信号线sl和n条时钟信号线，其中n≥3；栅极驱动电路110包括多个级联的移位寄存器111，每个移位寄存器111包括移位信号输入端sin，第一级移位寄存器111的移位信号输入端sin与起始信号线sl电连接；

移位寄存器111还包括第一时钟信号输入端c1、第二时钟信号输入端c2和输出端scan，每级移位寄存器111的输出端scan对应电连接至少一条扫描线120，其中第kn+i级移位寄存器111的第一时钟信号输入端c1与第i条时钟信号线电连接，第kn+i级移位寄存器111的第二时钟输入端与第i+1条时钟信号线电连接其中k≥0，1≤i≤n-1；

第m*n级移位寄存器111的第一时钟信号输入端c1与第n条时钟信号线电连接，第m*n级移位寄存器111的第二时钟信号输入端c2与第(m-1)n+1条时钟信号线电连接，其中m≥1；

其中，m、n、k、i均为整数。

具体的，参考图1，显示区aa内，还包括多条数据线130和多个像素电路140；图1以每级移位寄存器111电连接一条扫描线120进行示出，扫描线120沿第一方向x延伸，每条扫描线120连接一行像素电路140；数据线130沿第二方向y延伸，每条数据线130连接一列像素电路140；第一方向x与第二方向y相交。其中像素电路140可以阵列排布，扫描线120用于将扫描信号传输至于之对应电连接的像素电路140。非显示区naa内，设置有栅极驱动电路110，该栅极驱动电路110用于产生扫描信号并输出至扫描线120，其中栅极驱动电路110包括多级级联连接的移位寄存器111，每个移位寄存器111的输出端scan可连接一条扫描线120，并通过输出端scan向与之电连接的扫描线120输出扫描信号。其中，本实施例中的移位寄存器111可以是现有技术中任意由两个时钟信号驱动进行工作的移位寄存器111，本发明实施例在此对移位寄存器111的具体结构不做具体限定。

图1示意性地示出了在显示区aa一侧的非显示区naa设置有栅极驱动电路110的情况，且以显示面板中包括4条时钟信号线为例进行了示例性示出。具体的，参考图1，显示面板包括四条时钟信号线时，分别为第一条时钟信号线sck1、第一条时钟信号线sck2、第一条时钟信号线sck3、第一条时钟信号线sck4，即n＝4时，则1≤i≤3，当k＝0时，i＝1时，则kn+i＝1，即第一级移位寄存器111的第一时钟信号输入端c1与第1(i)条时钟信号线sck1电连接，第一极移位寄存器111的第二时钟信号输入端c2与第2(i+1)条时钟信号线sck2电连接；当k＝0时，i＝2时，则kn+i＝2，第二级移位寄存器111的第一时钟信号输入端c1与第2(i)条时钟信号线sck2电连接，第二级移位寄存器111的第二时钟信号输入端c2与第3(i+1)条时钟信号线sck3电连接；当k＝0时，i＝3时，则kn+i＝3，第三级移位寄存器111的第一时钟信号输入端c1与第3(i)条时钟信号线sck3电连接，第三级移位寄存器111的第二时钟信号输入端c2与第4(i+1)条时钟信号线sck4电连接；m＝1时，m*n＝4，第四级移位器存器的第一时钟信号输入端c1与4(n)第四条时钟信号线sck4电连接，第四级移位寄存器111的第二时钟信号输入端c2与第1((m-1)n+1)条时钟信号线sck1电连接。当k取其他值，以及m取其他值时，与上述连接情况类似，在此不再赘述。其中，第一时钟信号线至第n条时钟信号线上的时钟信号为被依次提供的时钟信号，即第j+1条时钟信号线上的时钟信号在第j条时钟信号线上的时钟信号之后，1≤j≤n-1。

如背景技术中所述的，由于在显示面板上部与显示面板下部与驱动芯片的距离不同，使得向显示面板上部传输的时钟信号，在对应作为扫描信号输出的每条扫描线120上都会有rcloading，导致时钟信号向显示面板上部传输的rcloading较向显示面板下部的rcloading大。示例性的，在显示面板中只有两条时钟信号线时，栅极驱动电路110的每极移位寄存器111与该两条时钟信号线连接，两条时钟信号线上的时钟信号分别作为擦除信号和写入信号，其中写入信号即作为输出至扫描线120的扫描信号。相邻的两级移位寄存器111中，若前一级移位寄存器111的擦除信号为第一时钟信号线上的时钟信号，写入信号为第二时钟信号线上的时钟信号，则后一级移位寄存器111的擦除信号为第二时钟信号线上的时钟信号，写入信号为第一时钟时钟信号线上的时钟信号。示例性的，显示面板中奇数行像素电路140对应的移位寄存器111以第一时钟信号线上的时钟信号为写入信号，以第二时钟信号线上的时钟信号为擦除信号，显示面板中偶数行像素电路140对应的移位寄存器111以第一时钟信号线上的时钟信号为擦除信号，以第二时钟信号线上的时钟信号为写入信号。在第一时钟信号线和第二时钟信号上时钟信号传输过程中，例如向显示面板上部的奇数行，例如第一行像素电路140对应的移位寄存器111传输第一时钟信号时，该第一时钟信号向上传输时，在显示面板中所有奇数行像素电路140对应的移位寄存器111连接的扫描线120上，都会存在rcloading，使得时钟信号rcloading很大，造成在时序上时钟信号的上升沿和下降沿均为斜线，即时钟信号的上升和/或下降时间较长，造成时钟信号的脉冲时长较短，数据电压写入不充分。相应的，第二时钟信号作为写入信号向显示面板上部偶数行像素电路140对应的移位寄存器111传输时，显示面板上部的像素电路也会由于上述原因导致数据电压写入不充分。

而本实施例提供的显示面板中，包括n条时钟信号线，n≥3；并且第kn+i级移位寄存器111的第一时钟信号输入端c1与第i条时钟信号线电连接，第kn+i级移位寄存器111的第二时钟输入端与第i+1条时钟信号线电连接其中k≥0，1≤i≤n-1；第m*n级移位寄存器111的第一时钟信号输入端c1与第n条时钟信号线电连接，第m*n级移位寄存器111的第二时钟信号输入端c2与(m-1)n+1条时钟信号线电连接。示例性的，对于图1所示包括4条时钟信号线的显示面板来说，例如第一条时钟信号线sck1上的时钟信号作为第一级移位寄存器111的写入信号，则在扫描与第一级移位寄存器111电连接的第一行像素电路140时，第一条时钟信号线sck1上时钟信号作为写入信号只需传输至第kn+1级移位寄存器111，对于图1所示显示面板，n＝4，则第一时钟信号线上时钟信号只需传输至第1级移位寄存器111、第5级移位寄存器111、第9级移位寄存器111……相应的，第一条时钟信号线sck1上的时钟信号也只在与第1级移位寄存器111、第5级移位寄存器111、第9级移位寄存器111……电连接的扫描线120存在rcloading；例如第二条时钟信号线sck2上的时钟信号作为第二级移位寄存器111的写入信号，则在扫描与第二级移位寄存器111电连接的第二行像素电路140时，而第二条时钟信号线sck2上时钟信号只需传输至第2级移位寄存器111、第6级移位寄存器111、第10级移位寄存器111……相应的，第二条时钟信号线sck2上的时钟信号也只在与第2级移位寄存器111、第6级移位寄存器111、第10级移位寄存器111……电连接的扫描线120存在rcloading。第三条时钟信号线sck3上的时钟信号作为第三级移位寄存器111的写入信号，以及第四条时钟信号线sck4上的时钟信号作为第四级移位寄存器111的写入信号的原理与上述第一条时钟信号线sck1和第二条时钟信号线sck2的原理相同，在此不再赘述。通过以上分析可知，本实施例提供的显示面板中，包括至少三条时钟信号线，使得相对于现有只包括两条时钟信号线的显示面板，每条时钟信号线所连接的移位寄存器111的个数减少，相应的，时钟信号向显示面板上部的移位寄存器111传输以及作为扫描信号输出时所经过的路径会减少，进而使得时钟信号传输时总体的rcloading减小，进而使得时钟信号向显示面板上部的移位寄存器111传输并作为扫描信号输出书，时钟信号的上升沿和下降沿的时间缩短，则时钟信号的总体脉冲长度变长，使得显示面板上部像素电路140的数据写入时间变长，进而使得显示面板中上下区域像素电路140数据写入时间趋于一致，进而改善显示面板上下区域的亮度差异。

本发明实施例提供的显示面板，通过设置显示面板包括n条时钟信号线，n≥3；并且第kn+i级移位寄存器的第一时钟信号输入端与第i条时钟信号线电连接，第kn+i级移位寄存器的第二时钟输入端与第i+1条时钟信号线电连接其中k≥0，1≤i≤n-1；第m*n级移位寄存器的第一时钟信号输入端与第n条时钟信号线电连接，第m*n级移位寄存器的第二时钟信号输入端与(m-1)n+1条时钟信号线电连接。使得相对于现有只包括两条时钟信号线的显示面板，每条时钟信号线所连接的移位寄存器的个数减少，相应的，时钟信号向显示面板上部的移位寄存器传输以及作为扫描信号输出时所经过的路径会减少，进而使得时钟信号向显示面板上部的移位寄存器传输并作为扫描信号输出时总体的rcloading减小，进而使得时钟信号的上升沿和下降沿的时间缩短，则时钟信号的总体脉冲长度变长，使得显示面板上部像素电路的数据写入时间变长，进而使得显示面板中上下区域像素电路数据写入时间趋于一致，进而改善显示面板上下区域的亮度差异。

在上述技术方案的基础上，可选的，n＝4，即显示面板中包括4条时钟信号线。具体的，经过发明人实验仿真得知，包括4条时钟信号线的显示面板比包括2条时钟信号线的显示面板rcloading显著降低，其中电阻r降低7.3％，电容c降低23％，进而使得显示面板上下区域的充电时间趋于一致，改善高刷新频率时由于数据电压写入时间不足引起的亮度差异。

图2是本发明实施例提供的另一种显示面板的结构示意图，参考图2，可选的，n＝3，即显示面板中包括3条时钟信号线，分别为sck1、sck2和sck3。具体的，显示面板中包括3条时钟信号线，既可以保证显示面板中的时钟信号线条数多于现有显示面板中的两条，进而降低时钟信号的rcloading的同时，保证时钟信号线的条数较少，进而有利于窄边框的实现。

图3是本发明实施例提供的另一种显示面板的结构示意图，参考图3，可选的，相邻的两级移位寄存器111均通过开关单元112级联，其中，第一开关单元所连接的相邻两级所述移位寄存器中，前一级移位寄存器的输出端scan与第一开关单元的第一端r1电连接，后一级移位寄存器的移位信号输入端sin与第一开关单元112的第二端电连接，第一开关单元为栅极驱动电路110中的任一开关单元112；

显示面板100还包括用于控制开关单元导通状态的控制信号线cl，控制信号线cl与各开关单元111的控制端r3电连接。

可选的，开关单元111为晶体管。本实施例的显示面板可以为可折叠显示面板，因现有可折叠显示面板进行部分显示时，通常通过显示面板的部分像素电路行正常显示，部分像素电路行刷黑的方式，即部分像素电路写入正常数据电压，部分像素电路写入黑态数据电压，则写入黑态数据电压时，显示面板也会产生一定的损耗，相应的，时钟信号在对应于写入黑态数据电压的像素电路行所连接的扫描线也会存在rcloading，使得部分显示时rcloading较大，且整个显示面板功耗较大。本实施例提供的显示面板中，设置相邻的两级移位寄存器111均通过开关单元112级联，使得部分显示时，通过控制显示面板在折叠位置处开关单元112的关断来切断折叠位置处相邻两级移位寄存器111之间的信号传输，进而控制显示面板中不需要进行显示的部分对应的移位寄存器111无法输出扫描信号，则作为写入信号的时钟信号不会传输至不需显示部分的像素电路所连接的扫描线，并且与不需进行显示部分的像素电路不进行数据的写入，相对于现有技术对不需进行显示部分的像素电路刷黑的方式，可以降低时钟信号在不需进行显示部分扫描线上的rcloading，并且节省显示面板的整体功耗。

图4是本发明实施例提供的一种驱动时序图，图4所示驱动时序可用于驱动图3所示显示面板，其参考图3和图4，示例性的，当显示面板的折叠位置位于第p(1≤p≤n-1)级移位寄存器所在位置，则可在前p/n帧通过控制信号线cl向各开关单元112传输导通控制信号，其中n为栅极驱动电路中移位寄存器111的总级数，使得前p级移位寄存器输出扫描信号，进而完成前p行像素电路写入数据；在后(1-p/n)帧通过控制信号线cl向各开关单元112传输关断控制信号，使得第p+1级至第n级移位寄存器不输出扫描信号，进而使得第p+1行至第n行像素电路不写入数据。

可选的，图3所示显示面板中，移位寄存器111为双向移位寄存器。

具体的，双向移位寄存器可以实现双向扫描。例如，当双向移位寄存器为正向扫描时，级联的移位寄存器可以实现由第一级逐级向最后一级移位寄存器扫描，扫描信号由第一级逐级输出，显示面板的像素电路由第一行开始驱动发光器件发光。当双向移位寄存器为反向扫描时，级联的移位寄存器可以实现由最后一级逐级向第一级移位寄存器扫描，扫描信号由最后一级逐级输出，显示面板的像素电路由最后一行开始驱动发光器件发光。由此可知，通过设置第一移位寄存器为双向移位寄存器，当显示面板部分显示时，如果显示面板部分显示位于显示面板的第一行至第p行，双向移位寄存器可以为正向扫描驱动，控制信号线cl上开关控制信号在前p/n帧控制开关单元112导通，在后(1-p/n)帧控制开关单元112关断。如果显示面板部分显示位于显示面板的最后一行至倒数第p行，双向移位寄存器可以为反向扫描驱动，开关控制信号在在前p/n帧控制开关单元112导通，在后(1-p/n)帧控制开关单元112关断，其中n为栅极驱动电路所包括移位寄存器的总级数。因此，显示面板部分显示位于显示面板的不同位置时，通过改变双向移位寄存器的扫描方向，可以在不改变开关控制信号时序的情况下使显示面板部分显示正常，从而可以降低驱动显示面板不同部分显示的难度，有利于显示面板的驱动电路设计。

图5是本发明实施例提供的另一种显示面板的结构示意图，参考图5，可选的，非显示区包括沿扫描线延伸方向位于显示区aa相对两侧的第一子非显示区naa1和第二子非显示区naa2，在第一子非显示区naa1内和第二子非显示区naa2内均设置有栅极驱动电路110、起始信号线sl和n条时钟信号线(图5中以显示面板包括3条时钟信号线为例进行了示意性示出)；第一子非显示区naa1和第二子非显示区naa1内同级移位寄存器111的输出端scan连接相同的扫描线120。

具体的，在沿扫描线延伸方向位于显示区aa相对两侧的第一子非显示区naa1和第二子非显示区naa2均设置栅极驱动电路110，且第一子非显示区naa1和第二子非显示区naa2内同级移位寄存器111的输出端scan连接相同的扫描线120，则对显示面板中像素电路进行扫描时，可以从显示区aa的两侧分别向显示面板的中间区域扫描，相对于从显示面板一侧对像素电路进行扫描，可以使得靠近显示面板第一侧和靠近显示面板第二侧的像素电路的扫描时间更加一致，即使得靠近显示面板第一侧和靠近显示面板第二侧的像素电路的数据写入时间更加一致，进而提高显示面板显示均一性。

图6是本发明实施例提供的一种移位寄存器的结构示意图，参考图6，在上述技术方案的基础上，可选的，移位寄存器包括：第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7、第一电容cst1和第二电容cst2；

第一晶体管t1的栅极与第一节点n1电连接，第一晶体管t1的第一极与第一时钟信号输入端c1电连接，第一晶体管t1的第二极与第二节点n2电连接；第二晶体管t2的栅极与第一时钟信号输入端c1电连接，第二晶体管t2的第一极与第一电位信号输入端vgl电连接，第二晶体管t2的第二极与第二节点n2电连接；

第三晶体管t3的栅极与第一时钟信号输入端c1电连接，第三晶体管t3的第一极与移位信号输入端sin电连接，第三晶体管t3的第二极与第一节点n1电连接；第四晶体管t4的栅极与第二时钟信号输入端c2电连接，第四晶体管t4的第一极与第五晶体管t5的第二极电连接，第四晶体管t4的第二极与第三晶体管t3的第二极电连接；第五晶体管t5的栅极与第二节点n2电连接，第五晶体管t5的第一极与第二电位信号输入端vgh电连接；

第六晶体管t6的栅极与第二节点n2电连接，第六晶体管t6的第一极与第二电位信号输入端vgh电连接，第六晶体管t6的第二极与移位寄存器的输出端电连接，第一电容cst1的两端分别与第六晶体管t6的栅极和第一极电连接；

第七晶体管t7的栅极与第一节点n1电连接，第七晶体管t7的第一极与第二时钟信号输入端c2电连接，第七晶体管t7的第二极与移位寄存器的输出端scan电连接；

第二电容cst2的两端分别与第七晶体管t7的栅极和第二极电连接；

优选的，移位寄存器还包括第八晶体管t8，第八晶体管t8的栅极与第一电位信号输入端vgl电连接，第八晶体管t8的第一极与第一节点n1电连接，第八晶体管t8的第二极与第七晶体管t7的栅极电连接。

图7是本发明实施例提供的一种扫描电路的驱动时序图，图7所示驱动时序可适用于图6所示扫描电路，具体的，参考图6和图7，该扫描电路的驱动时序包括三个阶段，各晶体管均为p型晶体管为例进行说明。参考图6和图7，图6所示扫描电路的工作时序如下：

在第一阶段t1，移位信号输入端sin输入低电位信号，第一时钟信号输入端c1输入低电位信号，第二时钟信号输入端c2输入高电位信号。第二晶体管t2的栅极与第一时钟信号输入端c1电连接，因此，第二晶体管t2的栅极输入低电位信号，第二晶体管t2导通，进而使得第二晶体管t2的第一极输入的低电位信号传输至第二节点n2，因此，第二节点n2为低电位，第六晶体管t6根据其栅极的低电位信号而导通，并将第二电位信号输入端vgh输入的高电位信号通过第六晶体管t6传输至移位寄存器的输出端scan，因此输出端scan输出高电位信号。

第三晶体管t3的栅极与第一时钟信号输入端c1电连接，因此第三晶体管t3根据其栅极输入的低电位信号而导通，第三晶体管t3的第一极与移位信号输入端sin电连接，因此，移位信号输入端sin输入的低电位信号传输至第一节点n1；第七晶体管t7的栅极与第一节点n1电连接，因此第七晶体管t7根据其栅极的低电位信号而导通，进而将第二时钟信号输入端c2输入的高电位信号通过第七晶体管t7输出至输出端scan，输出端scan输出的电位为高电位信号。第四晶体管t4的栅极与第二时钟信号输入端c2电连接，因此，在第四晶体管t4的栅极输入高电位信号，第四晶体管t4根据其栅极的高电位而关断。如前所述的，第二节点n2的电位为低电位，因此第五晶体管t5的栅极的电位为低电位，第五晶体管t5根据其栅极的低电位而导通，但是因在该阶段第四晶体管t4是关断的，因此使得第二电位信号输入端vgh输入的高电位信号无法传输至第一节点n1。

并且，如上述分析的，因第一节点n1为低电位，则第一晶体管t1根据其栅极连接的第一节点n1的低电位信号而导通，使得第一时钟信号输入端c1输入的低电位信号传输至第二节点n2。

在第二阶段t2，移位信号输入端sin输入的信号被复位为高电位信号，第一时钟信号输入端c1输入高电位信号，第二时钟信号输入端c2输入低电位脉冲信号。第二晶体管t2的栅极与第一时钟信号输入端c1电连接，因此，第二晶体管t2的栅极输入高电位信号，第二晶体管t2根据其栅极输入的高电位信号而关断，进而使得第二晶体管t2的第一极输入的低电位信号无法传输至第二节点n2。由于第二电容cst2的电荷保持作用，对第七晶体管t7的栅极，也可以说是第一节点n1的电位进行保持，使得第一节点n1保持上一阶段的低电位，相应的，第一晶体管t1的栅极的电位为低电位，因此，第一晶体管t1导通，第二电位信号输入端vgh输入的高电位信号传输至第二节点n2，第六晶体管t6根据其控制端输入的高电位而关断。

第三晶体管t3的栅极与第一时钟信号输入端c1电连接，因此第三晶体管t3根据其栅极输入的高电位信号而关断，移位信号输入端sin输入的信号无法传输至第一节点n1；第四晶体管t4的栅极与第二时钟信号输入端c2电连接，因此，在第四晶体管t4的栅极输入低电位信号，第四晶体管t4导通；第五晶体管t5的栅极与第二节点n2电位相同，即为高电位，因此第五晶体管t5关断，第二电位信号输入端vgh输入的高电位信号无法传输至第一节点n1。

由于第二电容cst2对电荷的存储保持作用，使得第七晶体管t7的栅极保持第一节点n1的低电位，因此第七晶体管t7导通，进而将第二时钟信号输入端c2输入的低电位信号通过第七晶体管t7输出至输出端scan，扫输出端scan输出的电位为低电位信号。即在第二阶段t2，扫描信号输出端scan输出的信号与第二时钟信号输入端c2输入的信号相同。

进入第三阶段t3后，首先第一时钟信号输入端c1输入低电位信号，第二时钟信号输入端c2、扫描信号输入端均输入高电位信号。第二晶体管t2的栅极与第一时钟信号输入端c1电连接，因此，第二晶体管t2的栅极输入低电位信号，第二晶体管t2导通，进而使得第二晶体管t2的第一极输入的低电位信号传输至第二节点n2；则第六晶体管t6根据与其栅极电连接的第二节点n2的低电位而导通，将第一电位信号输入端vgh输入的高电位传输至扫描信号输出端scan。

第三晶体管t3根据与其栅极电连接的第一时钟信号输入端c1输入的低电位信号而导通，因此移位信号输入端sin输入的高电位信号由第三晶体管t3的第一极传输至第一节点n1；第四晶体管t4根据与其栅极电连接的第二时钟信号输入端c2输入的高电位而关断，第五晶体管t5的栅极与第二节点n2电位相同，即为低电位，第五晶体管t5导通。因第一节点n1为高电位，因此第七晶体管t7根据其栅极的高电位信号而关断。即在第三阶段t3，第一时钟信号输入端c1输入低电位信号，第二时钟信号输入端c2、扫描信号输入端均输入高电位信号时，输出端scan输出高电位信号，与第二电位信号输入端vgh输入的电位相同。

在第三阶段t3，第二时钟信号输入端c2输入低电平脉冲信号时，第一时钟信号输入端c1和移位信号输入端sin均输入高电平信号。第二晶体管t2的栅极与第一时钟信号输入端c1电连接，因此，第二晶体管t2的栅极输入高电位信号，第二晶体管t2关断，进而使得第二晶体管t2的第一极输入的低电位信号无法传输至第二节点n2。但是，因第一电容cst1对电荷的存储保持作用，使得第二节点n2保持低电位，相应的，第六晶体管t6导通，第二电位信号输入端vgh输入的高电位传输至扫描信号输出端scan。

第三晶体管t3根据与其栅极电连接的第一时钟信号输入端c1输入的高电位信号二关断；第四晶体管t4根据与其栅极电连接的第二时钟信号输入端c2输入的信号为低电位而导通，第五晶体管t5的栅极与第二节点n2电位相同，即为低电位，因此第五晶体管t5也导通，因此第二电位信号输入端vgh输入的高电位信号通过第五晶体管t5和第四晶体管t4传输至第一节点n1，第一节点n1为高电位，因此第七晶体管t7根据与其栅极电连接的第一节点n1的高电位信号而关断。

需要说明的是，因第八晶体管t8栅极连接的是第一电位信号输入端vgl，即第九晶体管t8的栅极一直输入低电位信号，因此以上各阶段中，第八晶体管t8始终处于导通状态。在第一节点n1与第七晶体管t7的栅极之间设置第八晶体管t8，此时第一节点n1与第七晶体管t7的栅极之间间接连接，可以使得第八晶体管t8可以承受一定的压降，进而降低第七晶体管t7被击穿的风险，提高扫描电路的可靠性。

上述实施例的时序中，第一时钟信号输入端和第二时钟信号输入端输入的时钟信号可以为本发明实施例的显示面板中第j条时钟信号线和第j+1条时钟信号线上的时钟信号，其中1≤j≤n-1；第一时钟信号输入端和第二时钟信号输入端输入的时钟信号可以为本发明实施例的显示面板中第n条时钟信号线和第1条时钟信号线上的时钟信号。

以上实施例中的移位寄存器只是本发明实施例提供的显示面板中所包括移位寄存器的一种示例性结构，本发明实施例的显示面板中，移位寄存器还可以是其他包括第一时钟信号输入端和第二时钟信号输入端的电路结构，本发明实施例在此不做具体限定。

本发明实施例还提供了一种显示面板的驱动方法，该驱动方法用于驱动本发明上述任意实施例提供的显示面板，图8是本发明实施例提供的一种显示面板的驱动方法的流程图，参考图8，该显示面板的驱动方法包括：

步骤210、一帧内，周期性向第一条时钟信号线至第n条时钟信号线依次提供时钟脉冲信号；其中，在向第一条时钟信号线至第n条时钟信号线依次提供时钟脉冲信号的第一个周期，向起始信号线提供起始脉冲信号，其中起始脉冲信号至少与向第一条时钟信号线提供的时钟信号交叠。

图9是本发明提供的另一种显示面板的驱动时序图，该驱动时序图可对应上述显示面板的驱动方法，结合图1，图9所示驱动时序可用于驱动图1所示显示面板。参考图9，在向第一条时钟信号线至第n条时钟信号线依次提供脉冲的第一个周期t21，向起始信号线提供起始脉冲信号，进而使得在第一个周期t21，第一级移位寄存器开始工作，并通过自身输出端输出的信号驱动第二极移位寄存器工作，使得各移位寄存器依次输出扫描脉冲信号。

本发明实施例提供的显示面板的驱动方法，其中显示面板包括n条时钟信号线，n≥3；并且第kn+i级移位寄存器的第一时钟信号输入端与第i条时钟信号线电连接，第kn+i级移位寄存器的第二时钟输入端与第i+1条时钟信号线电连接其中k≥0，1≤i≤n-1；第m*n级移位寄存器的第一时钟信号输入端与第n条时钟信号线电连接，第m*n级移位寄存器的第二时钟信号输入端与(m-1)n+1条时钟信号线电连接。在向第一条时钟信号线至第n条时钟信号线依次提供时钟脉冲信号的第一个周期，向起始信号线提供起始脉冲信号，使得各移位寄存器依次输出扫描脉冲信号。相对于现有只包括两条时钟信号线的显示面板及驱动方法，每条时钟信号线所连接的移位寄存器的个数减少，相应的，时钟信号向显示面板上部的移位寄存器传输以及作为扫描信号输出时所经过的路径会减少，进而使得时钟信号传输时总体的rcloading减小，进而使得时钟信号的上升沿和下降沿的时间缩短，则时钟信号的总体脉冲长度变长，使得显示面板上部像素电路的数据写入时间变长，进而使得显示面板中上下区域像素电路数据写入时间趋于一致，进而改善显示面板上下区域的亮度差异。

继续参考图9，在上述技术方案的基础上，可选的，起始脉冲信号的上升沿与向第一条时钟信号线提供的时钟脉冲信号的上升沿重合，起始脉冲信号与向第n条时钟信号线提供的时钟脉冲信号的下降沿重合。

具体的，起始信号的上升沿与第一条时钟信号线提供的时钟脉冲信号的上升沿重合，起始脉冲信号与向第n条时钟信号线提供的时钟脉冲信号的下降沿重合，可以保证各时钟信号上时钟信号可充分写入到移位寄存器中，保证各移位寄存器正常工作。

可选的，显示区内，还包括多条数据线和多个像素电路；数据线沿第二方向y延伸，每条数据线连接一列像素电路，驱动方法还包括：

从向第一条时钟信号线至第n条时钟信号线依次提供时钟脉冲信号的第二个周期t22开始，向数据线提供数据信号。

结合图9所示驱动时序图，从向第一条时钟信号线至第n条时钟信号线依次提供时钟脉冲信号的第二个周期t22开始，向数据线提供数据信号(其中图9所示时序中data信号可对应一条数据线上的信号)，即从第二个周期t22开始，向显示面板中的像素电路写入数据电压。其中向第一条时钟信号线至第n条时钟信号线依次提供时钟脉冲信号的第二个周期t22开始，每个周期内的各个时钟信号分别对应一级移位寄存器的写入信号传输至扫描线，进而完成对各行像素电路的扫描，进而打开像素电路，相应的向数据线上提供数据信号配合完成像素电路数据信号的写入，例如图9中第一数据写入阶段t221、第二数据写入阶段t222、第三数据写入阶段t223、第四数据写入阶段t224可分别对应4行像素电路数据的写入。具体的，因驱动芯片在显示的初始时刻提供的时钟信号可能存在不够稳定的问题，在从向第一条时钟信号线至第n条时钟信号线依次提供时钟脉冲信号的第二个周期开始，向数据线提供数据信号，使得经过向第一条时钟信号线至第n条时钟信号线依次提供时钟脉冲信号一个周期后，时钟信号逐渐稳定，进而保证各移位寄存器输出的扫描信号的稳定性，保证显示面板正常工作。

本发明实施例还提供的一种显示装置，图10是本发明实施例提供的一种显示装置的结构示意图，参考图10，该显示装置包括本发明上述任意实施例提供的显示面板100，还包括驱动芯片200，驱动芯片200包括n个时钟信号输出端，n个时钟信号输出端分别与n条时钟信号线一一对应电连接，其中图10示意性地示出了n＝4的情况。显示装置可以为图10所示的手机，也可以为电脑、电视机、智能穿戴显示装置等，本发明实施例对此不作特殊限定。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。