像素电路及其制造方法、显示面板和显示装置与流程

本申请涉及显示技术领域，特别是一种像素电路及其制造方法、显示面板和显示装置。

背景技术：

为了提高显示屏的屏占比，当前比较常用的方式是采用挖孔屏(例如“刘海屏”和“水滴屏”等)，如此，可以将摄像头等器件设置在挖孔的位置，从而提高屏占比。然而，挖孔屏会导致显示不良的问题。如何解决挖孔屏显示屏不良的问题成为本领域亟需解决的技术问题。

技术实现要素：

本申请旨在至少解决现有技术中存在的技术问题之一。为此，本申请需要提供一种像素电路及其制造方法、显示面板和显示装置。

本申请实施方式的像素电路用于控制显示面板。所述显示面板包括凹槽、第一显示区和第二显示区。所述凹槽用于设置输入输出模组，所述第一显示区位于所述凹槽的相背两侧。所述像素电路包括存储电容、驱动晶体管和发光元件。所述驱动晶体管用于驱动所述发光元件发光，所述存储电容用于补偿所述驱动晶体管的阈值电压。所述像素电路包括用于控制所述第一显示区的第一像素电路和用于控制所述第二显示区的第二像素电路。所述第一像素电路的存储电容为第一存储电容，所述第二像素电路的存储电容为第二存储电容，所述第一存储电容的电容量大于所述第二存储电容的电容量。

在某些实施方式中，在所述第二存储电容的作用下，流经所述第二像素电路的驱动晶体管的电流的大小为预设电流值；在所述第一存储电容的作用下，流经所述第一像素电路的驱动晶体管的电流的大小为所述预设电流值。

在某些实施方式中，所述第一存储电容包括第一极板和第二极板，所述第二存储电容包括第三极板和第四极板，所述第一极板与所述第三极板的面积相同，所述第二极板的面积大于所述第四极板的面积。

在某些实施方式中，所述像素电路采用行驱动方式进行驱动，所述第一像素电路所在行与所述凹槽所在行相对应。

在某些实施方式中，所述像素电路还包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管，所述第一晶体管用于重置所述驱动晶体管的栅极电压，所述第二晶体管和所述第三晶体管用于将数据信号电压反馈到所述驱动晶体管的栅极，所述第四晶体管和所述第五晶体管用于连接电源的正极、所述驱动晶体管和所述电源的负极以驱动所述发光元件发光，所述第六晶体管用于重置所述发光元件的阳极电压。

本申请实施方式的显示面板包括凹槽、第一显示区、第二显示区和如上所述的像素电路。所述凹槽用于设置输入输出模组。所述第一显示区位于所述凹槽的相背两侧。

本申请实施方式的显示装置包括如上所述的显示面板。

本申请实施方式的制造方法用于制造像素电路。所述像素电路用于控制显示面板，所述显示面板包括凹槽、第一显示区和第二显示区。所述凹槽用于设置输入输出模组，所述第一显示区位于所述凹槽的相背两侧。所述像素电路包括存储电容、驱动晶体管和发光元件。所述驱动晶体管用于驱动所述发光元件发光，所述存储电容用于补偿所述驱动晶体管的阈值电压。所述像素电路包括用于控制所述第一显示区的第一像素电路和用于控制所述第二显示区的第二像素电路。所述制造方法包括：采用第一存储电容形成所述第一像素电路；采用第二存储电容形成所述第二像素电路，所述第一存储电容的电容量大于所述第二存储电容的电容量。

在某些实施方式中，所述制造方法包括：采用预设电容量的第二存储电容形成所述第二像素电路；根据所述预设电容量确定流经所述第二像素电路的驱动晶体管的电流的大小以作为预设电流值；根据所述预设电流值确定所述第一存储电容的电容量；采用所述第一存储电容形成所述第一像素电路。

在某些实施方式中，所述制造方法包括：采用第一极板和第二极板形成所述第一存储电容；采用第三极板和第四极板形成所述第二存储电容，所述第一极板与所述第三极板的面积相同，所述第二极板的面积大于所述第四极板的面积。

本申请实施方式的像素电路及其制造方法、显示面板和显示装置中，由于第一存储电容的电容量大于第二存储电容的电容量，因此，能够增大流经第一像素电路的驱动晶体管的电流，从而提高第一像素电路的发光元件的发光亮度，使得第一像素电路的发光元件与第二像素电路的发光元件的发光亮度一致，即，使得第一显示区的显示亮度与第二显示区的显示亮度一致。

本申请的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。

附图说明

本申请的上述和/或附加的方面和优点从结合下面附图对实施方式的描述中将变得明显和容易理解，其中：

图1和图2是本申请某些实施方式的显示装置的结构示意图。

图3是本申请某些实施方式的像素电路的结构示意图。

图4是本申请某些实施方式的第一存储电容和第二存储电容的结构示意图。

图5是本申请某些实施方式的像素电路的工作示意图。

图6和图7是本申请某些实施方式的像素电路的结构示意图。

图8是本申请某些实施方式的电容量与电流的关系示意图。

图9是本申请某些实施方式的调整电容量与电流差值的关系示意图。

图10至图14是本申请某些实施方式的像素电路的版图示意图。

图15至图17是本申请某些实施方式的制造方法的流程示意图。

附图标记

显示装置1000、显示面板100、像素电路10、存储电容11、下极板ce1、上极板ce2、第一存储电容112、第一极板1122、第二极板1124、第二存储电容114、第三极板1142、第四极板1144、驱动晶体管12、栅极122、源极124和漏极126、发光元件13、第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6、正极vdd、负极vss、第一像素电路16、第二像素电路17、凹槽20、第一显示区30、第二显示区40。

具体实施方式

下面详细描述本申请的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。

为了提高显示屏的屏占比，当前比较常用的方式是采用挖孔屏(例如“刘海屏”和“水滴屏”等)，如此，可以将摄像头等器件设置在挖孔的位置，从而提高屏占比。然而，挖孔屏会导致显示不良的问题。如何解决挖孔屏显示屏不良的问题成为本领域亟需解决的技术问题。

请参阅图1至图4，本申请实施方式的像素电路10可以用于控制显示面板100。显示面板100包括凹槽20、第一显示区30和第二显示区40。凹槽20用于设置输入输出模组，第一显示区30位于凹槽20的相背两侧。像素电路10包括存储电容11、驱动晶体管12和发光元件13。驱动晶体管12用于驱动发光元件13发光，存储电容11用于补偿驱动晶体管12的阈值电压。像素电路10包括用于控制第一显示区30的第一像素电路16和用于控制第二显示区40的第二像素电路17。第一像素电路16的存储电容11为第一存储电容112，第二像素电路17的存储电容11为第二存储电容114，第一存储电容112的电容量大于第二存储电容114的电容量。

请参阅图1，凹槽20可以是圆形、椭圆形的开孔(hole)。请参阅图2，凹槽20也可以是u型、v型的切口(notch)。凹槽20可以用于设置摄像头、接近传感器、光感器等输入输出模组。凹槽20的相背两侧的显示区域即为本申请中的第一显示区域30(也可称作notch区域)。

由于凹槽的存在，使得第一显示区对应的像素数量比第二显示区对应的像素数量少，从而使得第一显示区的扫描信号的负载和第二显示区的扫描信号的负载不一致，从而导致第一显示区和第二显示区的显示亮度不一致，具体表现为：第一显示区的显示亮度小于第二显示区的显示亮度。本申请实施方式的像素电路10中，由于第一存储电容112的电容量大于第二存储电容114的电容量，因此，能够增大流经第一像素电路16的驱动晶体管的电流，从而提高第一像素电路16的发光元件的发光亮度，使得第一像素电路16的发光元件与第二像素电路17的发光元件的发光亮度一致，即，使得第一显示区30的显示亮度与第二显示区40的显示亮度一致。

在某些实施方式中，像素电路10还包括第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5和第六晶体管t6。

请再次参阅图3，第一晶体管t1用于重置驱动晶体管12的栅极电压，第二晶体管t2和第三晶体管t3用于将数据信号电压反馈到驱动晶体管12的栅极122，第四晶体管t4和第五晶体管t5用于连接电源的正极vdd、第一像素电路16的驱动晶体管12和电源的负极vss以驱动发光元件13发光，第六晶体管t6用于重置发光元件13的阳极电压。

驱动晶体管12、第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5和第六晶体管t6可以均为薄膜晶体管(thinfilmtransistor，tft)。具体地，第一晶体管t1的第一源极s1可以与初始化电压vinit相连接，第一晶体管t1的第一栅极与复位信号reset(n)相连接，第一晶体管t1的第一漏极d1分别与第三晶体管t3的第三漏极d3、驱动晶体管12的栅极122及存储电容11的下极板ce1相连接。存储电容11的上极板ce2与正极vdd相连接。正极vdd还与第四晶体管t4的第四源极s4相连接，第四晶体管t4的第四漏极d4与驱动晶体管的源极124相连接，第四晶体管t4的第四栅极和发光信号em相连接。第二晶体管t2的第二源极s2与数据信号data相连接，第二晶体管t2的第二漏极d2与驱动晶体管12的源极124相连接，第二晶体管t2的第二栅极与扫描信号gate相连接。驱动晶体管12的漏极126分别与第三晶体管t3的第三源极s3和第五晶体管t5的第五源极s5相连接。第三晶体管t3的第三栅极与扫描信号gate相连接。第五晶体管t5的第五栅极与发光信号em相连接，第五晶体管t5的第五漏极d5与发光元件13的阳极相连接，发光元件13的阴极与负极vss相连接。第六晶体管t6的第六漏极d6与初始化电压vinit相连接，第六晶体管t6的第六源极s6与发光元件13的阳极相连接，第六晶体管t6的第六栅极与复位信号reset(n+1)相连接，其中reset(n+1)与reset(n)是不同行的reset信号，在本申请的技术方案中，复位信号reset(n+1)与复位信号reset(n)所在行的扫描信号gate相同。

在一个实施例中，驱动晶体管12、第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5和第六晶体管t6均为低电平导通。复位信号reset(n)、扫描信号gate、发光信号em和数据信号data的时序图如图5所示。在t1时间段，复位信号reset(n)为低电平，扫描信号gate为高电平，复位信号reset(n+1)高电平，发光信号em为高电平，第一晶体管t1导通，通过初始化电压vinit重置驱动晶体管12的栅极电压，此时n1节点的电压为vinit，而n2节点没有输入。在t2时间段，复位信号reset(n)为高电平，扫描信号gate为低电平，复位信号reset(n+1)低电平，发光信号em为高电平，第二晶体管t2、第三晶体管t3和第六晶体管t6导通，第六晶体管t6用于重置发光元件13的阳极电压，第二晶体管t2和第三晶体管t3用于将数据信号data的数据信号电压vdata反馈到驱动晶体管12的栅极122，通过反馈后，n1节点的电压为vdata+vth(vth为驱动晶体管12的阈值电压)，n2节点的电压为vdata。在t3时间段，复位信号reset(n)为高电平，扫描信号gate为高电平，复位信号reset(n+1)高电平，发光信号em为低电平，驱动晶体管12、第四晶体管t4和第五晶体管t5导通，第四晶体管t4和第五晶体管t5用于连接电源的正极vdd、第一像素电路16的驱动晶体管12和电源的负极vss以驱动发光元件13发光，此时n1节点的电压为vdata+vth，n2节点的电压为vdd，流经所述驱动晶体管12的电流其中k与存储电容11的电容量呈正相关关系。

在某些实施方式中，像素电路10也可以如图6和图7所示，其中，图6和图7中的第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5和第六晶体管t6的作用、各个信号的工作时序与图3中的六个晶体管的作用、各个信号的工作时序不尽相同，在此不做限定。

在某些实施方式中，在第二存储电容114的作用下，流经第二像素电路17的驱动晶体管12的电流的大小为预设电流值；在第一存储电容112的作用下，流经第一像素电路16的驱动晶体管12的电流的大小为预设电流值。其中，预设电流值的取值范围可以为0.1pa至900na中的任意值。

如此，由于流经第二像素电路17的驱动晶体管12的电流的大小和流经第一像素电路16的驱动晶体管12的电流的大小相等，因此，能够使得第一像素电路16的发光元件与第二像素电路17的发光元件的发光亮度一致，即，使得第一显示区30的显示亮度与第二显示区40的显示亮度一致。

具体地，第二显示区40为正常显示区域，因此，可以先确定用于控制第二显示区40的第二像素电路17的第二存储电容114的电容量以作为预设电容量，利用预设电容量的第二存储电容114形成第二像素电路17。然后利用第二像素电路17控制第二显示区40进行正常显示，此时根据预设电容量的第二存储电容114、电源的电压、数据信号对应的预设数据信号电压(例如为5.7v-5.8v)可确定流经第二像素电路17的驱动晶体管的电流的大小以作为预设电流值。根据预设电流值可以确定第一存储电容112的电容量，例如，请参阅图8，可以预先保存有第一存储电容112与电流值ioled之间的预设关系r1，第二存储电容114与电流值ioled之间的预设关系r2，根据r2可确定预设电容量c2的第二存储电容114对应的预设电流值is，根据预设电流值is与预设关系r1确定第一存储电容112的电容量c1，根据第一存储电容112的电容量c1和第一存储电容112的初始电容量(即预设电容量c2)确定调整电容量δc，在具有初始电容量c2的第一存储电容112上增加调整电容量δc即可得到调整后的具有电容量c1的第一存储电容112，从而利用该第一存储电容112能够使得流经第一像素电路16的驱动晶体管12的电流ioled的大小为预设电流值is。又例如，请参阅图9，可以确定在预设电容量的第一存储电容112的作用下流经第一像素电路16的驱动晶体管12的电流的大小以作为待调整电流值，确定预设电流值和待调整电流值之间的电流差值δioled，根据该电流差值δioled即可确定调整电容量δcst，在具有初始电容量的第一存储电容112上增加调整电容量δcst即可得到调整后的第一存储电容112，从而利用该第一存储电容112能够使得流经第一像素电路16的驱动晶体管12的电流的大小为预设电流值。其中，从图9中可知，在显示面板100的灰阶大于预设灰阶时(预设灰阶例如为8灰阶)，电流差值δioled对应的调整电容量δcst较小，例如显示面板100的灰阶为g255(255灰阶)时，电流差值δioled对应的调整电容量δcst较小；在显示面板100的灰阶小于或等于预设灰阶时(预设灰阶例如为8灰阶)，电流差值δioled对应的调整电容量δcst较大，例如显示面板100的灰阶为g8(8灰阶)时，电流差值δioled对应的调整电容量δcst较小。因此，在显示面板100的灰阶小于或等于预设灰阶时可以采用本申请实施方式的像素电路10(第一存储电容112的电容量大于第二存储电容114的电容量)控制显示面板100，从而使得第一显示区域30的显示亮度与第二显示区40的显示亮度一致。

在某些实施方式中，图3所示的像素电路10的电路版图可以如图10至图14所示，其中，t1至t6分别对应第一晶体管t1至第六晶体管t6，12对应驱动晶体管12，gln-1对应复位信号reset(n)的信号线，gln对应扫描信号gate的信号线，ce1对应存储电容11的下极板ce1，em对应发光信号em的信号线，rl对应初始化电压vinit的信号线，vdd、791和792均对应电源的正极vdd，ce2对应存储电容11的上极板ce2，dat对应数据信号data的信号线，cp1至cp3为源漏金属层的连接线，vh1至vh8为过孔。

请再次参阅图4，在某些实施方式中，第一存储电容112包括第一极板1122和第二极板1124，第二存储电容114包括第三极板1142和第四极板1144，第一极板1122与第三极板1142的面积相同，第二极板1124的面积大于第四极板1144的面积。

由于第一极板1122与第三极板1142的面积相同，第二极板1124的面积大于第四极板1144的面积，因此，能够使得第一极板1122与第二极板1124正对的面积大于第三极板1142与第四极板1144正对的面积，从而使得第一存储电容112的电容量大于第二存储电容114的电容量。

在某些实施方式中，像素电路10采用行驱动方式进行驱动，第一像素电路16所在行与凹槽20所在行相对应。具体地，在像素电路10采用行驱动方式进行驱动时，扫描信号是针对每一行的像素进行驱动，因此，由于凹槽20的存在，导致与凹槽20所在行的像素数量比正常行的像素数量少，从而使得凹槽20所在行相对应的扫描信号的负载与正常行的扫描信号的负载不一致，因此，凹槽20所在行即为第一显示区30所在行，并且第一显示区30位于凹槽20所在行的两侧。

在某些实施方式中，像素电路10采用列驱动方式进行驱动，第一像素电路16所在列与凹槽20所在列相对应。具体地，在像素电路10采用列驱动方式进行驱动时，扫描信号是针对每一列的像素进行驱动，因此，由于凹槽20的存在，导致与凹槽20所在列的像素数量比正常列的像素数量少，从而使得凹槽20所在列相对应的扫描信号的负载与正常列的扫描信号的负载不一致，因此，凹槽20所在列即为第一显示区30所在列，并且第一显示区30位于凹槽20所在列的两侧。

请再次参阅图1和图2，本申请实施方式的显示面板100包括上述任意一种实施方式的像素电路10、凹槽20、第一显示区30和第二显示区40。凹槽20用于设置输入输出模组。第一显示区30位于凹槽20的相背两侧。

本申请实施方式的显示装置1000包括上述任意一种实施方式的显示面板100。显示装置的具体类型不受特别的限制，本领域内常用的显示装置的类型均可，具体例如显示屏、手机、全彩电脑或可穿戴设备等，本领域技术人员可根据显示装置的具体使用要求进行相应地选择，在此不再赘述。显示装置1000除了包括显示面板100外，还可以包括其他必要的组件和结构，以oled显示器为例，具体例如盖板、触控面板、电源和外壳等，本领域技术人员可根据显示装置的具体使用要求进行相应地补充，在此不再赘述。

请参阅图15，本申请实施方式的制造方法，可以用于制造上述任意一种实施方式的像素电路10。像素电路10用于控制显示面板100，显示面板100包括凹槽20、第一显示区30和第二显示区40。凹槽20用于设置输入输出模组，第一显示区30位于凹槽20的相背两侧。像素电路10包括存储电容11、驱动晶体管12和发光元件13。驱动晶体管12用于驱动发光元件13发光，存储电容11用于补偿驱动晶体管12的阈值电压。像素电路10包括用于控制第一显示区30的第一像素电路16和用于控制第二显示区40的第二像素电路17。制造方法包括：

01：采用第一存储电容112形成第一像素电路16；

02：采用第二存储电容114形成第二像素电路17，第一存储电容112的电容量大于第二存储电容114的电容量。

请参阅图16，在某些实施方式中，步骤02包括：

022：采用预设电容量的第二存储电容114形成第二像素电路17；

步骤01包括：

012：根据预设电容量确定流经第二像素电路17的驱动晶体管12的电流的大小以作为预设电流值；

014：根据预设电流值确定第一存储电容112的电容量；

016：采用第一存储电容112形成第一像素电路16。

请参阅图17，在某些实施方式中，制造方法包括：

03：采用第一极板1122和第二极板1124形成第一存储电容112；

04：采用第三极板1142和第四极板1144形成第二存储电容114，第一极板1122与第三极板1142的面积相同，第二极板1124的面积大于第四极板1144的面积。

上述对像素电路10、显示面板100和显示装置1000的解释，同样适用于本申请实施方式的制造方法，在此不再赘述。

在本说明书的描述中，参考术语“一个实施方式”、“某些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合所述实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。

尽管已经示出和描述了本申请的实施方式，本领域的普通技术人员可以理解：在不脱离本申请的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型，本申请的范围由权利要求及其等同物限定。