一种时序控制器、时序控制方法及存储介质与流程

本申请涉及显示技术领域，尤其涉及显示时序技术领域，具体涉及一种时序控制器、时序控制方法及存储介质。

背景技术：

目前的hd(highdefinition，高分辨率)、fhd(fullhighdefinition，全高清)、ud(ultrahighdefinition，超高清)、5k(指显示中的行分辨率)、8k(指显示中的行分辨率)等分辨率随着各种刷新率(如60hz、120hz、144hz、240hz等)的提高，分辨率也越高，也就代表着屏幕越清晰，视觉体验更好。在以往人们的固有印象中，60hz的刷新率已经成为了流畅的标准，已经足以应对日常中大多数的使用环境。但是对于游戏玩家来说，60hz的刷新率也仅仅只能作为流畅的入门标准而已，较高的刷新率已经成为游戏玩家们在游戏中与对手决胜的关键，也许仅仅需要细小的差别就可以战胜对手。fps(framepersecond，帧率)类游戏以及moba(multiplayeronlinebattlearena，多人在线战术竞技)类游戏对于高刷新率的要求更是苛刻，随着刷新率的不断提高，144hz或者165hz的刷新率已经成为了游戏玩家的标准，而现在更是推出了高达240hz的疾速刷新速度。

基于此，随着高分辨率和高刷新率的出现，与之对应的是显示面板各行的充电时间就会缩小，致使各行的像素充电不足，进而导致画异，严重影响品味。比如某分辨率(m*n)，刷新率为k，其中，m为v_total(指每帧画面中的像素行数)，n为h_total(每行画面中的像素个数)。传统的计算一行充电时间t＝1/k/m。通过计算可得知，随着k、m的增大，每行像素可用的充电时间越来越短，如8k@120hz的每行像素充电时长仅仅只有1.85us。如图1所示，但是随着显示面板1尺寸的加大，相应的显示面板内rcloading(阻容负载)也越严重，进而致使距离源驱动器3由近及远端(箭头s所示)的每行像素2充电效果越来越恶化。

技术实现要素：

本申请提供一种时序控制器，解决的随着高分辨率和高刷新率的出现，距离源驱动器由近及远端的每行像素充电效果越来越恶化的问题。

第一方面，本申请提供一种时序控制器，其包括时序控制模块和信号重生模块；被配置为传输数据使能信号和与数据使能信号对应的像素数据，且在像素时钟频率的控制下，处理像素数据的时序控制模块；和被配置为与时序控制模块连接以重生数据使能信号的信号重生模块；其中，数据使能信号被定义为包括每帧视频的垂直有效显示行数和垂直消隐周期；垂直有效显示行数被定义为包括每像素行的水平有效显示像素数和水平消隐周期；且在数据使能信号的重生过程中，水平消隐周期被重生为逐行依次变化的水平消隐周期。

基于第一方面，在第一方面的第一种实施方式中，信号重生模块包括重生单元、写入控制单元、行存储单元以及输出控制单元；重生单元，与时序控制模块连接，用于重生数据使能信号，并根据重生前的数据使能信号生成写数据使能信号和根据重生后的数据使能信号生成读数据使能信号；写入控制单元，与时序控制模块和重生单元连接，用于根据写数据使能信号写入像素数据；行存储单元，与写入控制单元连接，用于存储像素数据；以及输出控制单元，与重生单元、行存储单元以及时序控制模块连接，用于根据读数据使能信号读取并输出像素数据至时序控制模块，和根据读数据使能信号延迟输出新生数据使能信号至时序控制模块。

基于第一方面的第一种实施方式，在第一方面的第二种实施方式中，写入控制单元工作于输入时钟域；输出控制单元工作于输出时钟域；输出时钟域的频率大于输入时钟域的频率。

基于第一方面的第一种实施方式，在第一方面的第三种实施方式中，重生单元侦测并计数水平有效显示像素数，当水平有效显示像素数的数量达到重生单元的预设阈值时，重生单元输出读数据使能信号。

基于第一方面的第一种实施方式，在第一方面的第四种实施方式中，新生数据使能信号滞后于读数据使能信号x个周期；其中，x为不大于3的正数。

基于第一方面的第一种实施方式，在第一方面的第五种实施方式中，在垂直有效显示行数开始前，时序控制器生成一帧视频复位信号；帧视频复位信号控制重生单元和行存储单元进行复位。

第二方面，本申请提供了一种时序控制方法，其包括：在时序控制模块的控制下，信号重生模块进行初始化；信号重生模块对接入的数据使能信号进行参数配置；以及信号重生模块进行数据回传；其中，参数配置包括：赋值数据使能信号的垂直有效显示行数参数、垂直消隐周期参数、水平有效显示像素数参数、水平消隐周期参数以及预设阈值参数；且水平消隐周期参数被配置为逐行依次变化的水平消隐周期参数。

基于第二方面，在第二方面的第一种实施方式中，数据回传具体为：在输入时钟域的调制下，重生单元进行参数配置；重生单元根据接入的数据使能信号，生成写数据使能信号和读数据使能信号；在写数据使能信号的控制下，写入控制单元将接入的像素数据写入行存储单元；以及在输出时钟域的调制下，读数据使能信号控制读出控制单元生成新生数据使能信号，并将像素数据和新生数据使能信号输出至时序控制模块。

基于第二方面的第一种实施方式，在第二方面的第二种实施方式中，输出时钟域的频率大于输入时钟域的频率。

第三方面，本申请提供了一种存储介质，存储介质存储有机器可读取的指令代码，指令代码由机器读取并执行时，实现上述实施方式中的时序控制方法。

本申请提供的时序控制器，通过信号重生模块重生时序控制模块中的数据使能信号，其中，垂直有效显示行数被重生为垂直有效显示周期，能够有效提高每帧画面中各行像素的总充电时长；水平消隐周期能够精确控制每行像素的充电时长，且水平消隐周期的逐行依次变化，能够精确补偿每行像素充电效果。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

图1为传统显示面板中距离源驱动器由近及远的像素行充电效果越来越恶化的结构示意图。

图2为本申请实施例提供的时序控制器的结构示意图。

图3为图2中信号重生模块的结构示意图。

图4为图3中信号重生模块的关键信号时序示意图。

图5为图2中时序控制模块的结构示意图。

图6为图5中图像处理模块的结构示意图。

图7为存储模块与图像处理模块连接的结构示意图。

图8为本申请实施例提供的时序控制方法的流程示意图。

图9为图8中数据回传的流程示意图。

图10为本申请实施例提供的显示装置的结构示意图。

图11为本申请实施例提供的应用于显示装置的充电控制方法的流程示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

如图2所示，本实施例提供了一种时序控制器，其包括时序控制模块10和信号重生模块20，其中，时序控制模块10从前端接入并传输数据使能信号和像素数据，并在像素时钟频率的控制下，对像素数据进行处理，数据使能信号与像素数据是一一对应的关系，数据使能信号用于指示像素数据是否有效，例如，数据使能信号可以但不限于为高电平时，对应的像素数据是有效的；反之，对应的像素数据是无效的，进而输出经过处理后的数据使能信号和像素数据，以对应控制源驱动器和栅驱动器，从而实现画面的正常显示。

信号重生模块20用于接入时序控制模块10中传输的数据使能信号和像素数据，并对数据使能信号进行进行重生，并根据数据使能信号的控制，对像素数据进行传输，其中，数据使能信号被定义为包括每帧视频的垂直有效显示行数v-active和垂直消隐周期v-blank；垂直有效显示行数v-active被定义为包括每像素行的水平有效显示像素数h-active和水平消隐周期h-blank；且在数据使能信号的重生过程中，水平消隐周期h-blank被重生为逐行依次变化的水平消隐周期h-blank。垂直有效显示行数v-active代表一帧画面中有效显示区中的像素行数，垂直消隐周期v-blank代表各个像素行的充电时间总和；水平有效显示像素数h-active代表每个像素行中的像素个数，水平消隐周期h-blank代表对应像素行的充电时间。其中，垂直有效显示行数v-active与垂直消隐周期v-blank之和、水平有效显示像素数h-active与水平消隐周期h-blank之和两者的乘积是相对固定的，仅与画面显示的帧频和像素时钟频率有关；而垂直有效显示行数v-active和水平有效显示像素数h-active与分辨率有关，因此，垂直消隐周期v-blank和水平消隐周期h-blank是相对变化的，当垂直消隐周期v-blank增加时，水平消隐周期h-blank会相对减小；反之亦然。

其中，垂直消隐周期v-blank和水平消隐周期h-blank可以采用时钟数表示其值，时钟数可以为像素时钟的数量。

基于此，本实施例中信号重生模块20在数据使能信号的重生过程中，将水平消隐周期h-blank重生为逐行依次变化的，水平消隐周期h-blank控制对应行像素的充电时间；而行像素在显示面板上是按照阵列分布的，按照行像素距离源驱动器的由近及远，由于面板内传输数据信号的线路阻抗的原因，距离源驱动器由近及远的各行像素的充电效果会越来越恶化，因此，本实施通过将水平消隐周期h-blank重生为逐行依次变化，此处的水平消隐周期h-blank可以为逐行依次递增的，来改善各行像素的充电效果；可以理解的是，如果与水平消隐周期h-blank相对应的行像素是距离源驱动器由远及近的，那么此处的水平消隐周期h-blank可以为逐行依次递减的，进而来改善各行像素的充电效果。

如图5所示，需要进行说明的是，本实施例中的时序控制模块10可以但不限于包括接收模块12、控制模块11、图像处理模块13、输出模块14以及驱动控制信号生成模块15；其中，控制模块11在控制时钟频率的调制下工作，用于协调接收模块12、图像处理模块13、输出模块14以及驱动控制信号生成模块15的有序工作，接收模块12在接收时钟频率的控制下，开始接收数据使能信号和像素数据；接收模块12的输出端与图像处理模块13的输入端连接，图像处理模块13在像素时钟频率的控制下，传输数据使能信号的同时，对像素数据进行加工处理；图像处理模块13的输出端与输出模块14的输入端和驱动控制信号生成模块15的输入端连接，将数据使能信号和处理后的像素数据输出至输出模块14，同时，将数据使能信号输出至驱动控制信号生成模块15，其中，输出模块14和驱动控制信号生成模块15均工作于输出时钟频率下。

如图4和图5所示，可以理解的是，本实施例中的信号重生模块20工作于控制模块11的指令，例如，控制模块11可以接受信号重生模块20中的帧恢复信号，并根据该帧恢复信号对信号重生模块20中的相关寄存器进行清零或者复位操作；又例如，控制模块11可以指示信号重生模块20进行初始化，以将一些配置参数写入到信号重生模块20的存储装置中；需要进行说明的是，信号重生模块20可以但不限于串接于输入模块与图像处理模块13之间，也可以工作于图像处理模块13与输出模块14或者驱动控制信号生成模块15之间，信号重生模块20只是对数据使能信号进行重生和传输，同时传输的还有像素数据，并不影响数据使能信号和像素数据的既有传输路径和接口方式。

需要进行说明的是，接收模块12的接口可以但不限于是v-by-one，简称vbo，是一种面向图像信息传输的数字接口标准技术。因该技术最大可以支持4.0gbps高速信号传输，并且由于其特有的编码方式避免了接收端数据与时钟间的时滞问题，所以vbo技术广泛应用于超高清液晶电视领域，使得超薄超窄电视成为可能。vbo接收的数据中，除了数据使能信号之外，还包括嵌入在数据使能信号中的时序控制信号。

需要进行说明的是，驱动控制信号生成模块15包括栅控制信号生成单元和源控制信号生成单元，分别用于根据新生数据使能信号和输出时钟频率生成对应的栅控制信号和源控制信号，以实现对应的驱动。

如图6所示，需要进行说明的是，图像处理模块13包括依次连接的老化控制单元131、白平衡测试单元132、去抖动单元133、过驱动单元134、配色单元135、行缓存单元136以及交换控制单元137；图像处理模块13中的这些单元较为常见，就不进行一一详述了，需要说明的是，本实施例中提供的信号重生模块20可以但不限于能够串接于任两个单元之间，例如，输出模块14的输出端与信号重生模块20的输入端连接，信号重生模块20的输出端与老化控制单元131的输入端连接；或者是交换控制单元137的输出端与交换控制单元137的输入端连接，信号重生模块20的输出端与输出模块14的输入端和驱动控制信号生成模块15的输入端连接；可以理解的是，本实施例中图像处理模块13的这些单元可以但不限于包括这些已经列出的，只要能够适用信号重生模块20进行接收和输出的单元都可以，并不影响本申请实施例中信号重生模块20的作用和效果即可。可以理解的是，本实施例中图像处理模块13的这些单元的顺序，也可以根据需要进行前置或者后置，并不影响本申请实施例中信号重生模块20的接收和输出即可。

如图7所示，需要进行说明的是，时序控制模块10还包括存储模块16，存储模块16在存储时钟域的条之下进行工作，同时受控于控制模块11的管制。其中，存储模块16可以包括存储控制器和帧缓存器；存储控制器用于在控制模块11的控制下将帧视频数据缓存进入帧缓存器，同样的，存储控制器在控制模块11的控制下再将帧视频数据读出至图像处理模块13；具体地，存储控制器可以与控制模块11、去抖动单元133以及过驱动单元134连接，用于根据控制模块11的指令读出/存入像素数据。

可以理解的是，时序控制模块10还可以包括至少一个振荡器，该振荡器可以提供各种所需的时钟频率，以满足时序控制模块10的工作需求。

如图2和图3所示，在其中一个实施例中，信号重生模块20可以包括重生单元21、写入控制单元22、行存储单元23以及输出控制单元24；其中，重生单元21与时序控制模块10连接，用于接入并重生时序控制模块10输出的数据使能信号，并根据数据使能信号生成写数据使能信号，写数据使能信号、数据使能信号两者是一致的，但是写数据使能信号的输出同步或者滞后于数据使能信号，可以理解的是，当重生单元21接收到数据使能信号时，重生单元21同步输出或者滞后输出写数据使能信号；根据写数据使能信号，写入控制单元22将时序控制模块10输出的像素数据传输至行缓存单元136；同时，重生单元21根据重生后的数据使能信号生成读数据使能信号，重生后的数据使能信号、读数据使能信号两者是一致的，但是读数据使能信号的输出滞后于重生后的数据使能信号；输出控制单元24根据读数据使能信号生成与读数据使能信号一致的新生数据使能信号，输出控制单元24根据读数据使能信号的控制，将存储在行存储单元23中的像素数据读出，然后输出控制单元24分别将新生数据使能信号和像素数据输出至时序控制模块10。

如图3和图4所示，在其中一个实施例中，写入控制单元22工作于输入时钟域，其中，输入时钟域可以但不限于为像素时钟频率；输出控制单元24工作于输出时钟域，其中，输出时钟域作为一个单独时钟频率；输出时钟域的频率大于输入时钟域的频率，从而实现信号重生模块20对像素数据的存储和读出，进而达到一个存储的平衡，即不容易发生存储溢出。

如图4所示，在其中一个实施例中，重生单元21侦测并计数水平有效显示像素数h-active，当水平有效显示像素数h-active的数量达到重生单元21的预设阈值时，可以理解的是水平有效显示像素数h-active在数据使能信号中以上升沿开始，以下降沿结束，可以通过其下降沿进行计数，当水平有效显示像素数h-active达到一定值时，说明对应行的像素数据已经存入了行存储单元23，此时，重生单元21输出读数据使能信号，开始进行读出对应行的像素数据，使写入和读出达到一个相对平衡，不至于读出空白的像素数据。

随着更高频率的出现，可以适当增加该预设阈值，比如4k的显示，可以将该预设阈值设置为200-300之间，8k的显示，可以将该预设阈值设置为300-400之间。

需要说明的是，当水平有效显示像素数h-active的数量达到重生单元21的预设阈值时，读数据使能信号的生成标志置为有效，例如，置为1，此时，以输出时钟域为基准，输出控制单元24将读数据使能信号作为新生数据使能信号输出；相反的，当水平有效显示像素数h-active的数量未达到重生单元21的预设阈值时，读数据使能信号的生成标志置为无效，例如，置为0，此时，以输出时钟域为基准，输出控制单元24将读数据使能信号被置为低电平，则输出控制单元24停止输出。

在其中一个实施例中，新生数据使能信号滞后于读数据使能信号x个周期；其中，x为不大于3的正数，可以理解的是，新生数据使能信号与读数据使能信号是一致的，但是在输出时间上有一定的滞后，即当读数据使能信号产生时，延时x个周期或者相位后，输出控制单元24再输出新生数据使能信号。

如图4所示，在其中一个实施例中，在垂直有效显示行数v-active开始前，时序控制器生成一帧视频复位信号；帧视频复位信号控制重生单元21和行存储单元23进行复位。可以理解的是，垂直有效显示行数v-active以波形为表现形式，其为高电平有效，垂直消隐周期v-blank为低电平，当垂直有效显示行数v-active所在的高电平开始前，时序控制器生成一帧视频复位信号，进而控制重生单元21和行存储单元23中的寄存器进行清零，以清除上一帧视频的残留，避免下一帧视频受到干扰。

如图8所示，在其中一个实施例中，本申请提供了一种时序控制方法，其包括：步骤s10：在时序控制模块10的控制下，信号重生模块20进行初始化；步骤s20：信号重生模块20对接入的数据使能信号进行参数配置；以及步骤s30：信号重生模块20进行数据回传；其中，参数配置包括：赋值数据使能信号的垂直有效显示行数v-active参数、垂直消隐周期v-blank参数、水平有效显示像素数h-active参数、水平消隐周期h-blank参数以及预设阈值参数；且水平消隐周期h-blank参数被配置为逐行依次变化的水平消隐周期h-blank参数。可以理解的是，信号重生模块20设置有外挂存储装置，例如flash芯片，在进行初始化时，时序控制模块10将垂直有效显示行数v-active参数、垂直消隐周期v-blank参数、水平有效显示像素数h-active参数、水平消隐周期h-blank参数以及预设阈值参数写入到该外挂存储装置，为数据使能信号的重生进行必要的准备。

如图9所示，在其中一个实施例中，数据回传具体为：步骤s31：在输入时钟域的调制下，重生单元21进行参数配置；步骤s32：重生单元21根据接入的数据使能信号，生成写数据使能信号和读数据使能信号；步骤s33：在写数据使能信号的控制下，写入控制单元22将接入的像素数据写入行存储单元23；以及步骤s34：在输出时钟域的调制下，读数据使能信号控制读出控制单元生成新生数据使能信号，并将像素数据和新生数据使能信号输出至时序控制模块10。可以理解的是，参数配置是通过将外挂存储装置中的具体参数配置给数据使能信号，其中，具体参数配置可根据分辨率来具体设定。

在其中一个实施例中，本申请提供了一种存储介质，存储介质存储有机器可读取的指令代码，指令代码由机器读取并执行时，实现上述实施方式中的时序控制方法。

如图10所示，本实施例提供了一种显示装置，其包括时序控制器100、数据缓存器200、源驱动器300以及显示面板400；其中，时序控制器100用于接收前端输出的视频信号和数据使能信号，并对数据使能信号的各参数进行具体配置，可以理解的是，数据使能信号被定为包括每帧图像的垂直有效显示行数数据和垂直消隐周期，垂直有效显示行数数据被定义为包括每像素行的水平有效显示像素数数据和水平消隐周期；数据缓存器200的输入端与时序控制器100的输出端连接，数据缓存器200用于缓存视频信号和数据使能信号，且在时序控制器100的控制下，在垂直消隐周期内输出剩余的垂直有效显示行数数据；源驱动器300的输入端与数据缓存器200的输出端连接，源驱动器300接入并根据视频信号和数据使能信号的调制，输出与第一水平消隐周期至第n水平消隐周期一一对应定义的第1列数据信号至第n列数据信号，需要说明的是，第一水平消隐周期定义第1列数据信号，第1列数据信号控制可以控制写入对应行像素的数据电压，从而控制该行像素的充电，同理，第n水平消隐周期定义第n列数据信号；显示面板400的输入端与源驱动器300的输出端连接，以接入第1列数据信号至第n列数据信号，其中，显示面板400配置有距离源驱动器300由近及远的第1行像素至第m行像素，可以理解的是第1列数据信号至第n列数据信号对应充电第1行像素至第m行像素；其中，第一水平消隐周期至第n水平消隐周期一一对应控制第1行像素至第m行像素的充电时间；且分别延长第n/2水平消隐周期至第n水平消隐周期中各周期的时间以提高对应行像素的充电时间。

需要说明的是，本实例中的显示装置通过数据缓存器200将剩余的垂直有效显示行数数据在垂直消隐周期内输出，能够提高整帧图像的总像素行充电时间，同时通过延长第n/2水平消隐周期至所述第n水平消隐周期中各周期的时间，将提高的总像素行充电时间分配至上半屏中各像素行，进而减小了上半屏和下半屏充电率差异的问题，改善了上、下半屏画面显示的均匀性。

如以频率为120hz的ud为例，垂直有效显示行数数据为2160行像素数据，在垂直有效显示区输入结束时，数据缓存器200的缓存区中会留有90行左右的行像素数据，然后在垂直消隐周期内输出缓存区中80行左右的行像素数据，原来一行的充电时间为1秒/120hz/2250，即为3.074微秒，而改过后每个像素行的充电时间变为1秒/120hz/2160，即为3.86微秒，每行充电时间比原来多0.15微秒，这样，提高的总像素行充电时间为0.15微秒与2160之乘积，即为324微秒；然后将这324微秒通过延长第n/2水平消隐周期至所述第n水平消隐周期中各周期的时间，这些周期均为控制上半屏中各像素行的充电时间的，因此，也就提高了上半屏中各像素行的充电时间，改善了上半屏中各像素行的充电率，缩小了下半屏中各像素行的充电率差异，从而改善了上、下半屏画面显示的均匀性。

在其中一个实施例中，第n/2水平消隐周期至第n水平消隐周期的延长时间之和不大于垂直消隐周期内输出剩余的垂直有效显示行数数据所占周期时长。例如，垂直消隐周期内输出剩余的垂直有效显示行数数据所占周期时长为324微秒时，第n/2水平消隐周期至第n水平消隐周期中任一水平消隐周期延长的时间不超过0.3微秒。

其中，第n/2水平消隐周期至第n水平消隐周期的延长时间之和等于垂直消隐周期内输出剩余的垂直有效显示行数数据所占周期时长，可以最大化利用提高的总像素行充电时间，从而最大化提高上半屏的充电率。

在其中一个实施例中，当n为奇数时，进一法并取整n/2。需要进行说明的是，一般情况下，n与列像素分辨率相关，很少出现奇数的情况，如果出现的话，n/2将会带有小数点，这不是本发明想要见到的情况，因此，遇到该种情况时，可对n/2进行进一法处理，得到整数。

在其中一个实施例中，第n/2水平消隐周期至第n水平消隐周期中各周期的延长时间相等。需要进行说明的是，本实施例可以对上半屏的充电率进行整体提高。

在其中一个实施例中，第n/2水平消隐周期至第n水平消隐周期中各周期的延长时间依次递增。需要进行说明的是，本实施例可以对上半屏的充电率区别对待，针对逐渐恶化的情况，逐渐加强充电率，提高上半屏充电率的均一性。

在其中一个实施例中，面对显示面板400时，源驱动器300位于显示面板400的上侧或者下侧。可以理解的是，显示面板400的上侧或者下侧设置有绑定区，源驱动器300以芯片的形式被安装在绑定区。

在其中一个实施例中，显示装置还包括栅驱动器；栅驱动器的输入端与时序控制器100的输出端连接；栅驱动器的输出端与显示面板400电性连接。

在其中一个实施例中，面对显示面板400时，栅驱动器位于显示面板400的左侧和/或者右侧。可以理解的是，显示面板400可以但不限于配置为单侧安装栅驱动器，也可以双侧均安装栅驱动器。

如图10和图11所示，在其中一个实施例中，本申请提供了一种应用于显示装置的充电控制方法，其包括以下步骤：

步骤s100：提供一显示装置，显示装置包括时序控制器100、数据缓存器200、源驱动器300以及显示面板400；

步骤s200：在像素时钟的调制下，时序控制器100接收并传输视频信号和数据使能信号数据使能信号被定为包括每帧图像的垂直有效显示行数数据和垂直消隐周期，垂直有效显示行数数据被定义为包括每像素行的水平有效显示像素数数据和水平消隐周期；

步骤s300：在时序控制器100的控制下，数据缓存器200在垂直消隐周期内输出剩余的垂直有效显示行数数据；

步骤s400：根据视频信号和数据使能信号的调制，源驱动器300输出与第一水平消隐周期至第n水平消隐周期一一对应定义的第1列数据信号至第n列数据信号；以及

步骤s500：显示面板400接入第1列数据信号至第n列数据信号，以对应充电位于显示面板400内且距离源驱动器300由近及远的第1行像素至第m行像素；

其中，第一水平消隐周期至第n水平消隐周期一一对应控制第1行像素至第m行像素的充电时间；且分别延长第n/2水平消隐周期至第n水平消隐周期中各周期的时间以提高对应行像素的充电时间。

可以理解的是，本实施例提供的应用于显示装置的充电控制方法可以但并不限于按照以上步骤顺序，也可以按照其它顺序执行，可以实现其充电控制方法即可。

本实施例提供的应用于显示装置的充电控制方法，通过数据缓存器200将剩余的垂直有效显示行数数据在垂直消隐周期内输出，能够提高整帧图像的总像素行充电时间，同时通过延长第n/2水平消隐周期至所述第n水平消隐周期中各周期的时间，将提高的总像素行充电时间分配至上半屏中各像素行，进而减小了上半屏和下半屏充电率差异的问题，改善了上、下半屏画面显示的均匀性。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上对本申请实施例所提供的时序控制器进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。