一种像素驱动电路、有机发光显示面板及显示装置的制作方法

【技术领域】

本申请涉及显示技术领域，尤其涉及一种像素驱动电路、有机发光显示面板及显示装置。

背景技术：

有机发光显示是目前手机、电视、电脑等显示器的主流技术。与传统的液晶显示相比，有机发光显示具有能耗低、成本低、自发光、视角宽及相应速度快等优点。因此，有机发光显示逐步成为主流显示技术。

由于有机发光显示属于电流驱动，因此，需要稳定的电流来控制其发光。有机发光显示的驱动电流的大小及稳定性主要依赖于有机发光显示像素电路中驱动晶体管传输给有机发光器件的电压的大小及稳定性。现有技术中，由于与驱动晶体管的栅极所连接的其他晶体管存在漏流的问题，则驱动晶体管的栅极电位就会不稳定，进而导致其传输给有机发光器件的电压不稳定，从而使得有机发光显示存在抖屏的问题。

【申请内容】

有鉴于此，本申请实施例提供了一种像素驱动电路、有机发光显示面板及显示装置，以解决以上问题。

第一方面，本申请实施例提供一种像素驱动电路，包括：发光显示模块、发光控制模块、发光驱动模块、连接控制模块及第一初始化模块。其中，发光显示模块包括发光二极管，用于进行发光显示；发光控制模块包括第一控制端、第一输入端及与发光显示模块电连接的第一输出端，用于控制发光驱动电流传输至发光显示模块；发光驱动模块包括第二控制端、与电源电压信号线电连接的第二输入端及与第一输入端电连接的第二输出端，所述发光驱动模块用于产生发光驱动电流；连接控制模块包括第三控制端、第三输入端及与第二控制端电连接第三输出端，用于控制第二控制端与第一初始化模块之间的导通与关断；第一初始化模块包括与第一参考电压信号线电连接的第四输入端和与第三输入端电连接的第四输出端，用于对第二控制端进行初始化；其中，第一控制端与第三控制端电连接，且第一控制端控制第一输入端和第一输出端导通的时间与第三控制端控制第三输入端和第三输出端导通的时间不同。

第二方面，本申请实施例提供一种有机发光显示面板，包括如第一方面提供的像素驱动电路，且像素驱动电路与像素单元一一对应设置。

第三方面，本申请实施例提供一种有机发光显示装置，包括如第二方面提供的有机发光显示面板。

在第一初始化模块的输出端与发光驱动模块的控制端之间设置了连接控制模块，可以在像素驱动电路的发光阶段，同时将第一初始化模块的输入端与输出端、连接控制模块的输入端及输出端之间的连接断开，避免第一初始化模块在发光阶段关断不彻底时发生漏电流从而影响发光驱动模块的控制端的电压，保证发光驱动电路中发光二极管的发光稳定性。同时通过将第一控制端与第三控制端电连接，可以在不影响电路工作的情况下，减少信号线的数量。

【附图说明】

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本申请实施例提供的一种像素驱动电路的示意图；

图2为本申请实施例提供的另一种像素驱动电路的示意图；

图3为本申请实施例提供的一种像素驱动电路的等效电路图；

图4为图3所示电路图对应的一种时序图；

图5为本申请实施例提供的另一种像素驱动电路的等效电路图；

图6为图5所示电路对应的一种时序图；

图7为图5所示电路对应的另一种时序图；

图8为本申请实施例提供的一种有机发光显示面板的示意图；

图9为本申请实施例提供的一种有机发光显示装置的示意图。

【具体实施方式】

为了更好的理解本申请的技术方案，下面结合附图对本申请实施例进行详细描述。

应当明确，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。

应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

本说明书的描述中，需要理解的是，本申请权利要求及实施例所描述的“基本上”、“近似”、“大约”、“约”、“大致”“大体上”等词语，是指在合理的工艺操作范围内或者公差范围内，可以大体上认同的，而不是一个精确值。

应当理解，尽管在本申请实施例中可能采用术语第一、第二、第三等来描述晶体管，但这些晶体管不应限于这些术语。这些术语仅用来将晶体管彼此区分开。例如，在不脱离本申请实施例范围的情况下，第一晶体管也可以被称为第二晶体管，类似地，第二晶体管也可以被称为第一晶体管。

本案申请人通过细致深入研究，对于现有技术中所存在的问题，而提供了一种解决方案。

图1为本申请实施例提供的一种像素驱动电路的示意图，图2为本申请实施例提供的另一种像素驱动电路的示意图，如图1及图2所示，本申请实施例提供的像素驱动电路包括发光显示模块00、发光控制模块01、发光驱动模块02、连接控制模块03及第一初始化模块04。

其中，发光显示模块00包括发光二极管，用于进行发光显示。发光显示模块00中所包括的发光二极管具体可以为micro-led，也可以为有机发光二极管oled。

发光控制模块01，用于控制发光驱动电流是否传输至发光显示模块00以控制其发光。如图1所示，发光控制模块01包括第一控制端cr1、第一输入端in1及第一输出端out1；第一控制端cr1与第一扫描线em电连接并用于控制连发光控制模块01的第一输入端in1与第一输出端out1之间的导通及截止状态，第一输入端in1可以接收发光驱动电流，第一输出端out1与发光显示模块00电连接。当第一扫描线em传输开启信号至第一控制端cr1时，第一控制端cr1控制第一输入端in1与第一输出端out1导通，则第一输入端in1接收到的发光驱动电流可以通过发光控制模块01传输至发光显示模块00使其发光。

发光驱动模块02包括第二控制端cr2、第二输入端in2及第二输出端out2；第二输入端in2与电源电压信号线pvdd电连接，第二输出端out2与第一输入端in1电连接，发光驱动模块02用于产生发光驱动电流。发光驱动模块02产生的发光驱动电流通过其第二输出端out2传输至第一输入端in1。

连接控制模块03包括第三控制端cr3、第三输入端in3及第三输出端out3；第三输出端out3与发光驱动模块02的第二控制端cr2电连接。第三控制端cr3用于控制连接控制模块03的第三输入端in3与第三输出端out3之间的导通及截止状态。当第三控制端cr3控制第三输入端in3与第三输出端out3之间导通时，发光驱动模块02的第一控制端cr2可以通过连接控制模块02接收信号；当连接控制模块03的第三输入端in3与第三输出端out3之间截止时，连接控制模块03可以控制发光驱动模块02的第二控制端cr2与其他信号线和/或其他晶体管之间的信号传输中断。

第一初始化模块04包括第四控制端cr4、第四输入端in4及第四输出端out4；第四控制端cr4与第二扫描线s4连接并用于控制第一初始化模块04的第四输入端in4及第四输出端out4之间的导通或截止状态，第四输入端in4连接第一参考电压信号线ref1，第四输出端out4与第三输入端in3连接。当第二扫描线s4传输开启至第四控制端cr4时，第一初始化模块04的第四输入端in4与第四输出端out4之间导通，第一参考电压信号线ref1传输的第一参考电压可以通过导通的第一初始化模块04传输至导通的连接控制模块03，进而传输至发光驱动模块02的第二控制端cr2，完成对发光驱动模块02的第二控制端cr2的初始化。

在第一初始化模块04的第四输出端out4与发光驱动模块02的第二控制端cr2之间设置了连接控制模块03，可以在像素驱动电路的发光阶段，第一初始化模块04的第四输入端in4与第四输出端out4之间断开连接，同时连接控制模块03的第三输入端in3及第三输出端out3之间断开连接，避免第一初始化模块04在发光阶段关断不彻底时发生漏电流从而影响发光驱动模块02的第二控制端cr2的电压，保证发光驱动电路中发光二极管，具体可以为有机发光二极管oled的发光稳定性。

在本申请实施例中，第一控制端cr1与第三控制端cr3电连接，请参考图1，第一控制端cr1与第三控制端cr3电连的方式为，两者连接同一条第一扫描线em。由于在发光阶段，发光控制模块01的第一输入端in1与第一输出端out1之间应该由第一控制端cr1控制导通，而连接控制模块03的第三输入端in3与第三输出端out3之间应该由第三控制端cr3控制关断，则在发光阶段，第一扫描线em传输的第一使能信号使得第一输入端in1与第一输出端out1导通，而使得第三输入端in3与第三输出端out3之间关断。在初始化阶段，发光控制模块01的第一输入端in1与第一输出端out1之间应该由第一控制端cr1控制关断，而连接控制模块03的第三输入端in3与第三输出端out3之间应该由第三控制端cr3控制导通，则在发光阶段，第一扫描线em传输的第二使能信号使得第一输入端in1与第一输出端out1之间关断，而使得第三输入端in3与第三输出端out3之间导通。

由于连接控制端03主要用于为发光驱动模块02的第二控制端cr2的电位写入，而发光控制模块01主要用于接收发光驱动模块02第二输出端out2输出的电流，则连接控制端03与发光控制模块01不是同时工作的。所以，虽然第一控制端cr1与第三控制端cr3连接同一条第一扫描线em，但是第一控制端cr1控制第一输入端in1和第一输出端out1导通的时间与第三控制端cr3控制第三输入端in3和第三输出端out3导通的时间不同。通过将第一控制端cr1与第三控制端cr3电连接，可以在不影响电路工作的情况下，减少信号线的数量。

本申请实施例提供的像素驱动电路还包括阈值电压抓取模块05及第一电容c1。

阈值电压抓取模块05包括第五输入端in5和第五输出端out5，第五输入端in5与发光驱动模块02的第二输出端out2连接，第五输出端out5与连接控制模块03的第三输入端in3连接。此外，阈值电压抓取模块05还包括第五控制端cr5，第五控制端cr5与第三扫描线s5连接并用于控制阈值电压抓取模块05的第五输入端in5和第五输出端out5之间的导通与截止。

设置阈值电压抓取模块05的目的在于，在发光驱动模块02产生发光驱动电流之前，将发光驱动模块02的第二输入端in2连接的固定电压存储至发光驱动模块02的第二控制端cr2；则在发光驱动模块02产生发光驱动电流时，消除了发光驱动模块02的阈值电压的对发光驱动电压的影响，从而实现了阈值补偿。

第一电容c1包括第一极板和第二极板，第一极板与发光驱动模块02的第二控制端cr2电连接，其中，第一电容c1的作用包括存储与其连接的发光驱动模块02的第二控制端cr2的电压，例如，阈值电压抓取模块05用于将电源电压信号线pvdd传输的电源电压存储至第一电容c1。

需要说明的是，由于阈值电压抓取模块05和第一初始化模块04分别将特定电压传输至发光驱动模块02的第二控制端cr2需要在不同的阶段进行，因此，第五输入端in5和第五输出端out5导通的时间与第四输入端in4和第四输出端out4导通的时间不同。

如图1及图2所示，本申请实施例提供的像素驱动电路还包括数据电压写入模块06，数据电压写入模块06包括第六输入端in6与第六输出端out6，第六输入端in6与第一数据信号线data1电连接，第六输出端out6与第一电容c1的第二极板电连接。此外，数据电压写入模块06还包括第六控制端cr6，第六控制端cr6与第四扫描线s6连接并用于控制数据电压写入模块06的第六输入端in6与第六输出端out6之间的导通与截止。数据电压写入模块06用于将第一数据信号线data1传输的第一数据电压写入第一电容c1。

如图2所示，在本申请的一个实施例中，如图3所示，数据电压写入模块06还包括第七输入端in7及第七控制端cr7，第七输入端in7与第二数据信号线data2电连接；第六控制端cr6与第五扫描线s7连接并用于控制数据电压写入模块06的第七输入端in7与第六输出端out6之间的导通与截止。因此，数据电压写入模块06还用于将第二数据信号线data2传输的第二数据电压写入第一电容c1。

需要说明的是，第一数据电压与第二数据电压通过数据电压写入模块06写入第一电容c1的时间不同，因此，第六输出端out6和第六输入端in6的导通时间与第六输出端out6与第七输入端in7的导通时间不同。

请继续参考图1及图2，本申请实施例提供的像素驱动电路还包括第二初始化模块08，第二初始化模块08包括第八输入端in8及第八输出端out8，第八输入端in8连接第二参考电压信号线ref2，第八输出端out8与发光显示模块00电连接，进而对发光显示模块00进行初始化。例如，第八输出端out8与有机发光二极管oled的阳极连接，进而可以实现对有机发光二极管oled的阳极的初始化。此外，第二初始化模块08还包括第八控制端cr8，第八控制端cr8与第六扫描线s8连接并用于控制第二初始化模块08的第八输入端in8及第八输出端out8之间的导通与截止。当第二初始化模块08的第八输入端in8与第八输出端out8之间导通时，第二参考电压信号线ref2传输的参考电压可以通过导通的第二初始化模块08传输至有机发光二极管oled的阳极，进而完成对有机发光二极管oled的阳极的初始化。

在本申请的一个实施例中，第一初始化模块05和第二初始化模块08可以同时分别完成对发光驱动模块02的第二控制端cr2及对发光模块01的初始化，因此，第六扫描线s8与第二扫描线s2可以复用。此外，第一参考电压信号线ref1与第二参考电压信号线ref2也可以复用。

图3为本申请实施例提供的一种像素驱动电路的等效电路图。

如图3所示，发光控制模块01包括第一晶体管t1，第一晶体管t1的栅极与第一控制端cr1电连接，第一晶体管t1的源极与第一输入端in1电连接，第一晶体管t1的漏极与第一输出端out1电连接。在发光阶段，第一晶体管t1开启，第一晶体管t1将发光驱动模块02产生的发光驱动电流传输至发光显示模块00。

发光驱动模块02包括第二晶体管t2，第二晶体管t2的栅极与第二控制端cr2电连接，第二晶体管t2的源极与第二输入端in2电连接，第二晶体管t2的漏极与第二输出端out2电连接，则第二晶体管t2可以产生发光驱动电流。

连接控制模块03包括第三晶体管t3，第三晶体管t3的栅极与第三控制端cr3电连接，第三晶体管t3的源极与第三输入端in3电连接，第三晶体管t3的漏极与第三输出端out3电连接。若第三晶体管t3开启，则与第三晶体管t3的源极电连接的晶体管可以实现与第二晶体管t2的栅极的导通，若第三晶体管t3关断，则与第三晶体管t3的源极电连接的晶体管可以实现与第二晶体管t2的栅极的关断，从而可以保持第二晶体管t2栅极的电压稳定性。例如，第三晶体管t3在初始化阶段及阈值电压抓取阶段开启，分别实现对发光驱动模块02的第二控制端cr2的初始化及阈值电压写入，第三晶体管t3在发光阶段关断，断开发光驱动模块02的第二控制端cr2与其他晶体管的连接，保证第二晶体管t2栅极的电压稳定，从而实现发光驱动电流的恒定。

由于发光控制模块01的第一控制端cr1与连接控制模块03的第三控制端cr3均与第一扫描线em电连接，且第一晶体管t1与第三晶体管t3分时开启，则第三晶体管t3与第一晶体管t1的沟道类型不同。例如，如图3所示，第一晶体管t1为p型晶体管，第三晶体管t3为n型晶体管，则发光控制模块01与连接控制模块03虽然均由第一扫描线em上传输的信号控制，但是可以实现两者的导通时间不同。此外，第二晶体管t2的沟道类型也可以与第三晶体管t3的沟道类型不同，如图3所示，第二晶体管t2可以为p型晶体管。

并且为了更好地避免漏电流，第三晶体管t3为n型晶体管且其有源层为稳定性更好的金属氧化物有源层。

如图3所示，第一初始化模块04包括第四晶体管t4，第四晶体管t4的栅极与第四控制端cr4连接，第四晶体管t4的源极与第四输入端in4连接，第四晶体管t4的漏极与第四输出端out4连接。在初始化阶段，第四晶体管t4开启，第一参考电压信号线ref1传输参考电压，第四晶体管t4将参考电压通过导通的第三晶体管t3传输至发光驱动模块02的第二控制端cr2，也就是，传输至第二晶体管t2的栅极，完成对第二晶体管t2的初始化。在本申请的一个实施例中，如图3所示，第四晶体管t4可以为p型晶体管。

如图3所示，阈值电压抓取模块05包括第五晶体管t5，第五晶体管t5的源极与第五输入端in5电连接，第五晶体管t5的漏极与第五输出端out5电连接。在阈值电压抓取阶段，第五晶体管t5开启，将电源电压信号线pvdd传输的电源电压通过开启的第三晶体管t3传送至第二控制端cr2，即传送至第二晶体管t2的栅极。在本申请的一个实施例中，如图3所示，第五晶体管t5为p型晶体管。

如图3所示，数据电压写入模块06包括第六晶体管t6，第六晶体管t6的栅极与第六控制端连接，第六晶体管t6的源极与第六输入端in6电连接，第六晶体管t6的漏极与第六输出端电连接。在数据电压写入阶段，第六晶体管t6开启，将第六输入端in6接收的第一数据电压传输至第一电容的第二极板。在本申请的一个实施例中，第六晶体管t6为p型晶体管。

如图3所示，第二初始化模块08包括第八晶体管t8，第八晶体管t8的栅极与第八控制端cr8连接，源极与第八输入端in8连接，漏极与第八输出端out8连接。在初始化阶段，第八晶体管t8开启，将第二参考电压信号线ref2传输的第二参考电压传输至发光模块00，对发光模块00进行初始化。在本申请的一个实施例中，第八晶体管为p型晶体管。

图4为图3所示电路图对应的一种时序图。以下结合图3及图4对图3所对应的实施例的像素驱动电路的工作原理进行说明。本申请实施例提供的像素驱动电路可以用于有机发光显示，在有机发光显示的工作期间，像素驱动电路的工作时段包括多个周期，每个周期包括依次进行的初始化阶段t1、阈值电压抓取阶段t2、数据电压写入阶段t3以及发光阶段t4。需要说明的是，以下以第一晶体管t1、第二晶体管t2、第四晶体管t4、第五晶体管t5、第六晶体管t6及第八晶体管t8均为p型晶体管，第三晶体管t3为n型晶体管为例进行说明。当然，第一晶体管t1、第二晶体管t2、第四晶体管t4、第五晶体管t5、第六晶体管t6及第八晶体管t8中的任意一者也可以为n型晶体管。

在初始化阶段t1，第一扫描线em接收第一使能信号，即高电平信号，第三晶体管t3开启，第一晶体管t1关断；第二扫描线线s4及第六扫描线s8接收开启信号，即低电平信号，第四晶体管t4及第八晶体管t8开启；第三扫描线s5及第四扫描线s6接收关断信号，即高电平信号或者不接收信号，第五晶体管t5、第六晶体管t6关断。同时，第一参考电压信号线ref1传输第一参考电压vref1，第二参考电压信号线ref2传输第二参考电压vref2，第一参考电压vref1为低电平信号，则第一参考电压vref1通过开启的第三晶体管t3及第四晶体管t4到达第二晶体管t2的栅极，控制第二晶体管t2开启，完成对发光驱动模块02的初始化。由于第二晶体管t2的栅极与第一电容c1的第一极板连接，则在初始化阶段，第二晶体管t2的栅极电位与第一参考电压vref1相同。

在阈值电压抓取阶段t2，第一扫描线em接收第一使能信号，即高电平信号，第三晶体管t3开启，第一晶体管t1关断；第三扫描线s5接收开启信号，即低电平信号，第五晶体管t5开启；第二扫描线s4第四扫描线s6及第六扫描线s8接收关断信号，即高电平信号或者不接收信号，第四晶体管t4、第六晶体管t6及第八晶体管t8关断。同时，电源电压信号线pvdd传输电源电压vdd。在阈值电压抓取阶段t2的起始点，第二晶体管t1的栅极电位为第一参考电压vref1，第二晶体管t2的源极电位为电源电压vdd，第二晶体管t2的源极与栅极之间的电位差为(vdd-vref1)，两者的电位差大于0，因此，第二晶体管t2开启，电源电压vdd经过开启的第二晶体管t2的源极与漏极以及开启的第三晶体管t3及第五晶体管t5传输至第二晶体管t2的栅极，使得第二晶体管t2的栅极电位逐渐增加。当第二晶体管t2的栅极电位等于(vdd-|vth|)时，第二晶体管t2开始关断，阈值电压抓取阶段t2结束，此时由于第一电容c1的存在，第二晶体管t2的栅极电位保持在(vdd-|vth|)，其中，vth为第二晶体管t2的阈值电压。

在数据信号写入阶段t3，第四扫描线s6接收开启信号，即低电平信号，第六晶体管t6开启；第一扫描线em不接收信号，第一晶体管t1及第三晶体管t3关断；第二扫描线s4、第三扫描线s5及第六扫描线s6接收关断信号，即高电平信号，第四晶体管t4、第五晶体管t5及第八晶体管t8关断。同时第一数据信号线data1传输第一数据电压vdata1，则由于第一电容c1的存在，第二晶体管t2的栅极电位变为(vdd-|vth|+vdata1)。

在发光阶段，第一扫描线em接收第二使能信号，即低电平信号，第一晶体管t1开启，第三晶体管t3关断；第四扫描线s6接收开启信号，即低电平信号，第六晶体管t6开启；第二扫描线s4、第三扫描线s5、第四扫描线s6及第六扫描线s8接收关断信号，即高电平信号，第四晶体管t4、第五晶体管t5、第六晶体管t6及第八晶体管t8关断。同时，电源电压信号线pvdd传输电源电压vdd，即第二晶体管t2的源极电位为电源电压vdd，此时，第二晶体管t2的源极与栅极之间的电压差可以通过以下关系式获得，具体地为：vsg＝vdd-|vth|-vg＝vdd-|vth|-(vdd-|vth|+vdata1)＝vdata。也就是说，在发光阶段t4，第二晶体管t2的源极和栅极之间的电压差与电源电压vdd及第二晶体管t2的阈值电压|vth|均无关，消除了电源电压vdd在电源电压信号线pvdd上的压降对发光驱动电流的影响，以及第二晶体管t2的阈值电压|vth|对发光驱动电流的影响，从而使得像素驱动电路具备稳定的发光驱动电流，保证了显示效果。

并且在图3所示的像素驱动电路中，对第二晶体管t2栅极的初始化与对发光模块01的初始化可以同时进行，因此第一参考电压信号线ref1与第二参考电压信号线ref2可以复用。

图5为本申请实施例提供的另一种像素驱动电路的等效电路图，图6为图5所示电路对应的一种时序图。

在本申请的一个实施例中，本申请实施例提供的像素驱动电路与图3所示像素驱动电路的不同之处仅在于，数据电压写入模块06还包括第七晶体管t7，第七晶体管t7的栅极与第七控制端cr7连接，第七晶体管t7的源极与第七输入端in7电连接，第七输入端in7与第二数据信号线data2，第二第七晶体管t7的漏极与第六输出端out6电连接。

相较于图4所示的时序，图6所示像素驱动电路对应的时序变化在于：

在阈值电压抓取阶段t2，第四扫描线s6同时接收开启信号，即低电平信号，第六晶体管t6开启；第五扫描线s7同时接收关断信号，即高电平信号，第七晶体管t7关断。同时第一数据信号线data1传输第一数据电压vdata1，即在阈值电压抓取阶段t2，电源电压vdd与第一数据电压vdata1同时分别写入第一电容c1的第一极板和第二极板。

在数据电压写入阶段t3，第四扫描线s6同时接收关断信号，即高电平信号，第六晶体管t6关断；第五扫描线s7同时接收开启信号，即低电平信号，第七晶体管t7开启；其他晶体管也关断。同时第二数据信号线data2传输第二数据电压vdata2，则第二数据电压vdata2通过第七晶体管t7写入第一电容c1的第一极板。由于第一电容c1的存在，则第二晶体管t2的栅极电位变为(vdata2-vdata1+vdd-|vth|)。

那么在发光阶段t4，第二晶体管t2的源极与栅极之间的电压差为：vsg＝vdd-|vth|-vg＝vdd-|vth|-(vdata2-vdata1+vdd-|vth|)＝vdata1-vdata2。也就是说，在发光阶段t4，第二晶体管t2的源极和栅极之间的电压差与电源电压vdd及第二晶体管t2的阈值电压|vth|均无关，消除了电源电压vdd在电源电压信号线pvdd上的压降对发光驱动电流的影响，以及第二晶体管t2的阈值电压|vth|对发光驱动电流的影响，从而使得像素驱动电路具备稳定的发光驱动电流，保证了显示效果。

图7为图5所示电路对应的另一种时序图，图7所示的时序与图6所示的时序不同之处在于，发光阶段与数据电压写入阶段并入一个阶段进行，将该合并和的阶段仍然称之为发光阶段t3，则第五扫描线s7接收开启信号与第一扫描线em接收第二使能信号的时间相同。在本实施例中，缩短了像素驱动电路的工作周期，或者提高了驱动电路控制的发光时长；此外，由于第五扫描线s7接收开启信号的时间与第一扫描线em接收第二使能信号的时间相同，则第五扫描线s7可以与第一扫描线复用，即第七晶体管的栅极与第一控制端cr1及第三控制端cr3电连接。

此外，当像素驱动电路中存在第七晶体管t7时，在发光阶段，由于第二晶体管t2的源极与栅极之间的电压差为(vdata1-vdata2)，且第二晶体管t2为p型晶体管，则第一数据电压vdata1应该大于第二数据电压vdata2，则vdata2可以等于第一参考电压vref1和/或第二参考电压vref2。并且进一步地，第一参考电压信号线ref1、第二参考电压信号线ref2及第二数据信号线data2可以复用。

此外，当上一级像素驱动电路的第二数据信号线data2可以与本级像素驱动电路中的第二参考电压信号线ref2和/或第一参考电压信号线ref1复用，也就是上一级的第二数据电压写入时同时完成对本级发光模块00及发光驱动模块02的初始化，进一步减少信号线的数量，并缩短工作周期。

图8为本申请实施例提供的一种有机发光显示面板的示意图。如图8所示，本申请实施例提供的有机发光显示面板包括多个像素单元p，每个像素单元p对应一个像素驱动电路。并且像素驱动电路中的发光显示模块01与各晶体管位于不同膜层，其中，像素驱动电路中的第一晶体管t1与发光显示模块01通过过孔电连接。

本申请实施例提供的有机发光显示面板中，像素驱动电路功能优良且信号线数量较少，因此有机发光显示面板的有效发光面积较大。

图9为本申请实施例提供的一种有机发光显示装置的示意图。如图9所示，本申请实施例提供的有机发光显示装置可以为手机，此外，本申请实施例提供的有机发光显示装置也可以为电脑、电视等显示装置。本申请实施例提供的有机发光显示装置包括上述实施例提供的有机发光显示面板。有机发光显示装置包括显示区aa和位于显示区aa外围的非显示区bb，其中，像素驱动电路设置在显示区aa内。

本申请实施例提供的有机发光显示装置中，像素驱动电路功能优良且信号线数量较少，因此有机发光显示装置的有效发光面积较大。

以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。