1.一种电子装置，其特征在于，包括：
像素阵列，设置在基板上且包括多个子像素行；以及
第一驱动电路，设置在所述基板上，并且位于所述像素阵列的一侧，其中所述第一驱动电路包括：
多个解多路复用器电路，包括第一解多路复用器电路；以及
多个开关电路，包括第一开关电路，其中所述第一开关电路耦接所述第一解多路复用器电路，且所述第一解多路复用器电路耦接所述多个子像素行的至少三个。
2.根据权利要求1所述的电子装置，其特征在于，所述多个解多路复用器电路包含第二解多路复用器电路，所述多个开关电路包含第二开关电路，其中所述第一开关电路提供第一驱动信号至所述第一解多路复用器电路，并且所述第二开关电路提供第二驱动信号至所述第二解多路复用器电路，且所述第一驱动信号的时序与所述第二驱动信号的时序不同。
3.根据权利要求2所述的电子装置，其特征在于，所述第一开关电路接收第一输出信号以及第一开关信号，以依据所述第一输出信号以及所述第一开关信号来提供所述第一驱动信号，并且所述第二开关电路接收所述第一输出信号以及第二开关信号，以依据所述第一输出信号以及所述第二开关信号来提供所述第二驱动信号，其中所述第一开关信号与所述第二开关信号的时序不同。
4.根据权利要求3所述的电子装置，其特征在于，所述多个解多路复用器电路包含第三解多路复用器电路，所述多个开关电路包括第三开关电路，所述第三开关电路提供第三驱动信号至所述第三解多路复用器电路，并且所述多个解多路复用器电路包含第四解多路复用器电路，所述多个开关电路包括第四开关电路，所述第四开关电路提供第四驱动信号至所述第四解多路复用器电路，
其中所述第一驱动信号至所述第四驱动信号的时序不同。
5.根据权利要求4所述的电子装置，其特征在于，所述第三开关电路接收第二输出信号以及所述第一开关信号，以依据所述第二输出信号以及所述第一开关信号来提供所述第三驱动信号，并且所述第四开关电路接收所述第二输出信号以及所述第二开关信号，以依据所述第二输出信号以及所述第二开关信号来提供所述第四驱动信号，其中所述第一输出信号与所述第二输出信号的时序不同。
6.根据权利要求5所述的电子装置，其特征在于，所述第一驱动电路还包括：
相位缓存器；以及
多个输出电路，耦接所述相位缓存器，其中所述多个输出电路的每一个耦接所述多个开关电路的每两个。
7.根据权利要求6所述的电子装置，其特征在于，所述多个输出电路包括第一输出电路及第二输出电路，所述第一输出电路依据第一时钟信号来输出所述第一输出信号至所述第一开关电路以及所述第二开关电路，并且所述第二输出电路依据第二时钟信号来输出所述第二输出信号至所述第三开关电路以及所述第四开关电路，其中所述第一输出信号的时序与所述第二输出信号的时序不同。
8.根据权利要求1所述的电子装置，其特征在于，还包括：
第二驱动电路，设置在所述基板上，并且位于所述像素阵列的另一侧，其中所述第二驱动电路包括：
另多个解多路复用器电路，其中所述像素阵列还包括另多个子像素行，且所述另多个解多路复用器电路各别耦接所述另多个子像素行中的至少三个；以及
另多个开关电路，其中所述另多个开关电路各别耦接所述另多个解多路复用器电路的其中一个。
9.根据权利要求8所述的电子装置，其特征在于，所述多个解多路复用器电路耦接所述像素阵列的奇数像素行，并且所述另多个解多路复用器电路耦接所述像素阵列的偶数像素行。
10.根据权利要求3所述的电子装置，其特征在于，所述像素阵列的其中一列接收一数据信号，所述数据信号中相同的波形信号的时序对应所述第一开关信号的时序及所述第二开关信号的时序。