显示屏的数据传输方法、数据接收方法、发送卡及接收卡与流程

本发明涉及显示屏领域，尤其涉及一种显示屏的数据传输方法、数据接收方法、发送卡及接收卡。
背景技术：
：随着技术的发展以及人们的使用需求，现有led显示屏的分辨率越来越高。而随着led显示屏分辨率的提高，相应的led显示屏进行数据显示时需要传输和处理的数据量也越来越多。这就对led显示屏在进行数据显示时的数据传输速度提出了高的要求。然而，现有的led显示屏的数据传输方式仍然无法很好的适用于高分辨率场景中数据的高效率传输。技术实现要素：本发明所要解决的技术问题是：提供一种显示屏的数据传输方法、数据接收方法、发送卡及接收卡，能够提高高分辨率显示屏的控制系统的数据传输效率。为了解决上述技术问题，本发明采用的一种技术方案为：一种显示屏的数据传输方法，包括步骤：接收视频源数据，根据所述视频源数据确定所述显示屏的显示数据；接收所述显示屏的控制数据以及查询数据；将所述显示数据、控制数据以及查询数据分别通过独立的数据传输通道并行传输至接收卡。为了解决上述技术问题，本发明采用的另一种技术方案为：一种显示屏的数据接收方法，包括步骤：分别通过独立的数据传输通道并行接收发送卡发送的显示数据、控制数据以及查询数据；根据接收到的数据的类型执行对应的操作。为了解决上述技术问题，本发明采用的另一种技术方案为：一种显示屏的发送卡，包括第一存储器、第一处理器及存储在所述第一存储器上并可在所述第一处理器上运行的第一计算机程序，所述第一处理器执行所述第一计算机程序时实现上述一种显示屏的数据传输方法中的各个步骤。为了解决上述技术问题，本发明采用的另一种技术方案为：一种显示屏的接收卡，包括第二存储器、第二处理器及存储在所述第二存储器上并可在所述第二处理器上运行的第二计算机程序，所述第二处理器执行所述第二计算机程序时实现上述一种显示屏的数据接收方法中的各个步骤。本发明的有益效果在于：通过发送卡将显示屏传输的数据划分成显示数据、控制数据和查询数据，并将三种数据分别通过独立的数据传输通道并行传输至接收卡，通过数据的划分并进行并行传输，提高了显示屏控制系统内部视频数据的传输效率，非常适用于传输高色深、高帧率、高分辨率的视频数据，并且提高了单个接收卡的输入、输出带宽，从而使得单个接收卡的带载能力增强，需要的接收卡数量会减少，从而能够减少控制系统接收卡数目，降低了系统成本和风险。附图说明图1为本发明实施例的一种显示屏的数据传输方法的步骤流程图；图2为本发明实施例的一种显示屏的数据接收方法的步骤流程图；图3为本发明实施例的一种显示端的发送卡的结构示意图；图4为本发明实施例的一种显示屏的接收卡的结构示意图；图5为本发明实施例的一种显示屏的数据传输系统的结构示意图；图6为本发明实施例一的显示屏的控制系统的结构示意图；图7为本发明实施例的发送卡的结构示意图；图8为本发明实施例的发送卡进行内存访问的结构示意图；图9为本发明实施例的接收卡的结构示意图；图10为本发明实施例的接收卡对接收的数据帧的处理流程图；图11为本发明实施例二的显示屏的控制系统的结构示意图；图12为本发明实施例的显示模组与接收卡的对应示意图；图13为本发明实施例的发送卡与接收卡的交互流程图；图14为本发明实施例的发送卡与接收卡之间实现反馈的流程图；图15为本发明实施例的通道连接状态查询的流程图；标号说明：1、发送卡；2、第一存储器；3、第一处理器；4、接收卡；5、第二存储器；6、第二处理器；7、一种显示屏的数据传输系统。具体实施方式为详细说明本发明的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。名称解释：aurora:它是一个用于在点对点串行链路间移动数据的可扩展轻量级链路层协议。这为物理层提供透明接口，让专有协议或业界标准协议上层能方便地使用高速收发器。虽然使用的逻辑资源非常少，但aurora能提供低延迟高带宽和高度可配置的特性集。在xilinxfpga上使用是免费的，而且在asic上能以名义成本通过单独的许可证协议得到支持；xilinxfpga：可编程逻辑器件供应商赛灵思；asic：专用器件；bonding：高速线路之间是绑定并行使用；serdes:赛灵思fpga高速收发器；ufc：userflowcontrol；ip：知识产权；axi：一种总线协议；user-k：用户k码；auroraip：aurora协议知识产权；auroratx：aurora发送模块；aurorarx：aurora接收模块；axistream：axi总线流传输；8b10b：aurora编码位数(输入8bit，输出10bit)；64b66b：aurora编码位数(输入64bit，输出66bit)；crc：循环冗余校验；systemcontrol：系统控制。请参照图1，一种显示屏的数据传输方法，包括步骤：接收视频源数据，根据所述视频源数据确定所述显示屏的显示数据；接收所述显示屏的控制数据以及查询数据；将所述显示数据、控制数据以及查询数据分别通过独立的数据传输通道并行传输至接收卡。由上述描述可知，本发明的有益效果在于：通过发送卡将显示屏传输的数据划分成显示数据、控制数据和查询数据，并将三种数据分别通过独立的数据传输通道并行传输至接收卡，通过数据的划分并进行并行传输，提高了显示屏控制系统内部视频数据的传输效率，非常适用于传输高色深、高帧率、高分辨率的视频数据，并且提高了单个接收卡的输入、输出带宽，从而使得单个接收卡的带载能力增强，需要的接收卡数量会减少，从而能够减少控制系统接收卡数目，降低了系统成本和风险。进一步的，所述将所述显示数据、控制数据以及查询数据分别通过独立的数据传输通道并行传输至接收卡包括：将所述显示数据、控制数据以及查询数据基于aurora协议分别通过独立的数据传输通道并行传输至接收卡。由上述描述可知，基于aurora协议实现数据的传输，进一步提高了数据的传输速率，数据传输速率可以到达serdes的标称速度。进一步的，所述显示数据通过auroraip核的user-data通道进行传输；所述控制数据通过auroraip核的ufc通道进行传输；所述查询数据通过auroraip核的user－k通道进行传输。由上述描述可知，通过auroraip核的user-data/ufc/user-k通道来分别传输显示数据、控制数据和查询数据，能够很好地实现各个并行传输通道之间物理上的相互独立。进一步的，所述接收卡与所述显示屏分割成的预设块数的显示模组一一对应；在所述显示屏上所在列相同的显示模组对应的接收卡串联连接。由上述描述可知，根据显示屏分割成的预设块数的显示模组设置与显示模组一一对应的接收卡，并且将属于相同列的显示模组对应的接收卡进行串联，实现了对高分辨率的视频的分割以及分组并行显示，进一步提高了数据传输效率。进一步的，所述根据所述视频源数据确定所述显示屏的显示数据包括：解析所述视频源数据，确定所述显示屏的显示数据；将所述显示数据保存到第一fifo中并进行同步；基于axi协议从所述第一fifo中读取所述显示数据，并通过突发传输模式将读取的所述显示数据写入内存。进一步的，还包括步骤：所述发送卡接收数据读取请求，基于axi协议从所述内存中以突发传输模式读取显示数据；所述发送卡将读取的所述显示数据保存至第二fifo中并同步；所述发送卡根据所述预设块数对同步后的显示数据进行分割并同步。由上述描述可知，借助fifo和axi协议实现了对数据的同步写入以及同步读取，保证了数据传输的有序性和鲁棒性。进一步的，还包括：所述发送卡根据所述视频源数据确定所述显示屏的行场同步信号；所述发送卡根据所述行场同步信号对所在列不同的接收卡传输的显示数据进行同步。由上述描述可知，所述视频源数据中还包括显示屏的行场同步信号，通过解析出行场同步信号能够实现在对视频进行分割以及分组并行显示的过程中，不同列的显示模组之间显示的同步性，保证了视频显示的可靠性。进一步的，所述发送卡按照预设的帧格式将所述显示数据、控制数据以及查询数据分别组成显示帧、控制帧以及查询帧；所述发送卡将所述显示帧、控制帧以及查询帧基于aurora协议分别通过独立的数据传输通道并行传输至接收卡。由上述描述可知，通过自定义的高效率帧格式，将显示数据、控制数据以及查询数据分别组帧形成显示帧、控制帧以及查询帧，能够保证发送卡和接收卡之间数据传输的有序高效的进行。进一步的，所述显示帧包括场同步帧和视频帧；所述接收卡根据接收到的数据的类型执行对应的操作包括：所述接收卡判断所述接收的数据的类型，如果是场同步帧，根据所述场同步帧生成场同步信号以实现数据的同步发送，并对所述场同步帧基于aurora协议进行透明传输；如果是视频帧，根据所述视频帧生成行同步信号以用于驱动所述显示屏显示，截取与所述接收卡对应的显示区域的视频帧，将所述截取的视频帧缓存入内存，并对所述视频帧基于aurora协议进行透明传输；如果是控制帧或查询帧，检测所述控制帧或查询帧中携带的接收设备标识是否为所述接收卡的标识，若是所述接收卡的标识，判断所述控制帧或查询帧是否携带数据，若携带，则将所述数据缓存到ram，若没有携带，从所述控制帧或查询帧中提取对应的参数；若不是所述接收卡的标识，则对所述控制帧或查询帧基于aurora协议进行透明传输；所述接收卡分别通过独立的数据传输通道并行传输所述场同步帧、视频帧、控制帧以及查询帧。由上述描述可知，接收卡基于接收的数据帧的不同帧格式确定对应的帧类型，从而进行对应的数据处理，在数据处理的同时会基于aurora协议对接收到的各种不同类型的数据帧通过独立的数据通道并行传输，保证了数据传输的有效性和高效性。进一步的，还包括步骤：所述发送卡实时接收所述接收卡发送的针对所述显示帧、控制帧或查询帧的反馈信号。由上述描述可知，通过接收卡反馈针对显示帧、控制帧或查询帧的信号，实现了对显示视频的实时回传监视。进一步的，所述发送卡发送连接状态查询帧给所述接收卡；所述接收卡发送包含正向和反馈的数据传输通道的连接状态的查询反馈帧给所述发送卡；所述发送卡根据接收卡发送的查询反馈帧确定总的通道数。由上述描述可知，通过发送连接状态查询帧能够对串行通道连接数目进行检测，从而实现对通道数的自动识别。进一步的，所述接收卡发送的针对所述显示数据、控制数据或查询数据的反馈信号基于aurora协议分别通过独立的数据传输通道并行传输至所述发送卡；所述接收卡使用的数据传输通道与所述发送卡使用的数据传输通道相互独立。由上述描述可知，利用aurora传输协议支持独立双工模式的特性设计视频数据回传通道，不会对视频传输通道造成影响，并且由于aurora能够提供低延迟、高带宽和高度可配置的特性集，因此，能够保证显示视频回传监控的实时性。进一步的，还包括：所述接收卡对在所述数据传输通道上传输的数据进行crc校验，若crc校验结果为数据发生错误，向所述发送卡反馈所述crc校验结果。由上述描述可知，通过对数据传输通道上传输的数据进行crc校验，校验出错的数据进行即时反馈，实现了crc校验功能，进一步保证了数据传输的可靠性。请参照图2，一种显示屏的数据传输系统，包括发送卡和接收卡；所述发送卡包括第一存储器、第一处理器及存储在所述第一存储器上并可在所述第一处理器上运行的第一计算机程序；所述接收卡包括第二存储器、第二处理器及存储在所述第二存储器上并可在所述第二处理器上运行的第二计算机程序，所述第一处理器执行所述第一计算机程序时实现上述显示屏的数据传输方法中发送卡执行的各个步骤；所述第二处理器执行所述第二计算机程序时实现上述显示屏的数据传输方法中接收卡执行的各个步骤。本发明上述显示屏的数据传输方法及系统能够适用于任何类型的led显示屏的数据传输中，特别适用于高帧率、高分辨率以及高像素位宽的显示屏数据传输中，以下通过具体的实施方式进行说明：实施例一请参照图1，一种显示屏的数据传输方法，包括步骤：发送卡接收视频源数据，根据所述视频源数据确定所述显示屏的显示数据；具体的，发送卡解析所述视频源数据，确定所述显示屏的显示数据；将所述显示数据保存到第一fifo中并进行同步；基于axi协议从所述第一fifo中读取所述显示数据，并通过突发传输模式将读取的所述显示数据写入内存；当所述发送卡接收数据读取请求时，基于axi协议从所述内存中以突发传输模式读取显示数据；所述发送卡将读取的所述显示数据保存至第二fifo中并同步；所述发送卡根据所述预设块数对同步后的显示数据进行分割并同步；所述发送卡接收所述显示屏的控制数据以及查询数据；所述发送卡将所述显示数据、控制数据以及查询数据分别通过独立的数据传输通道并行传输至接收卡；具体的，将所述显示数据、控制数据以及查询数据基于aurora协议分别通过独立的数据传输通道并行传输至接收卡；其中，所述显示数据通过auroraip核的user-data通道进行传输；所述控制数据通过auroraip核的ufc通道进行传输；所述查询数据通过auroraip核的user－k通道进行传输；所述接收卡根据接收到的数据的类型执行对应的操作；具体的，图3所示为本实施例的使用场景的结构示意图，实现显示屏数据传输的控制系统包含两部分，显示发送处理单元和显示接收处理单元。显示发送处理单元主要用于外部视频源(包括行场信号)接收、发送显示/控制/查询数据到显示接收处理单元、接收来自显示接收处理单元的显示回传/控制回馈/查询回馈数据等。显示接收处理单元接收来自发送处理单元的显示/控制/查询数据后，进行显示屏的驱动显示、根据控制数据执行相应动作并反馈数据给显示发送处理单元、根据查询数据反馈待查询数据给显示发送处理单元；本实施例中，显示发送处理单元包括一个发送卡，显示接收处理单元包括接收卡，其中，图4为发送卡的结构示意图，其具体的工作流程如下：8k视频源通过hdmi2.1协议接口输入到发送卡，发送卡解析出视频数据，视频信号输入到视频源输入模块,然后经过内存访问模块输入到发送卡内存(ddr3/ddr4),内存访问模块如图5所示：写数据先进入fifo模块完成数据缓存、同步以及数据位宽转换，axiwrite模块再把数据通过写突发传输模式写入内存；当需要从内存读取数据时axiread模块从内存中通过读突发传输模式从内存中读取数据，然后进入fifo，完成数据缓存、同步，最后得到读数据。假设8k发送视频是8-bit色深，内存读写的应用数据宽度是64，那么这里fifo需要完成的数据位宽转换就是24转64bit,另外读数据不需要数据位宽转换，因为后面的发送模块特别是auroraip的单个通道的数据位宽是64bit，所以这里就不需要数据位宽转换了；其中，axiwrite和axiread通过axi复用模块同时连接内存应用接口；在一个可选的实施方式中，发送卡按照预设的帧格式将所述显示数据、控制数据以及查询数据分别组成显示帧、控制帧以及查询帧；所述发送卡将所述显示帧、控制帧以及查询帧基于aurora协议分别通过独立的数据传输通道并行传输至接收卡；所述显示帧包括场同步帧和视频帧；所述接收卡根据接收到的数据的类型执行对应的操作包括：所述接收卡判断所述接收的数据的类型，如果是场同步帧，根据所述场同步帧生成场同步信号以实现数据的同步发送，并对所述场同步帧基于aurora协议进行透明传输；如果是视频帧，根据所述视频帧生成行同步信号以用于驱动所述显示屏显示，截取与所述接收卡对应的显示区域的视频帧，将所述截取的视频帧缓存入内存，并对所述视频帧基于aurora协议进行透明传输；如果是控制帧或查询帧，检测所述控制帧或查询帧中携带的接收设备标识是否为所述接收卡的标识，若是所述接收卡的标识，判断所述控制帧或查询帧是否携带数据，若携带，则将所述数据缓存到ram，若没有携带，从所述控制帧或查询帧中提取对应的参数；若不是所述接收卡的标识，则对所述控制帧或查询帧基于aurora协议进行透明传输；所述接收卡分别通过独立的数据传输通道并行传输所述场同步帧、视频帧、控制帧以及查询帧；各个并行的串行通道传输的是帧格式数据，像素传输使用的是显示帧格式，显示帧包含两种帧，场同步帧(帧头0x00)和视频帧(帧头0x1)，场同步帧的发送需要发送卡接收并解析8k行场同步信号，解析出场同步信号，然后按照帧包所需的数据填充组包生成场同步帧，以8k为例，完整的场同步帧填充后如表1所示：表1场同步帧帧格式视频帧还支持3d模式，但是支持3d模式的时候帧率会降低一半；紧接着需要发送视频帧，视频帧为行同步加像素数据，行同步体现在每一像素行的同步阶段会先发一个带行号的帧头，后续的就是包含纯像素数据的数据部分，以两个像素12byte为组，所以视频帧以一行像素为单位进行组帧；8k实例单组接收卡视频帧总长度为2048*4320/2*12+12＝53084172byte。8k实例视频帧如表2所示：表2视频帧帧格式接着第二行同步信号到来的时候，以同样的视频帧格式(行号切换为0x01)发送第二行帧数据,直到发送完毕第4320行数据，这样2048*4320个像素数据就全部发往串行通道；除了发送显示帧，发送卡还需要发送控制帧和查询帧，这些帧由发送卡的系统功能控制模块发起并组帧，这个帧可以一对一传输，所以需要定义发送和接收设备号，发送卡序号固定为0，串行通道紧连着的接收卡序号为1，假设发送卡发送一个控制帧数据0x0001020304050607给1号接收卡，其帧格式如表3所示：表3控制帧帧格式查询帧也是由发送卡的功能控制模块发起并组帧，这个帧也可以一对一传输，所以需要定义发送和接收设备号，发送卡序号固定为0，串行通道紧连着的接收卡序号为1，假设发送卡发送一个控制帧数据0x0010203040506070给1号接收卡，其帧格式如表4所示：表4查询帧帧格式帧头发送设备号接收设备号帧数据一个字节一个字节一个字节8-bytegroup0x800x000x010x0010203040506070假设这个查询帧帧头为0x80；如果控制帧带有数据，需以8byte为单位进行分组；另外这个控制帧我们使用的是auroraip的user-k通道，物理上和显示帧的数据通道时独立开的，但是在串行通道上是共用带宽的；这样显示帧、控制帧、查询帧都经由串行通道发送到了接收卡。图6为接收卡的结构示意图，每个接收卡固定驱动自己连接的显示屏的显示模组，所以视频如果要显示到led评上就必须要分割传输和显示，本实施例中，假设显示屏大小为2048*4320，分割成一列四行，共四个显示模组，即4*1块接收卡，每个显示模组大小为2048*1080，则如图6所示，三种数据帧到达列号为1的接收卡后，先经过一个帧解析模块，其工作流程如图7所示：帧解析模块根据帧解析情况，识别帧类型：如果为场同步帧生成场同步信号并输入给系统控制模块，这个信号用来系统控制同步驱动led显示屏场显示,同时把场同步帧传递给帧同步发送模块进行同步发送，同步主要是指同步于此接收卡auroraip模块应用时钟；如果是视频帧数据需要生成行同步信号，并输入给系统控制模块用于同步驱动led显示屏行显示；截留1号接收卡显示的2048x1080显示区域数据，并缓存入内存，内存读写和发送卡一样；提供给系统控制模块用于led显示屏刷新显示图像内容；同时把视频帧原封不动传递给帧同步发送模块进行透明发送以传递给2号接收卡；如果是控制帧或者查询帧，首先检测接收设备号，如果为1，就是发送给1号接收卡的，那么如果控制帧和查询帧带数据，就要把数据缓存进入ram模块，并提取控制输入的参数和查询参数输入给系统控制模块；如果接收设备号不为1，就要继续透明传输这个控制帧或查询帧到发送卡2；这样接收卡1也接收并处理了显示帧、控制帧和查询帧，透明传输给接收卡2的三种帧也输出到了串行通道，接收卡2和接收卡1完全对称，采用同样的处理流程，这样三种帧又传递到了接收卡3，经过同样的处理流程，最后到达4号接收卡，并进行同接收卡1的操作；2048*4320的视频数据都以发送卡发出的行场同步信号作为同步信号进行显示。实施例二本实施例与实施例一的不同在于，所述接收卡与所述显示屏分割成的预设块数的显示模组一一对应；在所述显示屏上所在列相同的显示模组对应的接收卡串联连接；还包括步骤：所述发送卡根据所述视频源数据确定所述显示屏的行场同步信号；所述发送卡根据所述行场同步信号对所在列不同的接收卡传输的显示数据进行同步。具体的，根据显示屏被分割成的预设块数的显示模组，设置的接收卡数目与显示模组对应，本实施例的控制系统的结构示意图如图8所示，显示接收处理单元包括n组接收卡，接收卡分组连接，每组内是串行连接；发送卡和接收卡之间，接收卡和接收卡之间都是由n个串行通道组成，串行通道传输的数据就是图3中的显示数据、控制数据、查询数据的总和；一个串行通道对应一个serdes通道，它是独立的双工传输同时有发送和接收通道，serdes之间是非bonding状态的，即非绑定状态，图中共有n*n个接收卡。以8k@120fps的显示处理系统的实现为例，控制系统包括1个发送卡，4x4个接收卡，单组接收卡串行通道数为4；单个串行通道的速率为6.5gbps；系统传输总带宽为6.5x4x4＝104gbps；系统内(发送卡和接收卡之间、接收卡和接收卡之间)所有的串行通道都是一样的速度，一样的物理参数，可以做到完全对称；也就是说，接收卡可以任意调换位置而不影响功能；比如8k系统内任意一条串行通道的速度都是6.5gbps、都是支持双工传输的。本实施例中，8k显示屏共分割4*4＝16块，每个小块的显示区域是2048x1080,如果按列对接收卡分组，那么每组4个串联接收卡，需要驱动2048x4320个像素点，视频分割显示示意图如图9所示，分割后，4组像素通过4组接收卡，然后每组像素又透过4个串行通道往第一个接收卡发送；由于这4个串行通道是非并行使用，而是单独使用，所以彼此之间需要同步，这里选用了fifo完成这个同步和数据位宽转换功能；这里是64转64*4的数据位宽；转换完成后同步进入组帧发送模块。图9中有4组这样的串联接收卡，显示像素总数都是2048*4320，第二组显示图9中的第二组2048*4320像素数据，第三组显示图9中的第三组2048*4320像素数据，第四组显示图9中的第四组2048*4320像素数据；一幅完整的8k图像就在led显示屏上以120fps帧率显示；并且这四组串联接收卡组都以发送卡发送的行场信号作为同步信号；上述每一组串联接收卡都采用与实施例一相同的方式实现发送卡与接收卡，接收卡与接收卡之间的传输；图10所示为发送卡与接收卡之间的工作流程图。计算下8k视频有效数据传输速率(假设led显示设备正常工作，没有控制帧和查询帧)，1s传输总的有效数据是8192*4320*48*120bit，其中，8192是总的行像素数，4320是总的列像素数，48是rgb像素bit数，120是帧率。视频帧包含有12byte帧头，1s共4320*120个，场同步帧也是12byte，1s共120个，所以有效数据传输速率是：(8192*4320*48*120)/(8192*4320*48*120+4320*120*96+120*96)＝99.97％；所以本实施例采用的帧设计可以使得aurora的传输效率利用率达到99.97％。实施例三本实施例与实施例一或实施例二的不同在于，还包括步骤：所述发送卡实时接收所述接收卡发送的针对所述显示帧、控制帧或查询帧的反馈信号；其中，所述接收卡发送的针对所述显示数据、控制数据或查询数据的反馈信号基于aurora协议分别通过独立的数据传输通道并行传输至所述发送卡；所述接收卡使用的数据传输通道与所述发送卡使用的数据传输通道相互独立；在一个可选的实施方式中，所述发送卡发送连接状态查询帧给所述接收卡；所述接收卡发送包含正向和反馈的数据传输通道的连接状态的查询反馈帧给所述发送卡；所述发送卡根据接收卡发送的查询反馈帧确定总的通道数；在另一个可选的实施方式中，还包括：所述接收卡对在所述数据传输通道上传输的数据进行crc校验，若crc校验结果为数据发生错误，向所述发送卡反馈所述crc校验结果。在系统反馈通道上，本实施例使用了独立的，但是同样的auroraip及配置，同样支持显示帧、控制反馈帧、查询反馈帧，比如当接收卡1收到发送卡发送的控制帧(如表3所示)，接收卡系统控制模块根据发送卡的控制帧生成控制反馈帧，如果是1号接收卡反馈给发送卡，则其帧如表5所示：表5反馈帧帧格式帧头发送设备号接收设备号帧数据一个字节一个字节一个字节8-bytegroup0x090x010x000x0010203040506070假设这个控制帧反馈帧帧头为0x09。发送设备号就变成了1号接收卡的0x01，接收设备号是发送卡的卡号0x00。数据假设为0x0010203040506070。如果控制反馈帧带有类似视频帧像素数据，以8byte为单位分组。另外这个控制帧反馈帧也是走auroraip的ufc通道，但是注意串行通道时独立双工通道，所以反馈帧走反馈auroraip通道。查询帧和控制帧处理流程一样，查询帧回馈帧和控制回馈帧处理流程和它们也一样。视频反馈帧的定义和表1一样，当需要反馈led显示屏数据的时候，发送卡先发送一个控制帧(表3)，发送给每组接收卡的最后一张卡(接收设备号为0x04)，4号接收卡收到这个发送视频反馈的请求控制帧后，就把系统控制模块从正向串行通道中获取的行场同步信号作为发送反馈视频的行场同步信号，把其内存中2048*1080个像素组显示帧(表1和表2)，显示帧包括场同步帧和视频帧，通过反馈串行通道发送给3号接收卡，3号接收卡收到这个反馈显示帧后也做同样的流程把自己内存中的2048*1080个像素组帧通过反馈串行通道发送给2号接收卡，同时透明传输4号接收卡发送的显示反馈帧数据，2号接收卡收到这个反馈显示帧后也做同样的流程把自己内存中的2048*1080个像素组帧通过反馈串行通道发送给1号接收卡，同时透明传输3号接收卡和4号接收卡发送的显示反馈帧数据，1号接收卡收到这个反馈显示帧后也做同样的流程把自己内存中的2048*1080个像素组帧通过反馈串行通道发送给1号接收卡，同时透明传输2号接收卡、3号接收卡和4号接收卡发送的显示反馈帧数据给发送卡，发送卡收集各个接收卡的像素数据并汇总显示，形成实时led显示屏显示反馈，其流程如图11所示；本实施例还支持通道数检测，通道数目检测模块具体实现如图12所示：系统上电后，发送卡会首先发送接收卡连接状态查询帧(表4)给每组串联接收卡；同时上电后，串行通道物理连接建立起来以后，auroraip所使用的serdes通道会反馈通道连接状态给auroraip，双工通道(tx和rx)会单独反馈信号，通道准备模块会收集并检测这两个信号，生成各个通道的连接状态并上报给系统控制模块。1-4号接收卡都会收集这些信息并上报，注意接收卡需要传递正向和反馈两个方向串行通道连接状况，在接收到发送卡发送的连接状态查询帧后，各自发送查询反馈帧给发送卡；auroraip还支持数据通道(我们这里用来传输显示帧)crc校验，当auroraip的传输的帧数据crc校验发生错误，也就是数据传输发生错误，会输出crc校验信号给系统控制模块，系统控制模块会重新接收视频帧并更新显示数据，如果多次或者长时间出现crc校验错误，相关接收卡会生成一个查询反馈帧传递crc错误信息给发送卡；aurora有8b10b和64b66b之分，本发明实施例中使用64b66b。实施例四请参照图2，一种显示屏的数据传输系统7，包括发送卡1和接收卡4；所述发送卡1包括第一存储器2、第一处理器3及存储在所述第一存储器2上并可在所述第一处理器3上运行的第一计算机程序；所述接收卡4包括第二存储器5、第二处理器6及存储在所述第二存储器5上并可在所述第二处理器6上运行的第二计算机程序；所述第一处理器3执行所述第一计算机程序时实现实施例一至实施例三中任一个所述的一种显示屏的数据传输方法中发送卡1执行的各个步骤；所述第二处理器6执行所述第二计算机程序时实现实施例一至实施例三中任一个所述的一种显示屏的数据传输方法中接收卡4执行的各个步骤。综上所述，本发明提供的一种显示屏的数据传输方法、数据接收方法、发送卡及接收卡，通过发送卡将显示屏传输的数据划分成显示数据、控制数据和查询数据，并将三种数据分别基于aurora协议通过独立的user-data/ufc/user-k通道并行传输至接收卡，通过数据的划分并基于aurora协议进行并行传输，提高了显示屏控制系统内部视频数据的传输效率，非常适用于传输高色深、高帧率、高分辨率的视频数据，并且提高了单个接收卡的输入、输出带宽，从而使得单个接收卡的带载能力增强，需要的接收卡数量会减少，从而能够减少控制系统接收卡数目，降低了系统成本和风险；并且基于aurora协议设计视频数据回传通道，实现显示视频的实时回传监控，通过对连接状态查询帧的发送，实现对通道数的自动识别功能，通过对视频进行分割、分组并行同步显示以及对应的发送卡与接收卡的连接方式，进一步提高了数据传输效率，连通通道支持单通道或者多通道连接方式，单根连接线速度范围在3.25gbps至6.5gbps，在使用单根连接的情况下，线路数4至8路即可满足4k和8kled控制系统级联传输，本设计在实现高帧率120fps的情况下，可以使用多路连接线(这里我们使用非bonding，所以理论上可以任意多路)，如果使用低成本fpga的情况下，也可以使用多路连接线，以降低成本；系统传输高速率、低延迟使得视频传输严格同步得以实现。以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等同变换，或直接或间接运用在相关的
技术领域：
，均同理包括在本发明的专利保护范围内。当前第1页12