显示基板及其驱动方法、显示装置与流程

本公开涉及显示技术领域，具体涉及一种显示基板及其驱动方法、显示装置。

背景技术：

oled(organiclightemittingdiode有机电致发光二极管)是一种电流驱动型显示器件，因其具有自发光、快速响应、宽视角、以及可以制作在柔性衬底上等优点，被广泛应用于显示相关领域。

技术实现要素：

本公开旨在至少解决现有技术中存在的技术问题之一，提出了一种显示基板及其驱动方法、显示装置。

为了实现上述目的，本公开提供一种显示基板，其中，包括：m行像素电路和m行扫描信号线，所述像素电路包括：

驱动晶体管，所述驱动晶体管的第一极与第一电源线连接，所述驱动晶体管的第二极与发光器件的第一极连接；

第一存储子电路，所述第一存储子电路的第一端与所述驱动晶体管的栅极连接；

第二存储子电路，所述第二存储子电路的第一端与第一电源线连接，所述第二存储子电路的第二端与所述驱动晶体管的栅极连接；

选通子电路，与所述第一存储子电路的第二端连接，第m行所述像素电路的所述选通子电路还与第m-1行所述扫描信号线和第m行所述扫描信号线连接，所述选通子电路被配置为：响应于其中一行所述扫描信号线的控制，向所述第一存储子电路的第二端提供数据电压信号，响应于另一行所述扫描信号线的控制，向所述第一存储子电路的第二端提供参考电压信号；

阈值补偿子电路，与所述驱动晶体管的栅极和第二极连接，第m行所述像素电路的所述阈值补偿子电路还与第m-1行所述扫描信号线连接，所述阈值补偿子电路被配置为，响应于与其连接的所述扫描信号线的控制，对所述驱动晶体管进行阈值补偿；

其中，1<m≤m，m、m均为正整数。

可选地，所述选通子电路包括第一选通晶体管和第二选通晶体管；

所述第一选通晶体管的第一极与用于提供所述数据电压信号的数据信号线连接，所述第二选通晶体管的第二极与用于提供所述参考电压信号的参考信号线连接，所述第一选通晶体管的第二极和所述第二选通晶体管的第一极均与所述第二存储子电路的第二端连接；

第m行所述像素电路中，所述第一选通晶体管的栅极和所述第二选通晶体管的栅极中的一者与第m行所述扫描信号线连接，另一者与第m-1行所述扫描信号线连接。

可选地，所述驱动晶体管的第一极和第二极、所述第一选通晶体管的第一极和第二极、以及所述第二选通晶体管的第一极和第二极同层设置；

所述驱动晶体管的第一极和第二极远离所述显示基板的基底的一侧依次设置有第一栅绝缘层、第一栅金属层、第二栅绝缘层和第二栅金属层，所述驱动晶体管的栅极、所述第一选通晶体管的栅极、所述第二选通晶体管的栅极均位于所述第一栅金属层中；

所述第二栅金属层包括第一连接部，所述第一连接部的一端通过第一过孔与所述第一选通晶体管的第二极连接，所述第一连接部的另一端通过第二过孔与所述第二选通晶体管的第一极连接，所述第一过孔和所述第二过孔均贯穿所述第一栅绝缘层和所述第二栅绝缘层。

可选地，所述第二栅金属层远离所述基底的一侧设置有第一层间介质层，所述第一层间介质层远离所述基底的一侧设置有第一源漏金属层，所述第一电源线位于所述第一源漏金属层中；

所述第一电源线通过第三过孔与所述驱动晶体管的第一极连接，所述第三过孔贯穿所述第一栅绝缘层、所述第二栅绝缘层和所述第一层间介质层。

可选地，所述参考信号线位于所述第一源漏金属层中，所述参考信号线通过第四过孔与所述第二选通晶体管的第二极连接，所述第四过孔贯穿所述第一栅绝缘层、所述第二栅绝缘层和所述第一层间介质层。

可选地，所述第一源漏金属层远离所述基底的一侧设置有第二层间介质层，所述第二层间介质层远离所述基底的一侧设置有第二源漏金属层，所述数据信号线位于所述第二源漏金属层中；

所述数据信号线通过第五过孔与所述第一选通晶体管的第一极连接，所述第五过孔贯穿所述第一栅绝缘层、所述第二栅绝缘层、所述第一层间介质层和所述第二层间介质层。

可选地，所述第二源漏金属层中还设置有连接件，所述连接件的一端与所述发光器件的第一极连接，所述连接件的另一端通过第六过孔与所述驱动晶体管的第二极连接，所述第六过孔贯穿所述第一栅绝缘层、所述第二栅绝缘层、所述第一层间介质层和所述第二层间介质层。

可选地，所述连接件与所述发光器件的第一极之间设置有平坦化层，所述发光器件的第一极通过贯穿所述平坦化层的第七过孔与所述连接件连接。

可选地，所述第一存储子电路包括第一电容，所述第二存储子电路包括第二电容；

所述驱动晶体管的栅极与所述第二电容的第二极板和所述第一电容的第一极板为一体结构，所述第二电容的第一极板与所述第一电源线为一体结构，所述第一电容的第二极板与所述第一连接部为一体结构。

可选地，所述阈值补偿子电路包括阈值补偿晶体管，第m行所述像素电路的所述阈值补偿晶体管的栅极与第m-1行所述扫描信号线连接，所述阈值补偿晶体管的第二极与所述驱动晶体管的第二极连接，所述阈值补偿晶体管的第一极与所述驱动晶体管的栅极连接。

可选地，所述阈值补偿晶体管的第一极和第二极与所述驱动晶体管的第一极和第二极同层设置，所述第二栅金属层还包括第二连接部，所述第二连接部与所述第一连接部间隔开；

所述第二连接部的一端通过第八过孔与所述阈值补偿晶体管的第一极连接，所述第二连接部的另一端通过第九过孔与所述驱动晶体管的栅极连接，所述第八过孔和所述第九过孔均贯穿所述第一栅绝缘层和所述第二栅绝缘层。

可选地，第m行所述像素电路中的所述第一选通晶体管的栅极与第m行所述扫描信号线连接，所述第二选通晶体管的栅极与第m-1行所述扫描信号线连接；

其中，第m-1行所述像素电路的所述第一选通晶体管的栅极、第m行所述像素电路的所述第二选通晶体管的栅极、以及第m行所述像素电路的阈值补偿晶体管的栅极为一体结构。

可选地，第m行所述像素电路的所述第二选通晶体管的栅极、第m-1行所述像素电路的所述第一选通晶体管的栅极、以及第m行所述像素电路的阈值补偿晶体管的栅极沿第m-1行所述扫描信号线的延伸方向排列。

可选地，第m行所述像素电路中的所述第一选通晶体管的栅极与第m-1行所述扫描信号线连接，所述第二选通晶体管的栅极与第m行所述扫描信号线连接；

其中，第m-1行所述像素电路的所述第二选通晶体管的栅极、第m行所述像素电路的所述第一选通晶体管的栅极、以及第m行所述像素电路的阈值补偿晶体管的栅极为一体结构。

可选地，第m行所述像素电路的阈值补偿晶体管的栅极、第m-1行所述像素电路的所述第二选通晶体管的栅极、以及第m行所述像素电路的所述第一选通晶体管的栅极沿第m-1行所述扫描信号线的延伸方向排列。

本发明还提供一种应用于上述的显示基板的驱动方法，其中，所述驱动方法包括：

在第m行像素电路的第一输入阶段，向第m-1行所述扫描信号线提供有效电平信号，向第m行所述扫描信号线提供无效电平信号，以使所述选通子电路向所述第一存储子电路的第二端提供所述第一信号，以及使所述阈值补偿子电路对所述驱动晶体管进行阈值补偿；

在第m行像素电路的第二输入阶段，向第m-1行所述扫描信号线提供无效电平信号，向第m行所述扫描信号线提供有效电平信号，以使所述选通子电路向所述第一存储子电路的第二端提供第二信号；

在第m行像素电路的发光阶段，向第m-1行所述扫描信号线和第m行所述扫描信号线提供无效电平信号，以使所述驱动晶体管根据其栅极和第一极之间的压差，向所述发光器件提供发光电流；

其中，所述第一信号和第二信号中的一者为所述数据电压信号，另一者为所述参考电压信号。

本发明还提供一种显示装置，其中，包括上述的显示基板。

附图说明

附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：

图1a为一示例中像素电路的等效电路图；

图1b为图1a中的像素电路的驱动时序图；

图2a为本公开实施示例提供的像素电路的功能模块示意图；

图2b为本公开实施例提供的像素电路的驱动时序图之一；

图3为本公开实施例提供的像素电路的具体结构的示意图之一；

图4a至图4c为本公开实施例提供的各个晶体管的工作状态的示意图；

图5a至图5d为本公开实施例提供的像素电路工作在不同的数据电压信号下的仿真图；

图6a至图6m为本公开实施例提供的像素电路中各个膜层的平面图之一；

图7a为本公开实施例提供的像素电路的具体结构的示意图之二；

图7b为本公开实施例提供的像素电路的驱动时序图之二；

图8a至图8m为本公开实施例提供的像素电路中各个膜层的平面图之二。

具体实施方式

以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。

除非另作定义，本公开实施例使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

图1a为一示例中像素电路的等效电路图，如图1a所示，该像素电路包括：第一复位晶体管m1’、补偿晶体管m2’、驱动晶体管m3’、数据写入晶体管m4’、第一发光控制晶体管m5’、第二发光控制晶体管m6’、第二复位晶体管m7’和第一电容c1’。其中，第一复位晶体管m1’的栅极与复位信号线reset’连接，第一复位晶体管m1’的第一极与第一信号端vint’连接，第一复位晶体管m1’的第二极与第一节点n1’连接。补偿晶体管m2’的栅极与扫描信号线gate’连接，补偿晶体管m2’的第一极与驱动晶体管m3’的第二极连接，补偿晶体管m2’的第二极与第一节点n1’连接。驱动晶体管m3’的栅极与第一节点n1’连接，驱动晶体管m3’的第一极与第一电压端vdd’连接，驱动晶体管m3’的第二极与第二发光控制晶体管m6’的第一极连接。数据写入晶体管m4’的栅极与扫描信号线gate’连接，数据写入晶体管m4’的第一极与数据信号端data’连接，数据写入晶体管m4’的第二极第二节点n2’连接。第一发光控制晶体管m5’的栅极与发光控制信号线em’连接，第一发光控制晶体管m5’的第一极与第二信号端vref’连接，第一发光控制晶体管m5’的第二极与第二节点n2’连接。第二发光控制晶体管m6’的栅极与发光控制信号线em’连接，第二发光控制晶体管m6’的第二极与发光器件l’的第一极连接，发光器件l’的第二极与第二电压端vss’连接。第二复位晶体管m7’的栅极与复位信号线reset’连接，第二复位晶体管m7’的第一极与第二信号端vref’连接，第二复位晶体管m7’的第二极与第二节点n2’连接。第一电容c1’的一端与第一节点n1’连接，另一端与第二节点n2’连接。

图1b为图1a中的像素电路的驱动时序图，如图1b所示，在复位阶段t1’，向复位信号线reset’提供有效电平信号，第一复位晶体管m1’和第二复位晶体管m7’均开启，此时，第一节点n1’的电压为v1’，第二节点n2’的电压为v2’，其中，v1’为第一信号端vint’的电压，v2’为第二信号端vref’的电压。

在数据写入阶段t2’，向复位信号线reset’提供无效电平信号，向扫描信号线gate’提供有效电平信号，第一复位晶体管m1’和第二复位晶体管m7’均截止，补偿晶体管m2’和数据写入晶体管m4’均开启，此时，第一节点n1’的电压为v3’+vth’，第二节点n2’的电压为v4’，其中，v3’为第一电压端vdd’的电压，vth’为驱动晶体管m3’的阈值电压，v4’为数据信号端data’的电压。

在发光控制阶段t3’，向扫描信号线gate’提供无效电平信号，向发光控制信号线em’提供有效电平信号，补偿晶体管m2’和数据写入晶体管m4’均截止，第一发光控制晶体管m5’和第二发光控制晶体管m6’均开启，此时，第一节点n1’的电压为v3’+vth’+v2’-v4’，第二节点n2’的电压为v2’。驱动晶体管m3’根据第一节点n1’和第二节点n2’之间的压差向发光器件l’提供驱动电流i，i＝1/2*k*(v3’+vth’+v2’-v4’-v2’-vth’)^2＝1/2*k*(v3’-v4’)^2，其中k为常数。

如图1a所示，在上述种像素电路中，晶体管的数量多(7个)，驱动信号线(复位信号线、扫描信号线和发光控制信号线)多，结构复杂，难以实现高像素密度(pixelsperinch，ppi)设计。

有鉴于此，本公开实施例提供一种显示基板，显示基板包括m行扫描信号线和n列数据信号线，m行扫描信号线和n列数据信号线互相交叉限定出m行n列显示单元。在本公开实施例中，第m行显示单元与第m-1行扫描信号线以及第m行扫描信号线连接。第n列显示单元与第n列数据信号线连接。m行扫描信号线与栅极驱动电路连接，n列数据信号线与源极驱动电路连接。源极驱动电路向n列数据信号线提供数据电压信号，栅极驱动电路依次向m行扫描信号线提供有效电平信号。其中，1<m≤m，m、m为正整数，其中，1<n≤n，n、n为正整数。

图2a为本公开实施示例提供的像素电路的功能模块示意图，如图2a所示，每个显示单元包括发光器件l和向发光器件l提供驱动电流的像素电路，像素电路包括：驱动晶体管md、第一存储子电路1、第二存储子电路2、选通子电路3和阈值补偿子电路4。驱动晶体管md的第一极与第一电源线elvdd连接，驱动晶体管md的第二极与发光器件l的第一极(图2a中节点a)连接，发光器件l的第二极与第二电源线elvss连接。第一存储子电路1的第一端与驱动晶体管md的栅极连接。第二存储子电路2的第一端与第一电源线elvdd连接，第二存储子电路2的第二端与驱动晶体管md的栅极连接(图2a中节点g)。选通子电路3与第一存储子电路1的第二端(图2a中节点b)连接，第m行像素电路的选通子电路3还与第m-1行扫描信号线gate和第m行扫描信号线gate连接，选通子电路3被配置为：响应于其中一行扫描信号线gate的控制，向第一存储子电路1的第二端提供数据电压信号vdata，响应于另一行扫描信号线gate的控制，向第一存储子电路1的第二端提供参考电压信号vint。阈值补偿子电路4与驱动晶体管md的栅极和第二极连接，第m行像素电路的阈值补偿子电路4还与第m-1行扫描信号线gate连接，阈值补偿子电路4被配置为，响应于与其连接的扫描信号线gate的控制，对驱动晶体管md进行阈值补偿。

在本公开实施例中，第一存储子电路1可以包括第一电容，第二存储子电路2可以包括第二电容，第一电容的第一极板与驱动晶体管md的栅极连接，第一电容的第二极板与选通子电路3连接，第二电容的第一极板与第一电源线elvdd连接，第二电容的第二极板与驱动晶体管md的栅极连接。选通子电路3可以是，响应于第m-1行扫描信号线gate的控制，向第一存储子电路1的第二端提供参考电压信号vint；响应于第m行扫描信号线gate的控制，向第一存储子电路1的第二端提供数据电压信号vdata；还可以是，响应于第m-1行扫描信号线gate的控制，向第一存储子电路1的第二端提供数据电压信号vdata；响应于第m行扫描信号线gate的控制，向第一存储子电路1的第二端提供参考电压信号vint。

由此可见，采用本公开实施例的像素电路，其中的选通子电路3以及阈值补偿子电路4均是由扫描信号线gate控制的，相较于图1a所示出的像素电路而言，本公开实施例省去了图1a中的复位信号线reset和发光控制信号线em'，从而简化了像素电路的结构，有利于实现高ppi的设计。

图2b为本公开实施例提供的像素电路的驱动时序图之一，如图2a和图2b所示，在本公开实施例中，像素电路的工作过程包括第一输入阶段t1、第二输入阶段t2和发光阶段t3。在第一输入阶段t1，选通子电路3可以向第一存储子电路1的第二端提供第一信号，在第二输入阶段t2，选通子电路3可以向第一存储子电路1的第二端提供第二信号，其中，第一信号和第二信号中的一者为数据电压信号vdata，另一者为参考电压信号vint。下面以第一信号为数据电压信号vdata，第二信号为参考电压信号vint为例，对第m行像素电路的工作过程进行说明。

具体地，在第m行像素电路的第一输入阶段t1，向第m-1行扫描信号线gate提供有效电平信号，向第m行扫描信号线gate提供无效电平信号，以使选通子电路3向第一存储子电路1的第二端提参考电压信号vint，从而对第一存储子电路1的第二端的电压进行初始化，阈值补偿子电路4可以将驱动晶体管md的栅极和第二极导通，从而对驱动晶体管md进行阈值补偿。

此时，节点b的电压为vint，节点g的电压为elvdd'+vth，其中，elvdd'为第一电源线elvdd提供的电压，vth为驱动晶体管md的阈值电压。在第m行像素电路的第二输入阶段t2，向第m-1行扫描信号线gate提供无效电平信号，向第m行扫描信号线gate提供有效电平信号，以使选通子电路3向第一存储子电路1的第二端提供数据电压信号vdata。

此时，节点b的电压为vdata，节点g的电压为elvdd'+vth+(vdata-vint)*(c1'/(c1'+c2'))，其中，c1'为第一电容的电容，c2'为第二电容的电容。

在第m行像素电路的发光阶段t3，向第m-1行扫描信号线gate和第m行扫描信号线gate提供无效电平信号，以使驱动晶体管md根据其栅极和第一极之间的压差，向发光器件l提供发光电流。

此时，节点g的电压为elvdd'+vth+(vdata-vint)*(c1'/(c1'+c2'))，驱动晶体管md的栅极和第一极之间的压差vgs＝vth+(vdata-vint)*(c1'/(c1'+c2'))。发光电流i＝k*((vdata-vint)*(c1'/(c1'+c2')))²，其中，k为常数。由此可见，发光电流i与数据电压信号vdata相关，且与阈值电压vth无关，从而使像素电路可以根据不同的数据电压信号vdata生成相应的发光电流，且不会因阈值漂移而受到影响。

下面结合图2a至图8m对本公开实施例提供的像素电路的具体结构进行说明，需要说明的是，本公开实施例中的晶体管可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件。晶体管一般包括三个极：栅极、源极和漏极，晶体管中的源极和漏极在结构上是对称的，根据需要两者是可以互换的。在本公开实施例中，第一极和第二极中的一者为源极，另一者为漏极。

此外，按照晶体管特性，可将晶体管分为n型晶体管和p型晶体管。本公开中的“有效电平信号”(或“有效电平电位”)是指能够控制相应晶体管导通的电压信号(或电位)，“无效电平信号”(或“无效电平电位”)是指能够控制相应晶体管截止的电压信号(或电位)。因此，当晶体管为n型晶体管时，有效电平信号是指高电平信号，无效电平信号是指低电平信号。当晶体管为p型晶体管时，有效电平信号是指低电平信号，无效电平信号是指高电平信号。本公开实施例以晶体管为p型晶体管为例进行说明。

图3为本公开实施例提供的像素电路的具体结构的示意图之一，如图3所示，在一些具体实施例中，选通子电路3包括第一选通晶体管m1和第二选通晶体管m2。第一选通晶体管m1的第一极与用于提供数据电压信号vdata的数据信号线vdatal连接，第二选通晶体管m2的第二极与用于提供参考电压信号vint的参考信号线vintl连接，第一选通晶体管m1的第二极和第二选通晶体管m2的第一极均与第一存储子电路1的第二端连接。第m行像素电路中，第一选通晶体管m1的栅极和第二选通晶体管m2的栅极中的一者与第m行扫描信号线gate连接，另一者与第m-1行扫描信号线gate连接。

例如，在一些具体实施例中，第m行像素电路中的第一选通晶体管m1的栅极与第m行扫描信号线gate连接，第m行像素电路中的第二选通晶体管m2的栅极与第m-1行扫描信号线gate连接。在另一些具体实施例中，第m行像素电路中的第一选通晶体管m1的栅极与第m-1行扫描信号线gate连接，第m行像素电路中的第二选通晶体管m2的栅极与第m行扫描信号线gate连接。

在一些具体实施例中，阈值补偿子电路4包括阈值补偿晶体管m3，第m行像素电路的阈值补偿晶体管m3的栅极与第m-1行扫描信号线gate连接，阈值补偿晶体管m3的第二极与驱动晶体管md的第二极连接，阈值补偿晶体管m3的第一极与驱动晶体管md的栅极连接。

图4a至图4c为本公开实施例提供的各个晶体管的工作状态的示意图，下面结合图3至图4c首先对本公开实施例中，第m行像素电路中的第一选通晶体管m1的栅极与第m行扫描信号线gate连接、第m行像素电路中的第二选通晶体管m2的栅极与第m-1行扫描信号线gate连接的工作过程进行详细说明。

在第m行像素电路的第一输入阶段t1，向第m-1行扫描信号线gate提供有效电平信号，向第m行扫描信号线gate提供无效电平信号，此时，如图4a所示，第二选通晶体管m2和阈值补偿晶体管m3开启，节点b的电压为vint，第一电源线elvdd通过驱动晶体管md和阈值补偿晶体管m3向节点g漏电，直至节点g的电压达到elvdd'+vth后，驱动晶体管md截止。

在第m行像素电路的第二输入阶段t2，向第m-1行扫描信号线gate提供无效电平信号，向第m行扫描信号线gate提供有效电平信号，此时，如图4b所示，第二选通晶体管m2和阈值补偿晶体管m3截止，第一选通晶体管m1开启，节点b的电压由vint跳变至vdata，节点g的电压随之跳变至elvdd'+vth+(vdata-vint)*(c1'/(c1'+c2'))。

在第m行像素电路的发光阶段t3，向第m-1行扫描信号线gate和第m行扫描信号线gate提供无效电平信号，此时，如图4c所示，第一选通晶体管m1截止，节点g的电压维持在elvdd'+vth+(vdata-vint)*(c1'/(c1'+c2'))，其中，vdata小于vint，vgs-vth＝(vdata-vint)*(c1'/(c1'+c2'))<0，从而使驱动晶体管md开启，并向发光器件l提供发光电流i。

图5a至图5d为本公开实施例提供的像素电路工作在不同的数据电压信号下的仿真图，结合图5a至图5d所示，像素电路工作在不同的数据电压信号下时，驱动晶体管md的栅极电压vg和发光电流i均能满足工作要求。

图6a至图6m为本公开实施例提供的像素电路中各个膜层的平面图之一，下面结合图6a至图6m对本公开实施例的像素电路的平面结构进行说明，在本公开实施例中，像素电路包括基底、沿远离基底的方向依次设置的半导体层poly、第一栅绝缘层(图中未示出)、第一栅金属层gate1、第二栅绝缘层gi、第二栅金属层gate2第一层间介质层idl1、第一源漏金属层sd1、第二层间介质层idl2、第二源漏金属层sd2和平坦化层pln。

图6a为本公开实施例提供的半导体层的示意图之一，其中，m1_1表示第m行像素电路中的第一选通晶体管m1的第一极，m1_2表示第m行像素电路中的第一选通晶体管m1的第二极，m1'_1表示第m-1行像素电路中的第一选通晶体管m1的第一极，m1'_2表示第m-1行像素电路中的第一选通晶体管m1的第二极。如图6a所示，驱动晶体管md的第一极md_1和第二极md_2、第一选通晶体管m1的第一极m1_1(m1'_1)和第二极m1_2(m1'_2)、第二选通晶体管m2的第一极m2_1和第二极m2_2以及阈值补偿晶体管的m3的第一极m3_1和第二极m3_2同层设置，均位于半导体层poly中。驱动晶体管md的第二极md_2和阈值补偿晶体管m3的第一极m3_1可以连接为一体结构。半导体层poly的制作材料可以为多晶硅或者金属氧化物，本公开实施例对此不作具体限定。其中，驱动晶体管md的第一极md_1和第二极md_2、第一选通晶体管m1的第一极m1_1(m1'_1)和第二极m1_2(m1'_2)、第二选通晶体管m2的第一极m2_1和第二极m2_2以及阈值补偿晶体管m3的第一极m3_1和第二极m3_2均可以是通过对半导体层poly进行离子掺杂后形成的。

在本公开实施例中，“同层设置”是指两个或多个结构是由同一个材料层经过构图工艺形成的，故两个或多个结构在层叠关系上是处于同一个层之中的，但这并不表示该两个或多个结构与基底之间的距离必定相同。

图6b为本公开实施例提供的第一栅金属层的结构示意图之一，如图6b所示，驱动晶体管md的栅极md_3、第一选通晶体管m1的栅极m1_3(m1'_3)、第二选通晶体管m2的栅极m2_3、阈值补偿晶体管m3的栅极m3_3以及扫描信号线gate同层设置，均位于第一栅金属层gate1中。可选地，第一栅金属层gate1的制作材料可以为银、铝、钼或铜等金属材料，本公开实施例对此不作具体限定。第一栅金属层gate1与半导体层poly被第一栅绝缘层绝缘间隔开，第一栅绝缘层可以采用氮化硅层、氧化硅层、氮氧化硅层中的单层或多层。

在一些具体实施例中，第m-1行像素电路中的第一选通晶体管m1的栅极m1'_3、第m行像素电路中的第二选通晶体管m2的栅极m2_3和第m行像素电路中的阈值补偿晶体管m3的栅极m3_3为一体结构。在本公开实施例中，上述三个晶体管的栅极可以与第m-1行扫描信号线gate为一体结构，从而使像素电路的结构更加简化。

在一些具体实施例中，扫描信号线gate沿图6b中所示的第一方向延伸，第m行像素电路中的第二选通晶体管m2的栅极m2_3、第m-1行像素电路中的第一选通晶体管m1的栅极m1'_3、以及第m行像素电路中的阈值补偿晶体管m3的栅极m3_3沿扫描信号线gate的延伸方向排列。

图6j为图6a和图6b所示出的各膜层叠加后的示意图，结合图6a、图6b和图6j所示，在本公开实施例中，第m-1行像素电路中的第一选通晶体管m1的第一极m1'_1、第m行像素电路中的第二选通晶体管m2的第一极m2_1和第m行像素电路中的阈值补偿晶体管m3的第二极m3_2在基底上的正投影，位于第m-1行扫描信号线gate在基底上的正投影与第m行扫描信号线gate在基底上的正投影之间；第m-1行像素电路中的第一选通晶体管m1的第二极m1_2'、第m行像素电路中的第二选通晶体管m2的第二极m2_2和第m行像素电路中的阈值补偿晶体管m3的第一极m3_1在基底上的正投影，位于第m-1行扫描信号线gate在基底上的正投影远离第m-2行扫描信号线gate(图中未示出)在基底上的正投影之间。

图6c为本公开实施例提供的第二栅绝缘层的平面图之一，图6d为本公开实施例提供的第二栅金属层的平面图之一，图6k为图6a至图6d所示出的各膜层叠加后的示意图，结合图6a至图6d以及图6k所示，第二栅金属层gate2包括第一连接部g1，第一连接部g1的第一端d1通过第一过孔h1与第一选通晶体管m1的第二极m1_2连接，第一连接部g1的第二端d2通过第二过孔h2与第二选通晶体管m2的第一极m2_1连接。其中，第一过孔h1贯穿第一栅绝缘层和第二栅绝缘层gi，并暴露出第一选通晶体管m1的第二极m1_2，第二过孔h2贯穿第一栅绝缘层和第二栅绝缘层gi，并暴露出第二选通晶体管m2的第一极m2_1。可选地，第二栅金属层gate2的制作材料可以为银、铝、钼或铜等金属材料，第二栅绝缘层gi可以采用氮化硅层、氧化硅层、氮氧化硅层中的单层或多层，本公开实施例对此不作具体限定。

需要说明的是，此处所说的第一选通晶体管m1和第二选通晶体管m2均为第m行像素电路中的晶体管，在本公开实施例中，下文所描述的晶体管也均是第m行像素电路中的晶体管。

在一些具体实施例中，第二栅金属层gate2还包括第二连接部g2，第二连接部g2与第一连接部g1间隔开。第二连接部g2的第一端d8通过第八过孔h8与阈值补偿晶体管m3的第一极m3_1连接，第二连接部g2的第二端d9通过第九过孔h9与驱动晶体管md的栅极md_3连接。其中，第八过孔h8贯穿第一栅绝缘层和第二栅绝缘层gi，并暴露出阈值补偿晶体管m3的第一极m3_1，第九过孔h9贯穿第二栅绝缘层gi，并暴露出驱动晶体管md的栅极md_3。

在一些具体实施例中，驱动晶体管md的栅极md_3与第一电容c1的第一极板为一体结构，第一连接部g1与第一电容c1的第二极板c1_2为一体结构，具体地，沿垂直于纸面的方向，驱动晶体管md的栅极md_3的一部分被第一连接部g1覆盖，第一连接部g1覆盖驱动晶体管md的栅极md_3的部分形成为第一电容c1的第二极板c1_2，驱动晶体管md的栅极md_3被第一连接部g1所覆盖的部分形成为第一电容c1的第一极板。

图6e为本公开实施例提供的第一层间介质层的平面图之一，图6f为本公开实施例提供的第一源漏金属层的平面图之一，图6l为图6a至图6f所示出的各膜层叠加后的示意图，结合图6a至图6f以及图6l所示，在一些具体实施例中，第二栅金属层gate2远离基底的一侧设置有第一层间介质层ild1，第一层间介质层ild1远离基底的一侧设置有第一源漏金属层sd1。第一电源线elvdd位于第一源漏金属层sd1中。第一电源线elvdd的第一端d3通过第三过孔h3与驱动晶体管md的第一极md_1连接。其中，第三过孔h3贯穿第一栅绝缘层、第二栅绝缘层gi和第一层间介质层ild1，并暴露出驱动晶体管md的第一极md_1。可选地，第一源漏金属层sd1的制作材料可以为银、铝、钼或铜等金属材料，第一层间介质层ild1可以采用氮化硅层、氧化硅层、氮氧化硅层中的单层或多层，本公开实施例对此不作具体限定。

在一些具体实施例中，参考信号线vintl位于第一源漏金属层sd1中，参考信号线vintl的第一端d4通过第四过孔h4与第二选通晶体管m2的第一极m2_1连接。其中，第四过孔h4贯穿第一栅绝缘层、第二栅绝缘层gi和第一层间介质层ild1，并暴露出第二选通晶体管m2的第一极m2_1。

在本公开实施例中，显示基板包括m行参考信号线vintl和m行第一电源线elvdd，第m行像素电路与第m行参考信号线vintl连接以及第m行第一电源线elvdd连接。参考信号线vintl和第一电源线elvdd均沿第一方向延伸。第m行参考信号线vintl在基底上的正投影和m行第一电源线elvdd在基底上的正投影分别位于第m-1行扫描信号线gate在基底上的正投影的相对两侧。

在一些具体实施例中，驱动晶体管md的栅极md_3与第二电容c2的第二极板为一体结构，第二电容c2的第一极板c2_1与第一电源线elvdd为一体结构。具体地，驱动晶体管md的栅极md_3的一部分与第一电源线elvdd相对设置，二者正对的部分形成第二电容c2的两个极板。

图6g为本公开实施例提供的第二层间介质层的平面图之一，图6h为本公开实施例提供的第二源漏金属层的平面图之一，图6i为本公开实施例提供的平坦化层的平面图之一，图6m为图6a至图6i所示出的各膜层叠加后的示意图，结合图6a至图6i以及图6m所示，在一些具体实施例中，第一源漏金属层sd1远离基底的一侧设置有第二层间介质层ild2，第二层间介质层ild2远离基底的一侧设置有第二源漏金属层sd2，数据信号线vdatal位于第二源漏金属层sd2中。数据信号线vdatal的第一端d5通过第五过孔h5与第一选通晶体管m1的第一极连接。其中，第五过孔h5贯穿第一栅绝缘层、第二栅绝缘层gi、第一层间介质层ild1和第二层间介质层ild2，并暴露出第一选通晶体管m1的第一极。在本公开实施例中，数据信号线vdatal沿第二方向延伸。

在一些具体实施例中，第二源漏金属层sd2中还设置有连接件s，连接件s与数据信号线vdatal间隔开，连接件s的第一端d7与发光器件l的第一极连接，连接件s的第二端d6通过第六过孔h6与驱动晶体管md的第二极md_2连接。其中，第六过孔h6贯穿第一栅绝缘层、第二栅绝缘层gi、第一层间介质层ild1和第二层间介质层ild2，并暴露出驱动晶体管md的第二极md_2。

在一些具体实施例中，发光器件包括沿远离基底的方向设置的：第一极、发光层和第二极。平坦化层pln远离基底的一侧设置有像素界定层(图中未示出)，像素界定层上设置有像素开口，像素开口暴露出发光器件的第一极的至少一部分，发光层设置在像素开口中，发光器件l的第一极通过贯穿平坦化层pln的第七过孔h7与连接件s的第一端d7连接。

图7a为本公开实施例提供的像素电路的具体结构的示意图之二，图7b为本公开实施例提供的像素电路的驱动时序图之二，下面结合图7a和图7b对本公开实施例中，第m行像素电路中的第一选通晶体管m1的栅极与第m-1行扫描信号线gate连接，第m行像素电路中的第二选通晶体管m2的栅极与第m行扫描信号线gate连接的方案进行详细说明。

在第m行像素电路的第一输入阶段t1，向第m-1行扫描信号线gate提供有效电平信号，向第m行扫描信号线gate提供无效电平信号，此时，第二选通晶体管m2和阈值补偿晶体管m3开启，节点b的电压为vdata，驱动晶体管md通过阈值补偿晶体管m3向节点g漏电，直至节点g的电压达到elvdd'+vth后，驱动晶体管md截止。

在第m行像素电路的第二输入阶段t2，向第m-1行扫描信号线gate提供无效电平信号，向第m行扫描信号线gate提供有效电平信号，此时，第二选通晶体管m2和阈值补偿晶体管m3截止，第一选通晶体管m1开启，节点b的电压由vdata跳变至vint，节点g的电压随之跳变至elvdd'+vth+(vint-vdata)*(c1'/(c1'+c2'))。

在第m行像素电路的发光阶段t3，向第m-1行扫描信号线gate和第m行扫描信号线gate提供无效电平信号，此时，第一选通晶体管m1截止，节点g的电压维持在elvdd'+vth+(vint-vdata)*(c1'/(c1'+c2'))，其中，vint小于vdata，vgs-vth＝(vint-vdata)*(c1'/(c1'+c2'))<0从而使驱动晶体管md开启，并向发光器件l提供发光电流i。

图8a至图8m为本公开实施例提供的像素电路中各个膜层的平面图之二，下面结合图8a至图8m对本公开实施例的像素电路的平面结构进行说明，在本公开实施例中，像素电路包括基底、沿远离基底的方向依次设置的半导体层poly、第一栅绝缘层(图中未示出)、第一栅金属层gate1、第二栅绝缘层gi、第二栅金属层gate2。

图8a为本公开实施例提供的半导体层的示意图之二，如图8a所示，驱动晶体管md的第一极md_1和第二极md_2、第一选通晶体管m1的第一极m1_1和第二极m1_2、第二选通晶体管m2的第一极m2_1(m2'_1)和第二极m2_2(m2'_2)以及阈值补偿晶体管的m3的第一极m3_1和第二极m3_2同层设置，均位于半导体层poly中，驱动晶体管md的第二极md_2和阈值补偿晶体管m3的第一极m3_1可以连接为一体。

图8b为本公开实施例提供的第一栅金属层的结构示意图之二，如图8b所示，驱动晶体管md的栅极md_3、第一选通晶体管m1的栅极m1_3、第二选通晶体管m2的栅极m2_3(m2'_3)、阈值补偿晶体管m3的栅极m3_3以及扫描信号线gate同层设置，均位于第一栅金属层gate1中。

与图6a至图6m所示出的实施例不同的是，在本公开实施例中，第m-1行像素电路的第二选通晶体管m2的栅极m2'_3、第m行像素电路的第一选通晶体管m1的栅极m1_3、以及第m行像素电路的阈值补偿晶体管m3的栅极m3_3为一体结构。

在一些具体实施例中，扫描信号线gate沿图中所示的第一方向延伸，第m行像素电路的阈值补偿晶体管m3的栅极m3_3、第m-1行像素电路的第二选通晶体管m2的栅极m2'_3、以及第m行像素电路的第一选通晶体管m1的栅极m1_3沿第m-1行扫描信号线gate的延伸方向排列。

图8j为图8a和图8b所示出的各膜层叠加后的示意图，结合图8a、图8b和图8j所示，第m-1行像素电路中的第二选通晶体管m2的第二极m2'_2、第m行像素电路中的第一选通晶体管m1的第二极m1_2和第m行像素电路中的阈值补偿晶体管m3的第一极m3_1在基底上的正投影，位于第m-1行扫描信号线gate在基底上的正投影与第m行扫描信号线gate在基底上的正投影之间；第m-1行像素电路中的第二选通晶体管m2'的第一极m2_1、第m行像素电路中的第一选通晶体管m1的第一极m1_1和第m行像素电路中的阈值补偿晶体管m3的第二极m3_2在基底上的正投影，位于第m-1行扫描信号线gate在基底上的正投影与第m-2行扫描信号线gate(图中未示出)在基底上的正投影之间。

图8c为本公开实施例提供的第二栅绝缘层的平面图之二，图8d为本公开实施例提供的第二栅金属层的平面图之二，图8k为图8a至图8d所示出的各膜层叠加后的示意图，结合图8a至图8d以及图8k所示，第二栅金属层gate2包括第一连接部g1，第一连接部g1的第一端d1通过第一过孔h1与第一选通晶体管m1的第二极m1_2连接，第一连接部g1的第二端d2通过第二过孔h2与第二选通晶体管m2的第二极m2_2连接。其中，第一过孔h1贯穿第一栅绝缘层和第二栅绝缘层gi，并暴露出第一选通晶体管m1的第二极m1_2，第二过孔h2贯穿第一栅绝缘层和第二栅绝缘层gi，并暴露出第二选通晶体管m2的第二极m2_2。

需要说明的是，此处所说的第一选通晶体管m1和第二选通晶体管m2均为第m行像素电路中的晶体管，在本公开实施例中，下文所描述的晶体管也均是第m行像素电路中的晶体管。

在一些具体实施例中，第二栅金属层gate2还包括第二连接部g2，第二连接部g2与第一连接部g1间隔开。第二连接部g2的第一端d8通过第八过孔h8与阈值补偿晶体管m3的第二极m3_2连接，第二连接部g2的第二端d9通过第九过孔h9与驱动晶体管md的栅极md_3连接。其中，第八过孔h8贯穿第一栅绝缘层和第二栅绝缘层gi，并暴露出阈值补偿晶体管m3的第二极m3_2，第九过孔h9贯穿第二栅绝缘层gi，并暴露出驱动晶体管md的栅极md_3。

在一些具体实施例中，驱动晶体管md的栅极md_3与第一电容c1的第一极板为一体结构，第一连接部g1与第一电容c1的第二极板c1_2与为一体结构，具体地，沿垂直于纸面的方向，驱动晶体管md的栅极md_3的一部分被第一连接部g1覆盖，第一连接部g1覆盖驱动晶体管md的栅极md_3的部分形成为第一电容c1的第二极板c1_2，驱动晶体管md的栅极md_3被第一连接部g1所覆盖的部分形成为第一电容c1的第一极板。

图8e为本公开实施例提供的第一层间介质层的平面图之二，图8f为本公开实施例提供的第一源漏金属层的平面图之二，图8l为图8a至图8f所示出的各膜层叠加后的示意图，结合图8a至图8f以及图8l所示，在一些具体实施例中，第二栅金属层gate2远离基底的一侧设置有第一层间介质层ild1，第一层间介质层ild1远离基底的一侧设置有第一源漏金属层sd1。第一电源线elvdd位于第一源漏金属层sd1中。第一电源线elvdd的第一端d3通过第三过孔h3与驱动晶体管md的第一极md_1连接。其中，第三过孔h3贯穿第一栅绝缘层、第二栅绝缘层gi和第一层间介质层ild1，并暴露出驱动晶体管md的第一极md_1。

在一些具体实施例中，参考信号线vintl位于第一源漏金属层sd1中，参考信号线vintl与第一电源线elvdd间隔开，参考信号线vintl的第一端d4通过第四过孔h4与第二选通晶体管m2的第二极m2_2连接。其中，第四过孔h4贯穿第一栅绝缘层、第二栅绝缘层gi和第一层间介质层ild1，并暴露出第二选通晶体管m2的第一极m2_1。在本公开实施例中，参考信号线vintl和第一电源线elvdd均沿第一方向延伸，显示基板包括m行参考信号线vintl和m行第一电源线elvdd，第m行像素电路与第m行参考信号线vintl和第m行第一电源线elvdd连接。第m行参考信号线vintl在基底上的正投影和第m行第一电源线elvdd在基底上的正投影分别位于第m行扫描信号线gate在基底上的正投影的相对两侧。

在一些具体实施例中，驱动晶体管md的栅极md_3与第二电容c2的第二极板为一体结构，第二电容c2的第一极板c2_1与第一电源线elvdd为一体结构。具体地，驱动晶体管md的栅极md_3的一部分与第一电源线elvdd相对设置，二者正对的部分形成第二电容c2的两个极板。

图8g为本公开实施例提供的第二层间介质层的平面图之二，图8h为本公开实施例提供的第二源漏金属层的平面图之二，图8i为本公开实施例提供的平坦化层的平面图之二，图8m为图8a至图8i所示出的各膜层叠加后的示意图，结合图8a至图8i以及图8m所示，在一些具体实施例中，第一源漏金属层sd1远离基底的一侧设置有第二层间介质层ild2，第二层间介质层ild2远离基底的一侧设置有第二源漏金属层sd2。数据信号线vdatal位于第二源漏金属层sd2中。数据信号线vdatal的第一端d5通过第五过孔h5与第一选通晶体管m1的第一极m1_1连接。其中，第五过孔h5贯穿第一栅绝缘层、第二栅绝缘层gi、第一层间介质层ild1和第二层间介质层ild2，并暴露出第一选通晶体管m1的第一极m1_1。在本公开实施例中，数据信号线vdatal沿第二方向延伸。

在一些具体实施例中，第二源漏金属层sd2中还设置有连接件s，连接件s与数据信号线vdatal间隔开，连接件s的第一端d7与发光器件l的第一极连接，连接件s的第二端d6通过第六过孔h6与驱动晶体管md的第二极md_2连接。其中，第六过孔h6贯穿第一栅绝缘层、第二栅绝缘层gi、第一层间介质层ild1和第二层间介质层ild2，并暴露出驱动晶体管md的第二极md_2。

在一些具体实施例中，发光器件包括沿远离基底的方向设置的：第一极、发光层和第二极。平坦化层pln远离基底的一侧设置有像素界定层(图中未示出)，像素界定层上设置有像素开口，像素开口暴露出发光器件的第一极的至少一部分，发光层设置在像素开口中，发光器件l的第一极通过贯穿平坦化层pln的第七过孔h7与连接件s的第一端d7连接。

需要说明的是，在图8a至图8m所示出的实施例中，各膜层的材料与图6a至图6m中所示出的实施例中的各膜层的材料可以相同，故在此不再赘述。

在一些具体实施例中，像素电路还可以包括发光控制子电路(图中未示出)，连接在驱动晶体管md的第二极和发光器件l的第一极之间，发光控制子电路被配置为，响应于发光控制信号的控制，使驱动晶体管md的第二极与发光器件l导通。

发光控制子电路包括发光控制晶体管，发光控制晶体管的栅极与用于提供发光控制信号的发光控制信号线连接，发光控制晶体管的第一极与驱动晶体管md的第二极连接，发光控制晶体管的第二极与发光器件l的第一极连接。

这种情况下，可以在上述的第一输入阶段t1和第二输入阶段t2向发光控制信号线eml提供无效电平信号，以使发光控制子电路将驱动晶体管md的第二极和发光器件l的第一极断开；在发光阶段t3向发光控制信号线eml有提供效电平信号，从而使发光控制子电路将驱动晶体管md的第二极和发光器件l的第一极导通，进而使驱动晶体管md产生的驱动电流流过发光器件l，以使发光器件l发光。

本公开实施例还提供一种应用于上述的显示基板的驱动方法，其中，驱动方法包括：

在第m行像素电路的第一输入阶段t1，向第m-1行扫描信号线gate提供有效电平信号，向第m行扫描信号线gate提供无效电平信号，以使选通子电路3向第二存储子电路2的第二端提供第一信号，以及使阈值补偿子电路4对驱动晶体管md进行阈值补偿。

在第m行像素电路的第二输入阶段t2，向第m-1行扫描信号线gate提供无效电平信号，向第m行扫描信号线gate提供有效电平信号，以使选通子电路3向第二存储子电路2的第二端提供第二信号。

在第m行像素电路的发光阶段t3，向第m-1行扫描信号线gate和第m行扫描信号线gate提供无效电平信号，以使驱动晶体管md根据其栅极和第一极之间的压差，向发光器件l提供发光电流。

其中，第一信号和第二信号中的一者为数据电压信号vdata，另一者为参考电压信号vint。

具体工作过程已在上文进行描述，故在此不再赘述。

本公开实施利还提供一种显示装置，其中，包括上述的显示基板。其中，显示装置可以为oled面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。