像素驱动电路的制作方法

本公开涉及发光二极管的像素驱动电路。

背景技术：

目前发光二极管已经广泛地应用于各类型的显示器当中。发光二极管发光时的亮度与其驱动电流的大小有关，而其驱动电流的大小是由驱动晶体管来控制。然而，因为工艺的变异会造成显示器中的每个像素的驱动晶体管的临界电压(thresholdvoltage，vth)不尽相同，如此一来将会使得不同像素之中的发光二极管具有不同的驱动电流而使每个发光二极管的亮度不一，进而造成显示器在显示画面的时候会有亮度不均匀的问题。此外，驱动电流示由操作电压所提供，而操作电压容易因为传递路径中的线阻产生压降，使得每个像素的操作电压不同，使驱动电流产生误差。

因此，如何针对显示器像素的驱动晶体管的临界电压做补偿，并也对操作电压做补偿，是本领域的技术人员所致力研究的目标。

技术实现要素：

本公开的实施例提出一种像素驱动电路，包括以下元件。发光单元具有第一端及第二端，发光单元的第一端连接至第一操作电压。第一开关具有控制端、第一端及第二端，第一开关的第一端连接至发光单元的第二端，第一开关的第二端连接至第二操作电压。第二开关具有控制端、第一端及第二端，第二开关的第一端连接至第二操作电压，第二开关的第二端连接至第一开关的控制端，第二开关的控制端连接至第一控制信号。第三开关具有控制端、第一端及第二端，第三开关的第一端连接至第二操作电压，第三开关的控制端连接至第一控制信号。第四开关具有控制端、第一端及第二端，第四开关的第一端连接至第一开关的控制端与第二开关的第二端，第四开关的控制端连接至第三开关的第二端。第五开关具有控制端、第一端及第二端，第五开关的第一端连接至第一电压，第五开关的第二端连接至第三开关的第二端与第四开关的控制端。第六开关具有控制端、第一端及第二端，第六开关的第一端连接至第五开关的控制端，第六开关的第二端连接至第二控制信号，第六开关的控制端连接至第三控制信号。第七开关具有控制端、第一端及第二端，第七开关的第二端连接至第五开关的控制端与第六开关的第一端，第七开关的控制端连接至第四控制信号。第八开关具有控制端、第一端及第二端，第八开关的第一端连接至一数据电压，第八开关的第二端连接至第八开关的控制端与第七开关的第一端。第一电容具有第一端及第二端，第一电容的第一端连接至第五开关的控制端、第六开关的第一端与第七开关的第二端，第一电容的第二端连接至第三控制信号。第九开关具有控制端、第一端及第二端，第九开关的第一端连接至第一开关的第二端与第二操作电压，第九开关的控制端连接至第一控制信号。第十开关具有控制端、第一端及第二端，第十开关的第一端连接至第九开关的第二端，第十开关的第二端连接至一二极管电压，第十开关的控制端连接至第一控制信号。第二电容具有第一端及第二端，第二电容的第一端连接至第四开关的第二端，第二电容的第二端连接至第九开关的第二端与第十开关的第一端。第十一开关具有控制端、第一端及第二端，第十一开关的第一端连接至第四开关的第二端及第二电容的第一端，第十一开关的第二端连接至第一操作电压，第十一开关的控制端连接至第三控制信号。第十二开关，具有控制端、第一端及第二端，第十二开关的第一端连接至第四开关的第二端、第二电容的第一端及第十一开关的第一端，第十二开关的控制端连接至第四控制信号。第十三开关具有控制端、第一端及第二端，第十三开关的第一端连接至第十二开关的第二端与第十三开关的控制端，第十三开关的第二端连接至一参考电压。

在一些实施例中，像素驱动电路按序操作于第一期间、第二期间、第三期间及第四期间。在第一期间内，第一开关、第四开关、第五开关、第七开关、第九开关及第十二开关处于截止状态，第二开关、第三开关、第六开关、第十开关及第十一开关处于导通状态。在第二期间内，第一开关、第四开关、第五开关、第六开关、第九开关及第十一开关处于截止状态，第二开关、第三开关、第七开关、第八开关、第十开关、第十二开关及第十三开关处于导通状态。在第三期间的第一子期间内，第一开关至第七开关、第十开关、第十一开关及第十二开关处于截止状态，第九开关处于导通状态。在第三期间的第二子期间内，第二开关、第三开关、第六开关、第七开关及第十开关至第十二开关处于截止状态，第一开关、第四开关、第五开关及第九开关处于导通状态。在第四期间内，第一开关、第四开关至第七开关、第九开关、第十一开关及第十二开关处于截止状态，第二开关、第三开关及第十开关处于导通状态。

在一些实施例中，第一开关至第四开关、第六开关、第七开关、第十开关、第十一开关、第十二开关及第十三开关为n型晶体管，第五开关、第八开关及第九开关为p型晶体管。

在一些实施例中，第一开关的临界电压匹配至第十三开关的临界电压，第五开关的临界电压匹配至第八开关的临界电压。

在一些实施例中，在第一期间内，第一控制信号及第三控制信号为第一高电平，第二控制信号为第二高电平，第四控制信号为第一低电平。在第二期间内，第一控制信号及第四控制信号为第一高电平，第二控制信号为第二高电平，第三控制信号为第一低电平。在第三期间内，第一控制信号、第三控制信号及第四控制信号为第一低电平，第二控制信号由第二高电平逐渐地降低至第二低电平。在第四期间内，第一控制信号为第一高电平，第二控制信号为第二高电平，第三控制信号及第四控制信号为第一低电平。

在一些实施例中，第一操作电压大于第二操作电压，并且第一操作电压大于等于第一电压。

在一些实施例中，上述的发光单元为发光二极管。

在一些实施例中，上述发光二极管的尺寸为次毫米。

在一些实施例中，上述的像素驱动电路设置于显示面板内。

在一些实施例中，上述的像素驱动电路设置于背光模块内。

在上述的像素驱动电路中，可以补偿临界电压与操作电压，并且具有节省功率消耗的技术效果。

附图说明

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合说明书附图作详细说明如下。

图1是根据一实施例示出像素驱动电路的电路架构图。

图2是根据一实施例示出像素驱动电路中各个控制信号的时序图。

图3是根据一实施例示出在第一期间内像素驱动电路的开关示意图。

图4是根据一实施例示出在第二期间内像素驱动电路的开关示意图。

图5是根据一实施例示出在第三期间内第一子期间的像素驱动电路的开关示意图。

图6是根据一实施例示出在第三期间内第二子期间的像素驱动电路的开关示意图。

图7是根据一实施例示出在第四期间内像素驱动电路的开关示意图。

附图标记说明：

100：像素驱动电路

110：发光单元

c1：第一电容

c2：第二电容

t1～t13：开关

iled：电流

110-1,c1-1,c2-1,t1-1,t2-1,t3-1,t4-1,t5-1,t6-1,t7-1,t8-1,t9-1,t10-1,t11-1,t12-1,t13-1：第一端

110-2,c1-2,c2-2,t1-2,t2-2,t3-2,t4-2,t5-2,t6-2,t7-2,t8-2,t9-2,t10-2,t11-2,t12-2,t13-2：第二端

t1-3,t2-3,t3-3,t4-3,t5-3,t6-3,t7-3,t8-3,t9-3,t10-3,t11-3,t12-3,t13-3：控制端

a,b,c,d,e：节点

vdd,vss：操作电压

s1,s2,em,vsweep：控制信号

vh：电压

vdata：数据电压

vled：二极管电压

vref：参考电压

210：第一期间

220：第二期间

230：第三期间

230-1：第一子期间

230-2：第二子期间

240：第四期间

vgh,vsweep_h：高电平

vgl,vsweep_l：低电平

具体实施方式

关于本文中所使用的“第一”、“第二”等，并非特别指次序或顺位的意思，其仅为了区别以相同技术用语描述的元件或操作。

图1是根据一实施例示出像素驱动电路的电路架构图。像素驱动电路100可以设置在显示装置的背光模块上以提供背光源，或者设置在显示面板中做为一像素，本公开并不在此限。像素驱动电路100包括了发光单元110、开关t1～t13、第一电容c1与第二电容c2。发光单元110例如为发光二极管，此发光二极管的尺寸可以是次毫米等级或其他合适的大小，本公开并不在此限。

发光单元110具有第一端110-1及第二端110-2，发光单元110的第一端110-1连接至操作电压vdd。开关t1具有控制端t1-3、第一端t1-1及第二端t1-2，开关t1的第一端t1-1连接至发光单元110的第二端110-2，开关t1的第二端t1-2连接至操作电压vss。在此实施例中，操作电压vss低于操作电压vdd。开关t2具有控制端t2-3、第一端t2-1及第二端t2-2，开关t2的第一端t2-1连接至操作电压vss，开关t2的第二端t2-2连接至开关t1的控制端t1-3，开关t2的控制端t2-3连接至控制信号em。开关t3具有控制端t3-3、第一端t3-1及第二端t3-2，开关t3的第一端t3-1连接至操作电压vss，开关t3的控制端t3-3连接至控制信号em。开关t4具有控制端t4-3、第一端t4-1及第二端t4-2，开关t4的第一端t4-1连接至开关t1的控制端t1-3与开关t2的第二端t2-2，开关t4的控制端t4-3连接至开关t3的第二端t3-2。开关t5具有控制端t5-3、第一端t5-1及第二端t5-2，开关t5的第一端t5-1连接至电压vh，开关t5的第二端t5-2连接至开关t3的第二端t3-2与开关t4的控制端t4-3。开关t6具有控制端t6-3、第一端t6-1及第二端t6-2，开关t6的第一端t6-1连接至开关t5的控制端t5-3，开关t6的第二端t6-2连接至控制信号vsweep，开关t6的控制端t6-3连接至控制信号s1。开关t7具有控制端t7-3、第一端t7-1及第二端t7-2，开关t7的第二端t7-2连接至开关t5的控制端t5-3与开关t6的第一端t6-1，开关t7的控制端t7-3连接至控制信号s2。开关t8具有控制端t8-3、第一端t8-1及第二端t8-2，开关t8的第一端t8-1连接至数据电压vdata，开关t8的第二端t8-2连接至开关t8的控制端t8-3与开关t7的第一端t7-1。第一电容c1具有第一端c1-1及第二端c1-2，第一电容c1的第一端c1-1连接至开关t5的控制端t5-3、开关t6的第一端t6-1与开关t7的第二端t7-2，第一电容c1的第二端c1-2连接至控制信号vsweep。

开关t9具有控制端t9-3、第一端t9-1及第二端t9-2，开关t9的第一端t9-1连接至开关t1的第二端t1-2与操作电压vss，开关t9的控制端t9-3连接至控制信号em。开关t10具有控制端t10-3、第一端t10-1及第二端t10-2，开关t10的第一端t10-1连接至开关t9的第二端t9-2，开关t10的第二端t10-2连接至二极管电压vled，开关t10的控制端t10-3连接至控制信号em。第二电容c2具有第一端c2-1及第二端c2-2，第二电容c2的第一端c2-1连接至开关t4的第二端t4-2，第二电容c2的第二端c2-2连接至开关t9的第二端t9-2与开关t10的第一端t10-1。开关t11具有控制端t11-3、第一端t11-1及第二端t11-2，开关t11的第一端t11-1连接至开关t4的第二端t4-2及第二电容c2的第一端c2-1，开关t11的第二端t11-2连接至操作电压vdd，开关t11的控制端t11-3连接至控制信号s1。开关t12具有控制端t12-3、第一端t12-1及第二端t12-2，开关t12的第一端t12-1连接至开关t4的第二端t4-2、第二电容c2的第一端c2-1及开关t11的第一端t11-1，开关t12的控制端t12-3连接至控制信号s2。开关t13具有控制端t13-3、第一端t13-1及第二端t13-2，开关t13的第一端t13-1连接至开关t12的第二端t12-2与开关t13的控制端t13-3，开关t13的第二端t13-2连接至参考电压vref。

在此实施例中，开关t1～t13例如为薄膜晶体管(thinfilmtransistor)，其中开关t1～t4、t6、t7、t10～t13为n型晶体管，开关t5、t8、t9为p型晶体管。此外，开关t1的临界电压匹配至开关t13的临界电压，开关t5的临界电压匹配至开关t8的临界电压，以下会再详细说明临界电压匹配的技术效果。

图2是根据一实施例示出像素驱动电路中各个控制信号的时序图。请参照图2，像素驱动电路按序操作于第一期间210、第二期间220、第三期间230及第四期间240，而第四期间240结束后又回到第一期间210。

图3是根据一实施例示出在第一期间内像素驱动电路的开关示意图。请参照图2与图3，第一期间210是用以重置像素驱动电路100。在第一期间210内，控制信号s1及控制信号em为高电平vgh，控制信号s2为低电平vgl，控制信号vsweep为高电平vsweep_h，其中高电平vgh可相同或不同于高电平vsweep_h，本公开并不在此限。因此，在第一期间210内，开关t1、t4、t5、t7、t9、t12处于截止状态。另外，开关t2、t3、t6、t10、t11处于导通状态。在此期间，节点a与节点d的电位相同于操作电压vss；节点b的电位相同于操作电压vdd；节点c的电位相同于二极管电压vled；而节点e的电位相同于控制信号vsweep。

图4是根据一实施例示出在第二期间内像素驱动电路的开关示意图。请参照图2与图4，第二期间220是用以做电压补偿。在第二期间220，控制信号s1为低电平vgl，控制信号s2、控制信号em为高电平vgh，控制信号vsweep为高电平vsweep_h。因此，开关t1、t4、t5、t6、t9、t11处于截止状态，而开关t2、t3、t7、t8、t12、t13处于导通状态。在此期间，节点a与节点d的电位相同于操作电压vss。节点b的电位为vref+vth_t13，其中vth_t13为开关t13的临界电压。节点c的电位相同于二极管电压vled。节点e的电位为vdata-|vth_t8|，其中vth_t8为开关t8的临界电压。

图5是根据一实施例示出在第三期间内第一子期间的像素驱动电路的开关示意图。请参照图2与图5，第三期间230分为第一子期间230-1及第二子期间230-2，在第一子期间230-1内发光单元110为截止，而在第二子期间230-2内发光单元110为导通并发光。第一子期间230-1及第二子期间230-2的长度是由数据电压vdata所决定。换言之，在此实施例中是以脉宽调制(pulsewidthmodulation，pwm)的方式来驱动发光单元110，借此决定像素的亮度。具体来说，在第三期间230内控制信号s1、控制信号s2及控制信号em为低电平vgl，而控制信号vsweep由高电平vsweep_h逐渐地降低至低电平vsweep_l，其中低电平vsweep_l可相同或不同于低电平vgl，本公开并不在此限。

第一子期间230-1内，开关t1～t7、t10、t11、t12处于截止状态，而开关t9处于导通状态。此时节点a、节点c及节点d的电位相同于操作电压vss。节点c的电位从第二期间220的vled改变为第一子期间230-1的vss，其变化量为vss-vled，因此节点b的电位从vref+vth_t13改变为vref+vth_t13+vss-vled。类似地，节点e的电位是vdata-|vth_t8|+δvsweep，其中δvsweep表示控制信号vsweep的变化量，由于控制信号vsweep的电位是逐渐降低，因此节点e的电位也会逐渐的降低，当以下数学式1成立时，开关t5会切换为导通状态，接着会进入第二子期间230-2。

[数学式1]

其中ve表示节点e的电位，vth_t5为开关t5的临界电压。值得注意的是，由于开关t5的临界电压匹配于开关t8的临界电压，因此在数学式1中两个临界电压|vth_t5|、|vth_t8|相互抵消，也就是说删除了开关t5的临界电压的影响。此外，当数据电压vdata越大时，数学式1越早成立，也就越早进入第二子期间230-2。

图6是根据一实施例示出在第三期间内第二子期间的像素驱动电路的开关示意图。请参照图2与图6，在第二子期间230-2内，开关t2、t3、t6、t7、t10～t12处于截止状态，而开关t1、t4、t5、t9处于导通状态。节点c的电位相同于操作电压vss，而节点e的电位相同于vdata-|vth_t8|+δvsweep。除此之外，由于开关t5为导通状态，节点d的电位相同于电压vh。在此实施例中，操作电压vdd大于等于电压vh，但电压vh大到足够导通开关t4。电压vh会施加在开关t4的控制端t4-3上使得开关t4处于导通状态，节点a与节点b的电位相同于vref+vth_t13+vss-vled，借此导通开关t1以产生电流iled，此电流iled流经发光单元110与开关t1。电流iled的大小如以下数学式2所示，其中k为常数，va为节点a的电位，临界电压vth_t13、vth_t1相互抵销。

[数学式2]

通过操作电压vss与临界电压的补偿，电流iled已经无关于操作电压vss与任何开关的临界电压。在现有技术中驱动电流经过了两个以上的开关，当电流较大时会产生压降使得开关可能进入线性区，增加操作电压vdd、vss之间的跨压可以解决此问题，但却提高了功率消耗。相较之下，电流iled只会流经一个开关t1，因此具有减少功率消耗的技术效果。

图7是根据一实施例示出在第四期间内像素驱动电路的开关示意图。请参照图2与图7，第四期间240是用以关闭发光单元110。在第四期间240内，控制信号s1及控制信号s2为低电平vgl，控制信号em为高电平vgh，控制信号vsweep为高电平vsweep_h。在此期间，开关t1、t4～t7、t9、t11、t12处于截止状态，开关t2、t3、t10处于导通状态。节点a与节点d的电位相同于操作电压vss。节点b的电位为vref+vth_t13。节点c的电位相同于二极管电压vled。节点e的电位为vdata-|vth_t8|。

在上述实施例中，“连接”可以是直接连接。

虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的构思和范围内，当可作些许的变动与润饰，故本发明的保护范围当视权利要求所界定者为准。