一种硅基液晶面板及其像素电路的制作方法

1.本技术涉及集成电路技术及显示技术领域，特别是涉及一种硅基液晶面板及其像素电路。


背景技术：

2.硅基液晶(liquid crystal on silicon，lcos)是一种反射式投影显示器件，其是采用半导体硅晶技术控制液晶偏转，进而控制入射光的相位分布，进行图像调制。与传统的显示结构相比较，lcos具有光利用效率高、体积小、开口率高、制造技术成熟等特点，其可以很容易实现高分辨率和充分的色彩表现。上述优点使得lcos在今后的显示应用领域具有很大的优势。
3.lcos面板包括在硅基板上设置的互补金属氧化物半导体(complementary metal oxide semiconductor，cmos)点阵的cmos基板，cmos基板集成有像素单元的存储器单元及驱动电路，像素单元的存储器单元设置在液晶像素的下方，现有lcos面板通常采用静态随机存取存储器(static random-access memory，sram)或者动态随机存取存储器(dynamic random access memory，dram)作为存储单元，但sram及dram结构复杂，体积较大，导致像素单元的尺寸较大。而且，对于通常采用数字调制方式的sram，相邻像素单元之间调制信号的差异容易造成信号串扰。


技术实现要素：

4.本技术主要解决的技术问题是提供一种硅基液晶面板及其像素电路，以缩小像素尺寸，改善相邻像素之间的信号串扰问题。
5.为解决上述技术问题，本技术采用的一个技术方案是：提供一种硅基液晶面板的像素电路。该硅基液晶面板包括多个像素单元，该像素电路包括：像素存储阵列电路，包括与多个像素单元一一对应连接的多个flash存储器单元，flash存储器单元为对应的像素单元提供像素显示电压；驱动电路，与flash存储器单元连接，用于为flash存储器单元提供驱动信号及电压控制信号；其中，flash存储器单元在驱动信号的驱动下工作，并根据电压控制信号生成像素显示电压。
6.在一个具体实施方式中，flash存储器单元包括：衬底及设置在衬底上的第一栅极、第二栅极、源极及漏极；其中，驱动电路分别与第二栅极、源极及漏极连接，驱动电路通过源极、漏极及第二栅极为第一栅极提供电压控制信号，驱动电路为源极、漏极及第二栅极提供驱动信号。
7.在一个具体实施方式中，电压控制信号包括充电电压，驱动电路调整充电电压对第一栅极的充电时长和/或充电电压值来实现像素显示电压。
8.在一个具体实施方式中，第二栅极设置在第一栅极背离衬底的一侧上，第一栅极及第二栅极位于源极及漏极之间，且第二栅极在衬底上的投影位于第一栅极在衬底上的投影内。
9.在一个具体实施方式中，硅基液晶面板包括：反射电极层，设置在第二栅极背离衬底的一侧，第一栅极与反射电极层连接。
10.在一个具体实施方式中，硅基液晶面板进一步包括：介质层，设置在反射电极层与第一栅极之间，介质层设有通孔，第一栅极通过通孔与反射电极层连接。
11.在一个具体实施方式中，像素存储阵列电路在硅基液晶面板的衬底上的投影位于多个像素单元在衬底上的投影内。
12.在一个具体实施方式中，驱动信号包括行驱动信号及列驱动信号，驱动电路包括：行驱动电路，与flash存储器单元连接，用于根据行寻址信号选择性为flash存储器单元提供行驱动信号；列驱动电路，与flash存储器单元连接，用于根据列寻址信号选择性为flash存储器单元提供列驱动信号及电压控制信号；外设逻辑电路，分别与行驱动电路及列驱动电路，用于为行驱动电路提供行寻址信号及行驱动信号，并为列驱动信号提供列寻址信号、列驱动信号及电压控制信号。
13.在一个具体实施方式中，多个像素单元组成m*n个子像素阵列，列驱动电路包括m*n个列驱动器，行驱动电路包括m*n个行驱动器，列驱动器与子像素阵列一一对应设置，行驱动器与子像素阵列一一对应设置；子像素阵列对应的所有flash存储器单元均和与其对应的列驱动器通过导线连接，且每个列驱动器的导线与其它列驱动器的导线相互电隔离，子像素阵列对应的所有flash存储器单元均和与其对应的行驱动器通过导线连接，且每个行驱动器的导线与其它行驱动器的导线相互电隔离；其中，m为大于1的自然数，n为大于1的自然数。
14.为解决上述技术问题，本技术采用的一个技术方案是：提供一种硅基液晶面板。该硅基液晶面板包括依次叠层设置的cmos基板、液晶层、ito层及盖板，其中cmos基板集成有上述各实施方式的像素电路。
15.本技术的有益效果是：本技术硅基液晶面板的像素电路中的像素存储器单元采用flash存储器单元，相较于sram，无需如sram存储器单元采用多个晶体管通过脉冲宽度调制信号控制电压起伏，以得到像素显示电压，也无需如dram存储器单元通过数模转换器获取模拟电压信号，flash存储器单元只需控制(浮栅)充电时长，就能实现模拟电压信号；flash存储器单元的结构简单，且相邻像素之间的信号干扰小，因此本技术flash存储器单元对应的像素尺寸较小，因此能够将像素单元的面积设计得更小，进而能够缩小硅基液晶面板的尺寸，提高单个晶圆的面板产量，或者在相同的尺寸下制造更高分辨率的面板，且能够减少相邻像素之间的信号干扰。
附图说明
16.为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
17.图1是本技术lcos面板一实施例的结构示意图；
18.图2是图1实施例lcos面板的像素电路一实施例的结构示意图；
19.图3是图2实施例像素电路中flash存储器单元及反射电极层的结构示意图；
20.图4是图3实施例flash存储器单元的部分结构及反射电极层的正视示意图；
21.图5是图3实施例flash存储器单元的部分结构及反射电极层的侧视示意图；
22.图6是图2实施例像素电路中flash存储器单元的电路结构示意图；
23.图7是现有lcos面板中dram单元的电路结构示意图；
24.图8是现有lcos面板中sram单元的电路结构示意图；
25.图9是图1实施例lcos面板的电路结构示意图。
具体实施方式
26.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，均属于本技术保护的范围。
27.本技术中的术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。本技术的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
28.本技术首先提出一种包括多个像素单元的lcos面板，如图1至图6所示，图1是本技术lcos面板一实施例的结构示意图；图2是图1实施例lcos面板的像素电路一实施例的结构示意图；图3是图2实施例像素电路中flash存储器单元及反射电极层的结构示意图；图4是图3实施例flash存储器单元的部分结构及反射电极层的正视示意图；图5是图3实施例flash存储器单元的部分结构及反射电极层的侧视示意图；
29.图6是图2实施例像素电路中flash存储器单元的电路结构示意图。本实施例lcos面板(图未标)包括：依次叠层设置的cmos基板(图未标)、液晶层120、透明导电层130及透光盖板140，其中，cmos基板集成有像素电路150。透明导电层130的材质例如为氧化铟锡(indium tin oxide，ito)、氟掺杂氧化锡(sno2:f，fto)、铝掺杂氧化锌(zno:al，zao)或铟/锑/锌/镉的氧化物。
30.lcos面板是以单晶硅基板上的cmos点阵代替传统的tft点阵；具体地，在单晶硅片上集成像素电路150，包括驱动电路151(包括cmos)和像素存储阵列电路152(包括cmos)。
31.进一步地，本实施例lcos面板还包括反射电极层170，设置在cmos基板和液晶层120之间。其中，反射电极层170可以为铝电极层，像素电极层用铝做成反射电极层170；为防止强光照射沟道，还可以在cmos基板上加一层挡光层(图未示)。
32.在一应用场景中，lcos面板是在硅晶圆上面，通过沉积、刻蚀一层层的电介质层与金属层来形成像素电路150，反射电极层170在最上面的金属层，形成cmos有源点阵基板，即cmos基板；接着将cmos基板与含有ito层130的盖板140(可以为玻璃)贴合；然后抽进液晶，在cmos基板与透明导电层130之间形成液晶层120，以实现lcos面板。在其它实施例中，还可以先滴注液晶，然后再压合盖板。
33.进一步地，lcos面板还包括：胶框160，设置在ito层130与cmos基板之间，且位于液
晶层120的外围区域。胶框160用于封装支撑及区域分隔。
34.lcos面板划分为像素区域(图未标)、位于像素区域外围的外围区域(图未标)，像素区域设有多个像素单元(图未标)；液晶层120与像素区域对应设置，胶框160与外围区域对应设置。
35.进一步地，本实施例lcos面板进一步包括：第一定向层181及第二定向层191，第一定向层181设置在反射电极层170与液晶层120之间，第二定向层191设置在液晶层120与透明导电层130之间。上述定向层用于给液晶分子一个初始化的取向，使得不同位置的液晶分子在非工作状态下的取向一致。定向层的材质可以例如为硅氧化物(siox)，通过电子束蒸镀(electron beam evaporation)的方式制得；或者，定向层的材质可以例如为聚酰亚胺，首先通过喷涂、化学气相沉积或原子层沉积的方式形成涂层，然后通过擦拭(rubbing)工艺或者激光加工工艺在定向材料涂层表面形成数条取向沟槽，即得到具有配向能力的定向层。
36.其中，本实施例的像素电路150包括：驱动电路151及像素存储阵列电路152；其中，像素存储阵列电路152包括与多个像素单元一一对应的多个flash存储器单元153，flash存储器单元153为对应的像素单元提供像素显示电压；驱动电路151与flash存储器单元153连接，用于为flash存储器单元153提供驱动信号及电压控制信号；其中，flash存储器单元153在驱动信号的驱动下工作，并根据电压控制信号生成像素显示电压。
37.关于像素电路150的具体结构及工作原理在下文进行详细介绍。
38.区别于现有技术，本实施例lcos面板的像素电路150中的像素存储器单元采用flash存储器单元153，相较于sram，无需如sram存储器单元采用多个晶体管通过脉冲宽度调制信号控制电压起伏，以得到像素显示电压，也无需如dram存储器单元通过数模转换器获取模拟电压信号，flash存储器单元153只需控制(浮栅)充电时长，就能实现模拟电压信号；flash存储器单元153的结构简单，且相邻像素之间的信号干扰小，因此本技术flash存储器单元153对应的像素尺寸较小，因此能够将像素单元的面积设计得更小，进而能够缩小lcos面板的尺寸，提高单个晶圆的面板产量，或者在相同的尺寸下制造更高分辨率的面板，且能够减少相邻像素之间的信号干扰。
39.可选地，本实施例的flash存储器单元153包括：衬底154及设置在衬底154上的第一栅极155、第二栅极156、源极157及漏极158；其中，驱动电路151分别与第二栅极156、源极157及漏极158连接，驱动电路151通过第二栅极156、源极157及漏极158为第一栅极155提供电压控制信号，驱动电路151为源极157、漏极158及第二栅极156提供驱动信号。
40.其中，第一栅极155与衬底154及第二栅极156之间设有绝缘层。
41.其中，第二栅极156为flash存储器单元153的控制栅，用于控制flash存储器单元153工作；第一栅极155为flash存储器单元153的浮栅，其被介质层环绕，形成独立的电极层，以使电压控制信号对该独立的电极层进行充、放电，实现flash存储器单元153的不同电压值，即像素显示电压。
42.其中，第一栅极155通过导电柱(图未标)与第四金属层50连接，第一栅极155通过第四金属层50与反射电极层170连接。
43.衬底154可以是cmos基板的硅晶圆衬底。
44.本实施例电压控制信号包括充电电压及充电时长，驱动电路151调整充电电压对
第一栅极155的充电时长来实现像素显示电压。通过调整充电电压对第一栅极155的充电时长来实现不同的电压控制，从而控制flash存储器单元153输出不同电压值的模拟电压信号。
45.在其它实施例中，驱动电路可以调整充电电压对第一栅极155的充电电压值来实现像素显示电压。
46.flash存储器单元153的数据写入时间在微秒级到毫秒级之间，其数据写入时间取决于驱动电路151的驱动电压(驱动信号的电压值)。
47.可选地，本实施例的第二栅极156设置在第一栅极155背离衬底154的一侧上，第一栅极155及第二栅极156位于源极157及漏极158之间，且第二栅极156在衬底154上的投影位于第一栅极155在衬底154上的投影内。
48.第二栅极156的尺寸小于第一栅极155的尺寸，第二栅极156与第一栅极155重叠且间隔设置。
49.可选地，本实施例lcos面板进一步包括：与源极157连接的第一金属层20(即源电极)、与漏极158连接的第二金属层30(即漏电极)、与第二栅极156连接第三金属层40(即第二栅电极)，与第一栅极155连接第四金属层50(即第一栅电极)；其中，第一金属层20、第二金属层30、第三金属层40及第四金属层50可以同层设置。
50.lcos面板的反射电极层170(铝电极层)设置在第二栅极156背离衬底154的一侧，第一栅极155通过第四金属层50与反射电极层170连接。
51.由上述分析可知，第二栅极156的尺寸小于第一栅极155的尺寸，第一栅极155未被第二栅极156覆盖的部分与反射电极层170连接，避免信号干扰或者避免第二栅极156打孔。
52.本实施例lcos面板进一步包括：介质层(图未示)，设置在反射电极层170与第一栅极155之间，介质层设有通孔(图未示)，第一栅极155通过通孔与反射电极层170连接。其中，通孔内设有导电柱(图未标)，该导电柱可以与第一栅极155或者反射电极层170一体设置。
53.具体地，介质层延伸至第一栅极155与第四金属层50之间及第四金属层50与反射电极层170之间，介质层设有第一通孔(图未示)及第二通孔(图未示)，第一栅极155与第四金属层50通过第一通孔连接，第四金属层50与反射电极层170通过第二通孔连接。
54.本实施例lcos面板进一步包括：设置在源极157与第一金属层20之间、漏极158与第二金属层30之间及第二栅极156与第三金属层40之间的其它介质层；且反射电极层170与第四金属层50之间可以层叠设置多个介质层及金属层，以实现lcos面板的其它结构，具体可参照现有lcos面板的结构。
55.本技术的发明人在长期的研发过程中发现，lcos面板的显示驱动方式有模拟驱动法和数字驱动法；其中，模拟驱动法是利用dram结构实现像素的不同灰阶显示，其输入显示信号需要经过数模转换器转换为模拟电压信号，通过控制数模转换器转换的输出电压实现对像素电压的调制，进而实现灰阶显示控制。模拟驱动法在lcos显示应用中面临的主要问题有：cmos工艺下，像素开关管关断状态下的泄漏电流不容忽略，从而导致dram结构中保持电容过大，进而导致图像刷新频率降低，且占据的芯片面积太大，屏幕分辨率降低。
56.而数字驱动法一般利用sram结构实现像素的不同灰阶显示，是通过对像素开关管的导通时间进行调制来实现的。sram输出的电压值只有极大值和极小值，需要通过极大值和极小值的时间占空比调节输出的图像灰阶；基于sram实现的数字驱动法虽然不需要通过
数模转换器进行模数转换，但却需要配套非常复杂且高速的控制接口，从而导致设计复杂度和技术成本提高。
57.如图6至图8所示，相较于本实施例的flash存储器单元153(图6)，dram(图7)多了一个电容，其像素尺寸较大；而sram(图8)有6个晶体管，其像素尺寸较大，且sram需要利用脉宽调制得到一个等效电压，操作过程中电压高低起伏，相邻像素之间的电压差太大，容易造成串扰。
58.可选地，如图1至图6、图9所示，本实施例的驱动信号包括行驱动信号及列驱动信号，本实施例的驱动电路151包括：行驱动电路(图未标)、列驱动电路(图未标)及外设逻辑电路161；其中，行驱动电路与flash存储器单元153连接，用于根据行寻址信号选择性为flash存储器单元153提供行驱动信号；列驱动电路与flash存储器单元153连接，用于根据列寻址信号选择性为flash存储器单元153提供列驱动信号及电压控制信号；外设逻辑电路161分别与行驱动电路及列驱动电路，用于为行驱动电路提供行寻址信号及行驱动信号，并为列驱动信号提供列寻址信号、列驱动信号及电压控制信号。
59.本实施例的像素存储阵列电路152在lcos面板的衬底(即cmos基板的衬底)上的投影位于像素区域在该衬底上的投影内，且flash存储器单元153在该衬底上的投影与像素单元在该衬底上的投影重叠；驱动电路151在该衬底上的投影位于像素区域在该衬底上的投影外，以缩小像素单元的尺寸；行驱动电路、列驱动电路及外设逻辑电路161在该衬底上的投影均匀设置在像素区域在该衬底上的投影外围。
60.本实施例的像素区域设置有像素阵列(图未示)，像素阵列中包含多个像素单元(图未示)；本实施例的像素存储阵列电路152为多个flash存储器单元153组成的阵列，每个像素单元对应一个flash存储器单元153。
61.可选地，本实施例的列驱动电路包括：数据寄存器103、放大器104、高压产生电路106及列驱动器105；其中，数据寄存器103分别与外设逻辑电路161、列驱动器105及放大器104连接，用于寄存列寻址信号、列驱动信号；列驱动器105还与高压产生电路106和flash存储器单元153连接，用于从数据寄存器103中获取列寻址信号、列驱动信号及从高压产生电路106获取电压控制信号；flash存储器单元153从列驱动器105中获取列寻址信号、列驱动信号及电压控制信号；高压产生电路106还与外设逻辑电路161连接，用于从外设逻辑电路161获取控制信号，以产生电压控制信号；放大器104还与外设逻辑电路161连接，用于至少对列驱动信号进行放大处理。
62.可选地，本实施例的行驱动电路进一步包括行驱动器111，与外设逻辑电路161连接，用于从外设逻辑电路161获取行驱动信号及行寻址信号。
63.本实施例的多个像素单元组成m*n个子像素阵列，列驱动电路包括m*n个列驱动器105，行驱动电路包括m*n个行驱动器111，列驱动器105与子像素阵列一一对应设置，行驱动器111与子像素阵列一一对应设置；子像素阵列对应的所有flash存储器单元153均和与其对应的列驱动器105通过导线连接，且每个列驱动器105的导线与其它列驱动器105的导线相互电隔离，子像素阵列对应的所有flash存储器单元153均和与其对应的行驱动器111通过导线连接，且每个行驱动器111的导线与其它行驱动器111的导线相互电隔离。
64.其中，m为大于1的自然数，n为大于1的自然数。具体地，本实施例的m为2，n为2；在其它实施例中，可以根据实际需要设置m和n。
65.在其它实施例中，一个行驱动器可以对应多个子像素阵列，或者一个列驱动器对应多个子像素阵列，或者采用过个外设逻辑电路，等等。
66.flash存储器单元153的源极157与行驱动器111连接，漏极158与列驱动器105连接。
67.在其它实施例中，flash存储器单元的漏极与行驱动器连接，源极与列驱动器连接。
68.区别于现有技术，本技术lcos面板的像素电路中的像素存储器单元采用flash存储器单元，相较于sram，无需如sram存储器单元采用多个晶体管通过脉冲宽度调制信号控制电压起伏，以得到像素显示电压，也无需如dram存储器单元通过数模转换器获取模拟电压信号，flash存储器单元只需控制(浮栅)充电时长，就能实现模拟电压信号；flash存储器单元的结构简单，且相邻像素之间的信号干扰小，因此本技术flash存储器单元对应的像素尺寸较小，因此能够将像素单元的面积设计得更小，进而能够缩小lcos面板的尺寸，提高单个晶圆的面板产量，或者在相同的尺寸下制造更高分辨率的面板，且能够减少相邻像素之间的信号干扰。
69.以上所述仅为本技术的实施方式，并非因此限制本技术的专利范围，凡是利用本技术说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本技术的专利保护范围内。