显示模组和显示装置的制作方法

1.本发明涉及显示技术领域，尤其涉及一种显示模组和显示装置。


背景技术：

2.为了改善oled(有机发光二极管)显示产品的残像不良，导入了在一帧时间内，具有至少两个脉冲的驱动信号(所述驱动信号例如可以为栅极驱动信号)，通过初始电压vinit对存储电容的极板进行多次复位达到降低残像不良的效果。在显示阶段，一行数据电压会同时写入a行像素电路(a为大于1的整数)，但是当扫描到显示面板包括的最后几行像素电路时，一行数据电压同时写入c行像素电路(c为正整数，c小于a)，写入相应行的数据电压大于正常值，导致亮度偏低，从而造成显示面板显示时底部发暗的问题。


技术实现要素：

3.本发明的主要目的在于提供一种显示模组和显示装置，改善现有技术中显示面板显示时底部发暗的不良。
4.本发明实施例提供了一种显示模组，包括驱动模组和显示面板，所述显示面板包括多列数据线、多行b列像素电路和n行负载电路；所述数据线与所述显示面板包括的相应列像素电路电连接；b和n都为正整数；所述负载电路包括多列负载子电路；
5.所述驱动模组包括多级驱动电路和n级伪驱动电路，所述驱动电路用于为所述显示面板包括的相应行像素电路提供驱动信号；
6.所述驱动模组中的除了第一级伪驱动电路之外的每一级伪驱动电路的输入端与相邻上一级伪驱动电路的输出端电连接，所述相邻上一级伪驱动电路的输出端为所述每一级伪驱动电路的输入端提供相应的输入信号；
7.第n行负载电路包括b列负载子电路；
8.第n行负载电路包括的第b列负载子电路包括第n行第b列开关电路和第n行第b列储能电路；n为小于或等于n的正整数，b为小于或等于b的正整数；
9.所述第n行第b列开关电路的控制端与第n级伪驱动电路的输出端电连接，所述第n行第b列开关电路的第一端与第b列数据线电连接，第n行第b列开关电路的第二端与第n行第b列储能电路电连接；所述第n行第b列开关电路用于在第n级伪驱动电路的输出端提供的信号的控制下，控制所述第b列数据线与所述第n行第b列储能电路之间连通或断开；
10.所述第n行第b列储能电路用于储存电能。
11.可选的，第n行第b列开关电路包括第n行第b列开关晶体管，所述第n行第b列储能电路包括第n行第b列电容；
12.所述第n行第b列开关晶体管的控制极与所述第n级伪驱动电路的输出端电连接，所述第n行第b列开关晶体管的第一极与第b列数据线电连接，第n行第b列开关晶体管的第二极与第n行第b列电容的第一极板电连接；
13.所述第n行第b列电容的第二极板与第一电压端电连接。
14.可选的，所述像素电路包括存储电容；所述第n行第b列电容的电容值与所述存储电容的电容值相同。
15.可选的，所述像素电路还包括发光元件、驱动电路、发光控制电路、数据写入电路、补偿控制电路和第一复位电路；
16.第一复位电路分别与复位控制线、初始电压线和存储电容的第一极板电连接，用于在所述复位控制线提供的复位控制信号的控制下，将所述初始电压线提供的初始电压写入所述存储电容的第一极板；
17.所述存储电容的第二极板与第一电压端电连接；
18.所述数据写入电路分别与相应行栅线、相应列数据线和所述驱动电路的第一端电连接，用于在所述相应行栅线提供的栅极驱动信号的控制下，将所述相应列数据线上的数据电压提供至所述驱动电路的第一端；
19.所述补偿控制电路分别与所述相应行栅线、所述驱动电路的控制端和所述驱动电路的第二端电连接，用于在所述相应行栅线提供的栅极驱动信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第二端之间连通；
20.所述发光控制电路分别与发光控制线、所述第一电压端、所述驱动电路的第一端、所述驱动电路的第二端和所述发光元件的第一极电连接，用于在所述发光控制线提供的发光控制信号的控制下，控制所述第一电压端与所述驱动电路的第一端之间连通，并控制所述驱动电路的第二端与所述发光元件的第一极之间连通；
21.所述发光元件的第二极与第二电压端电连接。
22.可选的，所述像素电路还包括第二复位电路；
23.所述第二复位电路分别与相邻下一行复位控制线、所述初始电压端和所述发光元件的第一极电连接，用于在所述相邻下一行复位控制线提供的复位控制信号的控制下，将所述初始电压写入所述发光元件的第一极。
24.可选的，所述显示面板包括有效显示区域和周边区域，所述像素电路设置于所述有效显示区域，所述负载电路设置于所述周边区域。
25.可选的，所述伪驱动电路的结构与所述驱动电路的结构相同。
26.可选的，所述驱动电路为栅极驱动电路，用于通过输出端向相应行像素电路提供相应的栅极驱动信号。
27.可选的，在一帧时间内，所述驱动电路的输入端接收到的输入信号包括m个脉冲，m为大于1的整数，n大于或等于m+1。
28.本发明实施例还提供一种显示装置，包括上述的显示模组。
29.本发明实施例所述的显示模组和显示装置增加n级伪驱动电路和n行负载电路，通过伪驱动电路控制相应行负载电路分担后几行像素电路写入的数据电压，改善显示面板显示时底部发暗的不良。
附图说明
30.图1是本发明实施例所述的显示模组的结构图；
31.图2是本发明所述的显示模组中的第n行负载电路包括的第b列负载子电路的一实施例的结构图；
32.图3是所述第n行负载电路包括的第b列负载子电路的一实施例的电路图；
33.图4是本发明实施例所述的显示模组中的显示面板包括的像素电路的一实施例的结构图；
34.图5是像素电路的一实施例的电路图；
35.图6是图5所示的像素电路的实施例的工作时序图；
36.图7是gout1输出的信号、gout2输出的信号、gout3输出的信号、gout4输出的信号、gout5输出的信号、gout6输出的信号、dummy1输出的信号、dummy2输出的信号、dummy3输出的信号，以及，dummy4输出的信号的波形图。
具体实施方式
37.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
38.本发明所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。
39.在实际操作时，当所述晶体管为三极管时，所述控制极可以为基极，所述第一极可以为集电极，所述第二极可以发射极；或者，所述控制极可以为基极，所述第一极可以为发射极，所述第二极可以集电极。
40.在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。
41.本发明实施例所述的显示模组，包括驱动模组和显示面板，所述显示面板包括多列数据线、多行b列像素电路和n行负载电路；所述数据线与所述显示面板包括的相应列像素电路电连接；b和n都为正整数；所述负载电路包括多列负载子电路；
42.所述驱动模组包括多级驱动电路和n级伪驱动电路，所述驱动电路用于为所述显示面板包括的相应行像素电路提供驱动信号；
43.所述驱动模组中的除了第一级伪驱动电路之外的每一级伪驱动电路的输入端与相邻上一级伪驱动电路的输出端电连接，所述相邻上一级伪驱动电路的输出端为所述每一级伪驱动电路的输入端提供相应的输入信号；
44.第n行负载电路包括b列负载子电路；
45.第n行负载电路包括的第b列负载子电路包括第n行第b列开关电路和第n行第b列储能电路；n为小于或等于n的正整数，b为小于或等于b的正整数；
46.所述第n行第b列开关电路的控制端与第n级伪驱动电路的输出端电连接，所述第n行第b列开关电路的第一端与第b列数据线电连接，第n行第b列开关电路的第二端与第n行第b列储能电路电连接；所述第n行第b列开关电路用于在第n级伪驱动电路的输出端提供的信号的控制下，控制所述第b列数据线与所述第n行第b列储能电路之间连通或断开；
47.所述第n行第b列储能电路用于储存电能。
48.本发明实施例增加n级伪驱动电路和n行负载电路，通过伪驱动电路控制相应行负载电路分担后几行像素电路写入的数据电压，改善显示面板显示时底部发暗的不良。
49.在本发明实施例中，所述伪驱动电路的结构可以与所述驱动电路的结构相同，但不以此为限。
50.如图1所示，标号为s0的为驱动模组包括的最后一级驱动电路，本发明实施例所述的驱动模组包括第一级伪驱动电路s1、第二级伪驱动电路s2、第三伪驱动电路s3和第四伪驱动电路s4；所述显示面板还包括第一行负载电路f1、第二行负载电路f2、第三行负载电路f3和第四行负载电路f4；
51.s0的输出端与第一级伪驱动电路s1的输入端电连接；
52.s1的输出端与s2的输入端电连接；s2的输出端与s3的输入端电连接；s3的输出端与s4的输入端电连接；s0的输出端与所述显示面板包括的最后一行像素电路p0电连接；
53.s1的输出端与f1电连接；s2的输出端与f2电连接；s3的输出端与f3电连接；s4的输出端与f4电连接。
54.在具体实施时，所述显示面板可以包括有效显示区域和周边区域，所述显示面板包括设置于所述有效显示区域内的b列像素电路和b列数据线，b为正整数；第b列数据线与第b列像素电路电连接；
55.所述显示面板还包括设置于所述周边区域的n行负载电路；第n行负载电路包括b列负载子电路；
56.如图2所示，第n行负载电路包括的第b列负载子电路可以包括第n行第b列开关电路41和第n行第b列储能电路42；n为小于或等于n的正整数，b为小于或等于b的正整数；
57.所述第n行第b列开关电路41的控制端与第n级伪驱动电路40的输出端电连接，所述第n行第b列开关电路41的第一端与第b列数据线db电连接，第n行第b列开关电路41的第二端与第n行第b列储能电路42电连接；
58.所述第n行第b列开关电路41用于在第n级伪驱动电路40的输出端提供的信号的控制下，控制所述第b列数据线db与所述第n行第b列储能电路42之间连通或断开；
59.所述第n行第b列储能电路42用于储存电能。
60.在所述第n级伪驱动电路40通过其输出端提供有效的驱动信号时，所述第n行第b列开关电路41控制第b列数据线db与第n行第b列储能电路42之间连通，以模拟有效显示区域内像素电路的负载。
61.所述有效的驱动信号指的是：能够使得第n行第b列开关电路导通的驱动信号。例如，当所述像素电路包括的与栅线连接的晶体管为p型晶体管时，所述第n行第b列开关电路包括的晶体管也为p型晶体管，所述有效的驱动信号的电位为低电压。
62.可选的，第n行第b列开关电路包括第n行第b列开关晶体管，所述第n行第b列储能电路包括第n行第b列电容；
63.所述第n行第b列开关晶体管的控制极与所述第n级伪驱动电路的输出端电连接，所述第n行第b列开关晶体管的第一极与第b列数据线电连接，第n行第b列开关晶体管的第二极与第n行第b列电容的第一极板电连接；
64.所述第n行第b列电容的第二极板与第一电压端电连接。
65.在本发明实施例中，所述第一电压端可以为高电压端，但不以此为限。
66.如图3所示，在图2所示的负载子电路的实施例的基础上，第n行第b列开关电路41包括第n行第b列开关晶体管tnb，所述第n行第b列储能电路42包括第n行第b列电容cnb；
67.所述第n行第b列开关晶体管tnb的栅极与所述第n级伪驱动电路40的输出端电连接，所述第n行第b列开关晶体管tnb的源极与第b列数据线db电连接，第n行第b列开关晶体管tnb的漏极与第n行第b列电容cnb的第一极板电连接；
68.所述第n行第b列电容cnb的第二极板与高电压端vdd电连接。
69.在图3所示的实施例中，tnb为p型薄膜晶体管，第一电压端为高电压端vdd。
70.本发明如图3所示的实施例在工作时，当所述第n级伪驱动电路40的输出端输出低电压信号时，tnb打开，以使得第b列数据线db与第n行第b列电容cnb的第一极板之间连通。
71.在优选情况下，所述像素电路包括存储电容；所述第n行第b列电容的电容值与所述存储电容的电容值可以相同，以模拟有效显示区域内像素电路中的负载。
72.在本发明实施例中，所述驱动电路可以为栅极驱动电路，用于通过输出端向相应行像素电路提供相应的栅极驱动信号。
73.如图4所示，所述显示面板包括的像素电路的一实施例包括发光元件40、驱动电路41、发光控制电路42、数据写入电路43、补偿控制电路44和第一复位电路45；
74.第一复位电路45分别与复位控制线reset、初始电压线和存储电容cst的第一极板电连接，用于在所述复位控制线reset提供的复位控制信号的控制下，将所述初始电压线提供的初始电压vinit写入所述存储电容cst的第一极板；
75.所述存储电容cst的第二极板与第一电压端v1电连接；
76.所述数据写入电路43分别与相应行栅线gate、相应列数据线d0和所述驱动电路41的第一端电连接，用于在所述相应行栅线gate提供的栅极驱动信号的控制下，将所述相应列数据线d0上的数据电压vdata提供至所述驱动电路41的第一端；
77.所述补偿控制电路44分别与所述相应行栅线gate、所述驱动电路41的控制端和所述驱动电路41的第二端电连接，用于在所述相应行栅线gate提供的栅极驱动信号的控制下，控制所述驱动电路41的控制端与所述驱动电路41的第二端之间连通；
78.所述发光控制电路42分别与发光控制线em、所述第一电压端v1、所述驱动电路41的第一端、所述驱动电路41的第二端和所述发光元件40的第一极电连接，用于在所述发光控制线em提供的发光控制信号的控制下，控制所述第一电压端v1与所述驱动电路41的第一端之间连通，并控制所述驱动电路41的第二端与所述发光元件40的第一极之间连通；
79.所述发光元件40的第二极与第二电压端v2电连接。
80.在本发明实施例中，所述第一电压端可以为高电压端，所述第二电压端可以为低电压端。
81.可选的，如图4所示，所述像素电路的实施例还可以包括第二复位电路46；
82.所述第二复位电路46分别与相邻下一行复位控制线reseta+1、所述初始电压端和所述发光元件40的第一极电连接，用于在所述相邻下一行复位控制线reseta+1提供的复位控制信号的控制下，将所述初始电压vinit写入所述发光元件40的第一极。
83.在本发明实施例中，所述驱动模组可以用于输出提供至栅线上的栅极驱动信号。
84.在图4所示的实施例中，reset可以为第a行复位控制线，reseta+1可以为第a+1行复位控制线，gate可以为第a行栅线，reset提供的复位控制信号的波形可以与相邻上一行
栅线(也即第a
‑
1行栅线)提供的栅极驱动信号的波形相同，reseta+1提供的复位控制信号的波形可以与gate提供的栅极驱动信号的波形相同。其中，a为正整数。
85.如图5所示，在图4所示的实施例的基础上，所述发光元件可以为有机发光二极管o1；所述第一复位电路45包括第一复位晶体管t1，所述补偿控制电路44包括补偿控制晶体管t2，所述驱动电路41包括驱动晶体管t3；所述数据写入电路43包括数据写入晶体管t4，所述发光控制电路包括第一发光控制晶体管t5和第二发光控制晶体管t6；所述第二复位电路46包括第二复位晶体管t7；
86.t2的栅极与相应行栅线gate电连接，t2的源极与t3的栅极电连接，t2的漏极与t3的漏极电连接；
87.t4的栅极与相应行栅线gate电连接，t4的源极与相应列数据线d0电连接，t4的漏极与t5的漏极电连接；所述数据线d0用于提供数据电压vdata；
88.t1的栅极与复位控制线reset电连接，t1的源极与初始电压线电连接，t1的漏极与t3的栅极电连接；所述初始电压线用于提供初始电压vinit；
89.t5的栅极与发光控制线em电连接，t5的源极与高电压线vdd电连接，t5的漏极与t3的源极电连接；
90.t6的栅极与发光控制线em电连接，t6的源极与t3的漏极电连接，t6的漏极与o1的阳极电连接；
91.t7的栅极与栅线gate电连接，t7的源极与相邻下一级复位控制线reseta+1电连接，t7的漏极与gout1的阳极电连接；
92.o1的阴极与低电压端vss电连接。
93.在图5所示的实施例中，第一电压端为高电压端vdd，第二电压端为低电压端vss。
94.在图5所示的像素电路的实施例中，所有的晶体管都为p型薄膜晶体管。
95.图5所示的像素电路的实施例在工作时，如图6所示，在一帧时间内，所述栅线提供的栅极驱动信号可以具有三个向下的脉冲(所述栅极驱动信号不限于具有三个脉冲，可以具有至少两个脉冲)，在第三个向下的脉冲来到之后，em才提供低电压信号，这样使得所述栅线提供前两个脉冲时，即使t2、t3和t4打开，也不会影响显示。
96.在本发明实施例中，所述像素电路的结构并不限于图4、图5所示。
97.在具体实施时，在一帧时间内，所述驱动电路的输入端接收到的输入信号包括m个脉冲，m为大于1的整数，所述驱动模组包括的伪驱动电路的个数可以大于或等于m+1，以能够有效改善显示面板显示时底部发暗的不良。
98.当所述显示面板包括设置于有效显示区域的六行像素电路时，本发明实施例所述的驱动模组包括六级驱动电路，以及，四级伪驱动电路；在显示面板的周边区域设置有四行负载电路(所述负载电路包括b列负载子电路，所述负载子电路包括相互电连接的电容和开关晶体管，所述开关晶体管的栅极与相应级伪驱动电路的输出端电连接，所述开关晶体管的第一极与相应列数据线电连接，所述开关晶体管的第二极与所述电容的第一极板电连接，所述电容的第二极板与第一电压端电连接)；
99.第一级驱动电路的输出端gout1与第一行栅线电连接，第二级驱动电路的输出端gout2与第二行栅线电连接，第三级驱动电路的输出端gout3与第三行栅线电连接，第四级驱动电路的输出端gout4与第四行栅线电连接，第五级驱动电路的输出端gout5与第五行栅
线电连接，第六级驱动电路的输出端gout6与第六行栅线电连接；
100.位于有效显示区域的第一行像素电路与第一行栅线电连接，位于有效显示区域的第二行像素电路与第二行栅线电连接，位于有效显示区域的第三行像素电路与第三行栅线电连接，位于有效显示区域的第四行像素电路与第四行栅线电连接，位于有效显示区域的第五行像素电路与第五行栅线电连接，位于有效显示区域的第六行像素电路与第六行栅线电连接；
101.第一级伪驱动电路的输出端dummy1与第一行负载电路电连接，第二级伪驱动电路的输出端dummy2与第二行负载电路电连接，第三级伪驱动电路的输出端dummy3与第三行负载电路电连接，第四级伪驱动电路的输出端dummy4与第四行负载电路电连接；
102.图7示出了gout1输出的信号、gout2输出的信号、gout3输出的信号、gout4输出的信号、gout5输出的信号、gout6输出的信号、dummy1输出的信号、dummy2输出的信号、dummy3输出的信号，以及，dummy4输出的信号的波形图。
103.在图7中，标号为mux的为数据选择开关的控制信号。
104.如图7所示，在gout3输出最后一个向下的脉冲时，gout5和dummy1也输出向下的脉冲，第三行像素电路包括的数据写入晶体管、第五行像素电路包括的数据写入晶体管和第一行负载电路中的开关晶体管打开，数据电压写入第三行像素电路、第五行像素电路和第一行负载电路，第五行像素电路和第一行负载电路分担提供至第三行像素电路的数据电压，使得写入第三行像素电路的数据电压与正常值相当；
105.在gout4输出最后一个向下的脉冲时，gout6和dummy2也输出向下的脉冲，第四行像素电路包括的数据写入晶体管、所述第六像素电路包括的数据写入晶体管和第二行负载电路中的开关晶体管打开，数据电压写入第四行像素电路、第六行像素电路和第二行负载电路，第六行像素电路和第二行负载电路分担提供至第四行像素电路的数据电压，使得写入第四行像素电路的数据电压与正常值相当；
106.在gout5输出最后一个向下的脉冲时，dummy1和dummy3也输出向下的脉冲，第五行像素电路包括的数据写入晶体管、所述第一负载电路中的开关晶体管和所述第三负载电路中的开关晶体管都打开，数据电压写入第五行像素电路、第一行负载电路和第三行负载电路，第一行负载电路和第三行负载电路分担提供至第五像素电路的数据电压，使得写入第五行像素电路的数据电压与正常值相当；
107.在gout6输出最后一个向下的脉冲时，dummy2和dummy4也输出向下的脉冲，第六行像素电路包括的数据写入晶体管、所述第二负载电路中的开关晶体管和所述第四负载电路中的开关晶体管都打开，数据电压写入第六行像素电路、第二行负载电路和第四行负载电路，第二行负载电路和第四行负载电路分担提供至第六像素电路的数据电压，使得写入第六行像素电路的数据电压与正常值相当。
108.本发明实施例通过增设四级伪驱动电路和四行负载电路，能够解决显示面板显示时底部发暗的问题。
109.本发明实施例所述的显示装置包括上述的显示模组。
110.本发明实施例所述的显示装置可以为oled(有机发光二极管)显示装置。
111.本发明实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
112.以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。