显示驱动电路和显示面板的制作方法

1.本发明实施例涉及显示技术领域，尤其涉及一种显示驱动电路和显示面板。


背景技术：

2.随着显示技术的不断发展，显示面板的应用范围越来越广泛，人们对显示面板的要求也越来越高。显示面板中的显示驱动电路包括像素电路和为像素电路提供驱动信号的扫描电路。其中，像素电路在驱动发光器件稳定发光方面起到了非常重要的作用，随着像素电路功能的增加和需求的驱动信号的增加，扫描电路的结构也越来越复杂。在现有技术中，扫描电路多设置于显示面板的边框区域，使得显示面板的边框宽度较大，不利于窄边框设计。


技术实现要素：

3.本发明实施例提供一种显示驱动电路和显示面板，以简化扫描电路的结构，减小显示面板的边框。
4.为实现上述技术目的，本发明实施例提供了如下技术方案：
5.一种显示驱动电路，包括：
6.级联连接的多个第一扫描电路，用于移位输出第一扫描信号；所述第一扫描电路包括第二输出模块和第一输出模块，在输入信号、第一时钟信号和第二时钟信号的控制下，所述第二输出模块和所述第一输出模块交替输出电压变化的所述第一扫描信号；其中，所述第二输出模块的控制端为第一节点，所述第一输出模块的控制端为第二节点；
7.与所述多个第一扫描电路对应设置的多个第二扫描电路，所述第二扫描电路与一级所述第一扫描电路的第一节点连接，且所述第二扫描电路与另一级所述第一扫描电路的第二节点连接；所述第二扫描电路在所述第一节点、所述第二节点、所述第一时钟信号和所述第二时钟信号的控制下，移位输出第二扫描信号。
8.可选地，所述第二扫描电路包括：第三输出模块、输入模块、第四输出模块和耦合模块；
9.所述第三输出模块用于响应一级所述第一扫描电路的第一节点的信号，将第一电压信号输出；
10.所述输入模块用于响应所述第一时钟信号，将另一级所述第一扫描电路的第二节点的信号传输至所述第四输出模块的控制端；
11.所述耦合模块用于响应所述第二时钟信号、一级所述第一扫描电路的第一节点的信号、所述第二时钟信号和第一电压信号对所述第四输出模块的控制端进行耦合控制；
12.所述第四输出模块用于响应其控制端的电压，将第二电压信号输出；其中，所述第三输出模块和所述第四输出模块交替输出电压变化的所述第二扫描信号；
13.可选地，所述输入模块包括第一晶体管，所述第一晶体管的栅极接入所述第一时钟信号，所述第一晶体管的第一极与另一级所述第一扫描电路的第二节点连接；
14.所述第四输出模块包括第二晶体管，所述第二晶体管的栅极与所述第一晶体管的第二极连接，所述第二晶体管的第一极接入所述第二电压信号；
15.所述第三输出模块包括第三晶体管，所述第三晶体管的栅极与一级所述第一扫描电路的第一节点连接，所述第三晶体管的第一极接入所述第一电压信号，所述第三晶体管的第二极和所述第二晶体管的第二极连接，且作为所述第二扫描电路的输出端。
16.可选地，所述耦合模块包括：
17.电压耦合单元，所述电压耦合单元的第一端与所述第四输出模块的控制端连接；所述电压耦合单元用于根据其第二端的电压，对所述第四输出模块的控制端的电压进行耦合控制；
18.第一传输单元，所述第一传输单元的控制端与所述第三输出模块的控制端连接，所述第一传输单元的第一端接入所述第一电压信号，所述第一传输单元的第二端与所述电压耦合单元的第二端连接；
19.第二传输单元，所述第二传输单元的控制端与所述第四输出模块的控制端连接，所述第二传输单元的第一端接入所述第二时钟信号，所述第二传输单元的第二端与所述电压耦合单元的第二端连接。
20.可选地，所述电压耦合单元包括第一电容，所述第一电容的第一极与所述第四输出模块的控制端连接；
21.所述第一传输单元包括第四晶体管，所述第四晶体管的栅极与所述第三输出模块的控制端连接，所述第四晶体管的第一极接入所述第一电压信号，所述第四晶体管的第二极与所述第一电容的第二极连接；
22.所述第二传输单元包括第五晶体管，所述第五晶体管的栅极与所述第四输出模块的控制端连接，所述第五晶体管的第一极接入所述第二时钟信号，所述第五晶体管的第二极与所述第一电容的第二极连接。
23.可选地，所述第一扫描电路包括：
24.第二控制模块，所述第二控制模块用于响应所述第一时钟信号，将所述输入信号传输至所述第一节点；以及响应所述第二时钟信号和所述第二节点的电压，将第一电压信号传输至所述第一节点；所述第二输出模块用于响应所述第一节点的电压，将所述第二时钟信号输出至所述第一扫描电路的输出端；
25.第一控制模块，所述第一控制模块用于响应所述第一时钟信号，将第二电压信号传输至所述第二节点；以及响应所述第一节点的电压，将所述第一时钟信号传输至所述第二节点；所述第一输出模块用于响应所述第二节点的电压，将第一电压信号输出至所述第一扫描电路的输出端；
26.可选地，所述输入信号为上一级所述第一扫描电路输出的第一扫描信号；
27.可选地，所述第二控制模块包括第六晶体管、第七晶体管和第八晶体管，所述第六晶体管的栅极接入所述第一时钟信号，所述第六晶体管的第一极接入所述输入信号，所述第六晶体管的第二极与所述第一节点连接；所述第七晶体管的栅极接入所述第二时钟信号；所述第八晶体管的栅极接入所述第二节点，所述第八晶体管的第一极接入所述第一电压信号；所述第八晶体管的第二极与所述第七晶体管的第一极连接，所述第七晶体管的第二极与所述第一节点连接；
28.所述第一控制模块包括第九晶体管和第十晶体管，所述第九晶体管的栅极与所述第一节点连接，所述第九晶体管的第一极接入所述第一时钟信号，所述第九晶体管的第二极与所述第二节点连接，所述第十晶体管的栅极接入所述第一时钟信号，所述第十晶体管的第一极接入第二电压信号，所述第十晶体管的第二极与所述第二节点连接。
29.可选地，所述第一输出模块包括第十一晶体管和第二电容，所述第十一晶体管的栅极与所述第二节点连接，所述第十一晶体管的第一极接入第一电压信号；所述第二电容连接于所述第十一晶体管的栅极和第一极之间；
30.所述第二输出模块包括第十二晶体管和第三电容，所述第十二晶体管的栅极与所述第一节点连接，所述第十二晶体管的第一极接入所述第二时钟信号，所述第十二晶体管的第二极和所述第十一晶体管的第二极连接，且作为所述第一扫描电路的输出端；所述第三电容连接于所述第十二晶体管的栅极和第一极之间。
31.可选地，所述第二扫描电路与上一级第一扫描电路的第二节点连接；且所述第二扫描电路与本级第一扫描电路的第一节点连接。
32.可选地，显示驱动电路还包括：
33.像素电路，所述像素电路包括驱动模块、第一初始化模块、数据写入模块、补偿模块、存储模块和发光控制模块，所述驱动模块用于响应数据信号、第一电源信号和第二电源信号而产生驱动电流；所述第一初始化模块用于响应上一级的所述第一扫描电路输出的第一扫描信号，对所述驱动模块的控制端进行初始化，控制所述驱动模块导通；所述数据写入模块用于响应本级的所述第一扫描电路输出的第一扫描信号，将所述数据信号传输至所述驱动模块的第一端；所述补偿模块用于响应本级的所述第二扫描电路的输出的第二扫描信号，将所述数据信号由所述驱动模块的第二端传输至所述驱动模块的控制端；所述存储模块用于存储所述驱动模块的控制端的电压；所述发光控制模块用于响应发光控制信号，将所述第一电源信号和所述第二电源信号分别导通至所述发光控制模块的第一端和第二端，以使所述驱动模块产生驱动电流。
34.可选地，所述驱动模块包括第十三晶体管，所述第十三晶体管的栅极作为所述驱动模块的控制端，所述第十三晶体管的第一极作为所述驱动模块的第一端，所述第十三晶体管的第二极作为所述驱动模块的第二端；
35.所述数据写入模块包括第十四晶体管，所述第十四晶体管的栅极接入上一级的所述第一扫描电路输出的第一扫描信号，所述第十四晶体管的第一极接入所述数据信号，所述第十四晶体管的第二极与所述第十三晶体管的第一极连接；
36.所述补偿模块包括第十五晶体管，所述第十五晶体管的栅极接入本级的所述第二扫描电路的输出的第二扫描信号，所述第十五晶体管的第一极与所述第十三晶体管的第二极连接，所述第十五晶体管的第二极与所述第十三晶体管的栅极连接；
37.所述第一初始化模块包括第十六晶体管，所述第十六晶体管的栅极接入上一级的所述第一扫描电路输出的第一扫描信号，所述第十六晶体管的第一极接入参考电压信号，所述第十六晶体管的第二极与所述第十五晶体管的第一极连接；
38.所述发光控制模块包括第十七晶体管和第十八晶体管，所述第十七晶体管的栅极和所述第十八晶体管的栅极接入所述发光控制信号，所述第十七晶体管的第一极接入所述第一电源信号，所述第十七晶体管的第二极与所述第十三晶体管的第一极连接；所述第十
八晶体管的第一极与所述第十三晶体管的第二极连接，所述第十八晶体管的第二极与发光器件的阳极连接，所述发光器件的阴极接入所述第二电源信号；
39.所述存储模块包括第四电容，所述第四电容的第一极接入所述第一电源信号，所述第四电容的第二极与所述第十三晶体管的栅极连接；
40.所述补偿模块还包括第十九晶体管，所述第十九晶体管的栅极接入本级第一扫描电路的输出信号，所述第十九晶体管串联于所述第十三晶体管的第二极和所述第十五晶体管的第一极之间；
41.可选地，所述第十五晶体管为n型晶体管，所述第十三晶体管、所述第十四晶体管、所述第十六晶体管、所述第十七晶体管和所述第十八晶体管均为p型晶体管。
42.相应地，本发明还提供了一种显示面板，包括：如本发明任意实施例所述的显示驱动电路。
43.本发明实施例提供的第一扫描电路输出第一扫描信号，第二扫描电路输出第二扫描信号，输出的扫描信号的种类丰富，有利于满足更多类型的像素电路的需求。以及，本发明实施例采用第二扫描电路借用第一扫描电路中的内部节点(包括第一节点和第二节点)，以及共用第一扫描电路的时钟信号(包括第一时钟信号和第二时钟信号)的方案，无需再对第二扫描电路单独提供输入信号和时钟信号(包括第一时钟信号和第二时钟信号)，达到了简化扫描电路的结构的效果，从而有利于减小显示面板的边框，以及减少了信号线的数量、降低了信号延迟。另外，由于第二扫描电路借用第一扫描电路的内部节点，使得第二扫描信号能够实现与第一扫描信号的自动同步。
附图说明
44.图1为现有的一种扫描电路的电路示意图；
45.图2为本发明实施例提供的一种级联连接的第一扫描电路的电路示意图；
46.图3为本发明实施例提供的一种第二扫描电路的电路示意图；
47.图4为本发明实施例提供的另一种第二扫描电路的电路示意图；
48.图5为本发明实施例提供的又一种第二扫描电路的电路示意图；
49.图6为本发明实施例提供的另一种第一扫描电路的电路示意图；
50.图7为本发明实施例提供的一种显示驱动电路的时序示意图；
51.图8为本发明实施例提供的一种像素电路的电路示意图；
52.图9为本发明实施例提供的另一种像素电路的电路示意图；
53.图10为本发明实施例提供的一种像素电路的时序示意图；
54.图11为本发明实施例提供的又一种像素电路的电路示意图。
具体实施方式
55.下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
56.正如背景技术所述，随着像素电路功能的增加和需求的驱动信号的增加，扫描电路的结构也越来越复杂。图1为现有的一种扫描电路的电路示意图。参见图1，扫描电路包括
第一扫描电路10和第二扫描电路20，第一扫描电路10和第二扫描电路20均用于向像素电路提供扫描信号。其中，第一扫描电路10和第二扫描电路20分立设置，均需要设置完整的控制模块，总体电路结构复杂，占用的边框宽度较大，不利于窄边框设计。另外，第一扫描电路10由第一时钟信号线ck1、第二时钟信号线ck2和第一输入信号线in1提供控制信号；第二扫描电路20由第三时钟信号线ck3、第四时钟信号线ck4和第二输入信号in1提供控制信号。由于显示面板中的信号线纵横交错，相互之间会产生影响，造成信号延迟，第一扫描电路10和第二扫描电路20均需要单独设置时钟信号线和输入信号线，使得信号线的数量较多，信号延迟情况严重。
57.有鉴于此，本发明实施例提供了一种显示驱动电路，包括：级联连接的多个第一扫描电路和与多个第一扫描电路对应设置的多个第二扫描电路。第一扫描电路用于移位输出第一扫描信号；第一扫描电路包括第二输出模块和第一输出模块，在输入信号、第一时钟信号和第二时钟信号的控制下，第二输出模块和第一输出模块交替输出电压变化的第一扫描信号；其中，第二输出模块的控制端为第一节点，第一输出模块的控制端为第二节点。第二扫描电路与一级第一扫描电路的第一节点连接，且第二扫描电路与另一级第一扫描电路的第二节点连接；第二扫描电路在第一节点、第二节点、第一时钟信号和第二时钟信号的控制下，移位输出第二扫描信号。
58.本发明实施例提供的第一扫描电路输出第一扫描信号，第二扫描电路输出第二扫描信号，输出的扫描信号的种类丰富，有利于满足更多类型的像素电路的需求。以及，本发明实施例采用第二扫描电路借用第一扫描电路中的内部节点(包括第一节点和第二节点)，以及共用第一扫描电路的时钟信号(包括第一时钟信号和第二时钟信号)的方案，无需再对第二扫描电路单独提供输入信号和时钟信号(包括第一时钟信号和第二时钟信号)，达到了简化扫描电路的结构的效果，从而有利于减小显示面板的边框，以及减少了信号线的数量、降低了信号延迟。另外，由于第二扫描电路借用第一扫描电路的内部节点，使得第二扫描信号能够实现与第一扫描信号的自动同步。
59.以上是本发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。
60.为了清楚说明本发明实施例的具体电路结构，首先对本发明实施例中的附图标记进行说明。由于级联连接的各第一扫描电路的电路结构相同，因此，各第一扫描电路内的模块均采用相同的附图标记，例如，第n
‑
1级和第n级的第一输出模块均用附图标记700表示，第n
‑
1级和第n级第二输出模块均用附图标记800表示。但为了区分各级第一扫描电路输出的信号，采用括号内标注级数的方式来表示，例如，第n
‑
1级第一扫描电路的第一节点用附图标记n1(n
‑
1)表示，第n级第一扫描电路的第一节点用附图标记n1(n)表示，第n
‑
1级第一扫描电路的第一扫描信号用附图标记g(n
‑
1)表示，第n级第一扫描电路的第一扫描信号用附图标记g(n)表示。
61.图2为本发明实施例提供的一种级联连接的第一扫描电路的电路示意图，图3为本发明实施例提供的一种第二扫描电路的电路示意图。参见图2和图3，第n
‑
1级第一扫描电路和第n级第一扫描电路级联连接，其中，第n
‑
2级第一扫描信号g(n
‑
2)作为第n
‑
1级第一扫描电路的输入信号，控制第n
‑
1级第一扫描电路输出第n
‑
1级第一扫描信号g(n
‑
1)；第n
‑
1级第
一扫描信号g(n
‑
1)作为第n级第一扫描电路的输入信号，第n级第一扫描电路用于输出第n级第一扫描信号g(n)。第一扫描电路包括第一输出模块700和第二输出模块800，在输入信号(第n
‑
2级第一扫描信号g(n
‑
2)或第n
‑
1级第一扫描信号g(n
‑
1)等)、第一时钟信号sck1和第二时钟信号sck2的控制下，第一输出模块700和第二输出模块800交替输出电压变化的第一扫描信号(第n
‑
1级第一扫描信号g(n
‑
1)或第n级第一扫描信号g(n)等)；其中，第二输出模块800的控制端803为第一节点n1(n
‑
1)，第一输出模块700的控制端703为第二节点n2(n
‑
1)。
62.第n级第二扫描电路与两级第一扫描电路(例如，第n
‑
1级第一扫描电路和第n级第一扫描电路)对应设置。示例性地，第n级第二扫描电路与第n级第一扫描电路的第一节点n1(n)连接，且第n级第二扫描电路与第n
‑
1级第一扫描电路的第二节点n2(n
‑
1)连接；第二扫描电路在第一节点n1(n)、第二节点n2(n
‑
1)、第一时钟信号sck1和第二时钟信号sck2的控制下，移位输出第二扫描信号em2(n)。本发明实施例采用第二扫描电路借用第一扫描电路中的第一节点n1和第二节点n2，以及共用第一扫描电路的第一时钟信号sck1和sck2的方案，无需再对第二扫描电路单独提供输入信号和时钟信号，达到了简化扫描电路的结构的效果，从而有利于减小显示面板的边框，以及减少了信号线的数量、降低了信号延迟。
63.示例性地，第n
‑
1级第一扫描电路和第n
‑
1级第二扫描电路用于向第n
‑
1行像素电路提供信号，第n级第一扫描电路和第n级第二扫描电路用于向第n行像素电路提供信号。其中，第一扫描电路和第二扫描电路需要向同一行像素电路提供信号，也就需要第一扫描信号和第二扫描信号保持同步。由于本发明实施例中的第二扫描电路借用了相应级的第一扫描电路的内部节点，使得第二扫描信号能够与第一扫描信号进行自动同步，增强了输出信号的稳定性。
64.继续参见图2，在本发明的一种实施方式中，可选地，第n级第一扫描电路还包括第二控制模块500和第一控制模块600，第二控制模块500用于响应第一时钟信号sck1，将输入信号g(n
‑
1)传输至第一节点n1(n)；以及响应第二时钟信号sck2和第二节点n2(n)的电压，将第一电压信号vgh传输至第一节点n1(n)；第二输出模块800用于响应第一节点n1(n)的电压，将第二时钟信号sck2输出至第一扫描电路的输出端。第一控制模块600用于响应第一时钟信号sck1，将第二电压信号vgl传输至第二节点n2(n)；以及响应第一节点n1(n)的电压，将第一时钟信号sck1传输至第二节点n2(n)；第一输出模块700用于响应第二节点n2(n)的电压，将第一电压信号vgh输出至第一扫描电路的输出端。
65.其中，第二控制模块500的作用是控制第二输出模块800的工作状态，第一控制模块600的作用是控制第一输出模块700的工作状态。具体地，由于第二控制模块500不仅受到第一时钟信号sck1和第二时钟信号sck2的控制，还受到第二节点n2(n)的控制；以及由于第一控制模块600不仅受到第一时钟信号sck1的控制，还受到第一节点n1(n)的控制，有利于第一节点n1(n)和第二节点n2(n)的互控，从而控制第二输出模块800和第一输出模块700能够稳定地交替导通，避免输出高低电平的相互干扰，从而提升了第一扫描电路的可靠性。
66.继续参见图2，以第n级第一扫描电路为例，示例性地，第一控制模块600包括第一端601、第二端602、第三端603和第四端604。其中，第四端604为输出端，与第二节点n2(n)连接；第二端602为控制端，接入第一时钟信号sck1，第一端601为输入端，接入第二电压信号vgl；第一时钟信号sck1控制第一端601和第四端604的导通和断开，从而控制第二电压信号
vgl是否写入第二节点n2(n)。例如，在需要控制第一输出模块700导通时，第一时钟信号sck1控制第二电压信号vgl写入第二节点n2(n)，以控制第一输出模块700导通。第三端603为控制端，与第一节点n1(n)连接；第二端602也可以作为输入端传输第一时钟信号sck1；第一节点n1(n)控制第二端602和第四端604的导通和断开，从而控制第一时钟信号sck1是否输出。例如，在第二输出模块800导通时，第一节点n1(n)控制第一时钟信号sck1写入第二节点n2(n)，以控制第一输出模块700断开。综上，第一控制模块600实现了对第二节点n2(n)的控制功能。
67.第一输出模块700包括第一端701、第二端702和第三端703。其中，第一端701为输入端，接入第一电压信号vgh；第三端703为控制端，与第二节点n2(n)连接；第二端702为输出端，用于输出第一扫描信号g(n)；第二节点n2(n)控制第一端701和第二端702的导通和断开，从而控制第一扫描信号g(n)是否为第一电压信号vgh。例如，当第二节点n2(n)为低电平时，第一端701和第二端702的导通，第一扫描信号g(n)为第一电压信号vgh，第一电压信号vgh固定电压信号，例如可以是高电平。
68.第二控制模块500包括第一端501、第二端502、第三端503、第四端504、第五端505和第六端506。其中，第六端506为输出端，与第一节点n1(n)连接；第一端501为输入端，接入输入信号g(n
‑
1)；第四端504为控制端，接入第一时钟信号sck1；第一时钟信号sck1控制第一端501和第六端506的导通和断开，从而控制输入信号g(n
‑
1)是否写入第一节点n1(n)。例如，在需要控制第二输出模块800导通时，第一时钟信号sck1控制输入信号g(n
‑
1)写入第一节点n1(n)。第二端502和第三端503为控制端，第二端502接入第二时钟信号sck2，第三端503与第二节点n2(n)连接；第五端505为输入端，接入第一电压信号vgh；第二时钟信号sck2和第二节点n2(n)控制第五端505和第六端506的导通和断开，以控制第一电压信号vgh是否写入第一节点n1(n)。例如，在需要控制第二输出模块800断开时，第二时钟信号sck2和第二节点n2(n)控制第一电压信号vgh写入第一节点n1(n)。综上，第二控制模块500实现了对第一节点n1(n)的控制功能。
69.第二输出模块800包括第一端801、第二端802和第三端803。其中，第一端801为输入端，接入第二时钟信号sck2；第三端803为控制端，与第一节点n1(n)连接；第二端802为输出端，用于输出第一扫描信号g(n)；第一节点n1(n)控制第一端801和第二端802的导通和断开，从而控制第一扫描信号g(n)是否为第二时钟信号sck2。例如，当第一节点n1(n)为低电平时，第一端801和第二端802的导通，第一扫描信号g(n)为第二时钟信号sck2，例如可以是低电平。
70.综上所述，第一输出模块700和第二输出模块800能够交替导通，从而输出电平高、低变化的第一扫描信号g(n)。且第一输出模块700和第二输出模块800能够实现互控，有利于避免在输出高电平的同时输出低电平，从而有利于避免第一扫描信号g(n)出现高、低电平竞争的问题，电路运行的可靠性较高。
71.继续参见图3，在本发明的一种实施方式中，可选地，第n级第二扫描电路包括：第三输出模块300、输入模块100、第四输出模块200和耦合模块400。第三输出模块300用于响应第n级第一扫描电路的第一节点n1(n)的信号，将第一电压信号vgh输出。例如，第三输出模块300包括第一端301、第二端302和第三端303。其中，第三端303为控制端，与第n级第一扫描电路的第一节点n1(n)连接；第一端301为输入端，接入第一电压信号vgh；第二端302为
输出端，用于输出第二扫描信号em2(n)；第n级第一扫描电路的第一节点n1(n)控制第一端301和第二端302的导通和断开，以控制第二扫描信号em2(n)是否为第一电压信号vgh。例如，当第n级第一扫描电路的第一节点n1(n)为低电平时，第一端301和第二端302的导通，第二扫描信号em2(n
‑
1)为第一电压信号vgh，例如可以是高电平。
72.输入模块100用于响应第一时钟信号sck1，将第n
‑
1级第一扫描电路的第二节点n2(n
‑
1)的信号传输至第四输出模块200的控制端203。例如，输入模块100包括第一端101、第二端102和第三端103。其中，第一端101为输入端，与第n
‑
1级第一扫描电路的第二节点n2(n
‑
1)连接；第二端102为输出端，与第四输出模块200的控制端203连接，定义第四输出模块200的控制端203为第三节点a(n)；第三端103为控制端，接入第一时钟信号sck1；第一时钟信号sck1控制第一端101和第二端102的导通和断开，以控制第n
‑
1级第一扫描电路的第二节点n2(n
‑
1)的信号是否写入第三节点a(n)。例如，在需要第四输出模块200导通时，第一时钟信号sck1控制第n
‑
1级第一扫描电路的第二节点n2(n
‑
1)的低电平写入第三节点a(n)，以控制第四输出模块200导通，
73.耦合模块400响应第二时钟信号sck2、第一扫描电路的第一节点n1(n
‑
1)的信号、第二时钟信号sck2和第一电压信号vgh对第四输出模块200的控制端进行耦合控制，以在第三节点a(n)需要保持高电平时，存储第三节点a(n)的高电平，在第三节点a(n)需要耦合低电平时，将低电平耦合至第三节点a(n)，从而确保第三节点a(n)的稳定性。例如，耦合模块400包括第一端401、第二端402、第三端403和第四端404。其中，第一端401接入第二时钟信号sck2，第二端402接入第一电压信号vgh，第三端403与第一扫描电路的第一节点n1(n)连接，第四端404与第三节点a(n)连接。
74.第四输出模块200用于响应其控制端203的电压，将第二电压信号vgl输出；其中，第三输出模块300和第四输出模块200交替输出电压变化的第二扫描信号em2(n)。例如，第四输出模块200包括第一端201、第二端202和第三端203。其中，第一端201为输入端，接入第二电压信号vgl；第三端203为输出端，用于输出第二扫描信号em2(n)；第三端203为控制端，与第三节点a(n)连接；第三节点a(n)控制第一端201和第二端202的导通和断开，从而控制第二扫描信号em2(n)是否为第二电压信号vgl。例如，当第三节点a(n)为低电平时，第一端201和第二端202导通，第二扫描信号em2(n)为第二电压信号vgl，例如可以是低电平。
75.综上所述，第三输出模块300和第四输出模块200能够交替导通，从而输出电平高、低变化的第二扫描信号em2(n)。且第二扫描电路借用第一扫描电路中的第一节点n1和第二节点n2，以及共用第一扫描电路的第一时钟信号sck1和sck2，无需再对第二扫描电路单独提供输入信号和时钟信号，达到了简化扫描电路的结构的效果，从而有利于减小显示面板的边框，以及减少了信号线的数量、降低了信号延迟。另外，由于第一节点n1和第二节点n2的信号稳定，从而能够稳定地控制第二扫描信号em2(n)的输出，增强了第二扫描电路的稳定性。
76.图4为本发明实施例提供的另一种第二扫描电路的电路示意图。参见图4，在本发明的一种实施方式中，可选地，耦合模块400包括：电压耦合单元410、第一传输单元420和第二传输单元430。电压耦合单元410包括第一端411和第二端412，第一端411与第三节点a(n)连接；第二端412定义为第四节点b(n)，电压耦合单元410用于根据第四节点b(n)的电压，对第三节点a(n)的电压进行耦合控制。例如，当第三节点a(n)和第四节点b(n)均有电压写入
时，对电压耦合单元410进行充、放电；又如，当第三节点a(n)的电压浮空，第四节点b(n)的电压发生变化时，由于电压耦合单元410的耦合作用，第三节点a(n)的电压随第四节点b(n)的电压变化而变化。
77.第一传输单元420包括第一端421、第二端422和控制端423，其中，第一端421为输入端，接入第一电压信号vgh；第二端422为输出端，与第四节点b(n)连接；控制端423与第n级第一扫描电路的第一节点n1(n)连接。第一节点n1(n)控制第一端421和第二端422的导通和断开，从而控制第一电压信号vgh是否写入第四节点b(n)。例如，在需要将第一电压信号vgh写入第四节点b(n)时，第一节点n1(n)控制第一端421和第二端422导通。
78.第二传输单元430包括第一端431、第二端432和控制端433，第一端431为输入端，接入第二时钟信号sck2；第二端432为输出端，与第四节点b(n)连接；控制端433与第三节点a(n)连接。第三节点a(n)控制第一端431和第二端432的导通和断开，从而控制第二时钟信号sck2是否写入第四节点b(n)。例如，在需要将第二时钟信号sck2写入第四节点b(n)时，第三节点a(n)控制第一端431和第二端432导通。
79.综上所述，本发明实施例通过设置耦合模块400包括电压耦合单元410、第一传输单元420和第二传输单元430，实现了对第三节点a(n)的耦合控制，进而实现了对第四输出模块200的稳定控制，有利于提升第二扫描电路的稳定性。
80.图5为本发明实施例提供的又一种第二扫描电路的电路示意图。参见图5，在本发明的一种实施方式中，可选地，输入模块100包括第一晶体管m1，第一晶体管m1的栅极接入第一时钟信号sck1，第一晶体管m1的第一极与第n
‑
1级第一扫描电路的第二节点n2(n
‑
1)连接，第一晶体管m1的第二极与第三节点a(n)连接。本发明实施例采用第一晶体管m1实现了，第一时钟信号sck1可以控制第一晶体管m1的导通和断开，以控制第二节点n2(n
‑
1)的信号是否写入第三节点a(n)的技术方案，电路结构简单，易于实现。
81.第四输出模块200包括第二晶体管m2，第二晶体管m2的栅极与第三节点a(n)连接，第二晶体管m2的第一极接入第二电压信号vgl，第二晶体管m2的第二极输出第二扫描信号em2(n)，即第二晶体管m2的第二极作为第二扫描电路的输出端。本发明实施例采用第二晶体管m2实现了，第三节点a(n)可以控制第二晶体管m2的导通和断开，以控制第二电压信号vgl是否输出的技术方案，电路结构简单，易于实现。
82.第三输出模块300包括第三晶体管m3，第三晶体管m3的栅极与第n级第一扫描电路的第一节点n1(n)连接，第三晶体管m3的第一极接入第一电压信号vgh，第三晶体管m3的第二极输出第二扫描信号em2(n)，即第三晶体管m3的第二极作为第二扫描电路的输出端。本发明实施例采用第三晶体管实现了，第一节点n1(n)可以控制第三晶体管m3的导通和断开，以控制第一电压信号vgh是否输出的技术方案，电路结构简单，易于实现。
83.电压耦合单元410包括第一电容c1，第一电容c1的第一极与第三节点a(n)连接，第一电容c1的第二极与第四节点b(n)连接。本发明实施例采用第一电容c1实现了，对第三节点a(n)电压的存储，以及通过第四节点b(n)对第三节点a(n)进行电压耦合的作用，电路结构简单，易于实现。
84.第一传输单元420包括第四晶体管m4，第四晶体管m4的栅极与第n级第一扫描电路的第一节点n1(n)连接，第四晶体管m4的第一极接入第一电压信号vgh，第四晶体管m4的第二极与第四节点b(n)连接。本发明实施例采用第四晶体管m4实现了，对第一电容c1的充放
电，以及利用第一电容c1的耦合作用，通过对第四节点b(n)的电压控制对第三节点a(n)的电压进行控制。
85.第二传输单元430包括第五晶体管m5，第五晶体管m5的栅极与第三节点a(n)连接，第五晶体管m5的第一极接入第二时钟信号sck2，第五晶体管m5的第二极与第四节点b(n)连接。与第四晶体管m4类似，本发明实施例采用第五晶体管m5实现了，对第一电容c1的充放电，以及利用第一电容c1的耦合作用，通过对第四节点b(n)的电压控制对第三节点a(n)的电压进行控制。
86.综上所述，本发明实施例通过设置第二扫描电路包括第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4、第五晶体管m5和第一电容c1，实现了借用第一扫描电路的内部节点，并输出第二扫描信号的效果，且输出的第二扫描信号稳定性较好。
87.图6为本发明实施例提供的另一种第一扫描电路的电路示意图。参见图6，在本发明的一种实施方式中，可选地，仍以第n级第一扫描电路为例进行说明。第二控制模块500包括第六晶体管m6、第七晶体管m7和第八晶体管m8，第六晶体管m6的栅极接入第一时钟信号sck1，第六晶体管m6的第一极接入输入信号g(n
‑
1)，第六晶体管m6的第二极与第一节点n1(n)连接；第七晶体管m7的栅极接入第二时钟信号sck2；第八晶体管m8的栅极接入第二节点n2(n)，第八晶体管m8的第一极接入第一电压信号vgh；第八晶体管m8的第二极与第七晶体管m7的第一极连接，第七晶体管m7的第二极与第一节点n1(n)连接。
88.第一控制模块600包括第九晶体管m9和第十晶体管m10，第九晶体管m9的栅极与第一节点n1(n)连接，第九晶体管m9的第一极接入第一时钟信号sck1，第九晶体管m9的第二极与第二节点n2(n)连接，第十晶体管m10的栅极接入第一时钟信号sck1，第十晶体管m10的第一极接入第二电压信号vgl，第十晶体管m10的第二极与第二节点n2(n)连接。
89.第一输出模块700包括第十一晶体管m11和第二电容c2，第十一晶体管m11的栅极与第二节点n2(n)连接，第十一晶体管m11的第一极接入第一电压信号vgh；第二电容c2连接于第十一晶体管m11的栅极和第一极之间。
90.第二输出模块800包括第十二晶体管m12和第三电容c3，第十二晶体管m12的栅极与第一节点n1(n)连接，第十二晶体管m12的第一极接入第二时钟信号sck2，第十二晶体管m12的第二极和第十一晶体管m11的第二极连接，且作为第一扫描电路的输出端；第三电容c3连接于第十二晶体管m12的栅极和第一极之间。
91.综上所述，本发明实施例设置第一扫描电路包括第六晶体管m6、第七晶体管m7、第八晶体管m8、第九晶体管m9、第十晶体管m10、第十一晶体管m11、第十二晶体管m12、第二电容c2和第三电容c3，实现了对输入信号的移位输出，且电路结构简单、易于实现，输出信号的稳定性较好。
92.继续参见图6，在本发明的一种实施方式中，可选地，第一扫描驱动电路还包括第十三晶体管m13，第十三晶体管m13串联连接于第六晶体管m6的第二极和第十二晶体管m12的栅极之间，第十三晶体管m13保持导通状态。示例性地，第十三晶体管m13为p型晶体管，第十三晶体管m13的栅极接入低电平；或者，第十三晶体管m13为n型晶体管，第十三晶体管m13的栅极接入高电平。其中，定义第十二晶体管m12的栅极为第五节点n5(n)。本发明实施例设置第十三晶体管m13的第一极和第二极分别连接第一节点n1(n)和第五节点n5(n)，可在第一节点n1(n)的电压发生跳变时，将第五节点n5(n)和第一节点n1(n)存在的较大跨压降低，
从而增加电路可靠性。
93.需要说明的是，在上述各实施例中，示例性地示出了第一扫描电路和第二扫描电路中的各晶体管均为p型晶体管，并非对本发明的限定。在其他实施方式中，还可以根据需要设定部分晶体管或全部晶体管为n型晶体管，在实际应用中可以根据需要进行设定。
94.继续参见图6，在本发明的一种实施方式中，可选地，第n级第一扫描电路连接第一时钟信号sck1的位置，在第n
‑
1级第一扫描电路中均连接第二时钟信号sck2；以及，第n级第一扫描电路连接第二时钟信号sck2的位置，在第n
‑
1级第一扫描电路中均连接第一时钟信号sck1。这样设置，有利于实现第一扫描信号的逐级移位输出。
95.下面结合具体时序对显示驱动电路的工作过程进行说明。图7为本发明实施例提供的一种显示驱动电路的时序示意图。参见图5
‑
图7，示例性地，第一电压信号vgh为高电平，第二电压信号vgl为低电平；第一时钟信号sck1和第二时钟信号sck2交替输出低电平，其中，低电平能够驱动p型晶体管导通。驱动阶段可以分为阶段t0、阶段t1、阶段t2、阶段t3和阶段t4。
96.首先结合图6和图7对第一扫描电路的驱动时序进行说明，其中，第n
‑
1级第一扫描电路将第n
‑
2级第一扫描电路输出的第一扫描信号g(n
‑
2)移位输出，输出第一扫描信号g(n
‑
1)；第n级第一扫描电路将第n
‑
1级第一扫描电路输出的第一扫描信号g(n
‑
1)移位输出，输出第一扫描信号g(n)，以此类推。具体地，第n
‑
1级第一扫描电路的驱动过程如下：
97.在阶段t0，第n
‑
2级第一扫描信号g(n
‑
1)为低电平，第一时钟信号sck1为高电平，第二时钟信号sck2为低电平；第十晶体管m10响应第二时钟信号sck2的低电平而导通，将第二电压信号vgl传输至第二节点n2(n
‑
1)，使第二节点n2(n
‑
1)维持低电平，第十一晶体管m11导通，将第一电压信号vgh输出，即第n
‑
1级第一扫描电路输出的第一扫描信号g(n
‑
1)为高电平。同时，第六晶体管m6响应第二时钟信号sck2的低电平而导通，将第n
‑
2级第一扫描信号g(n
‑
1)的低电平传输至第一节点n1(n
‑
1)；此时，由于第三电容c3的存储作用，第五节点n5(n
‑
1)仍为高电平，在第十三晶体管m13的源漏极两端形成差压，避免了第五节点n5(n
‑
1)的电压突变，从而降低了电路中的较大跨压，有利于提升电路运行的可靠性。随着低电平的持续写入，第五节点n5(n
‑
1)的电位降低，控制第十二晶体管m12导通，第一时钟信号sck1通过第十二晶体管m12输出，由于第一时钟信号sck1为高电平，因此，第n
‑
1级第一扫描电路输出的第一扫描信号g(n
‑
1)为高电平。
98.在阶段t1，对于第n
‑
1级扫描电路而言，第一节点n1(n
‑
1)维持为低电平，第十二晶体管m12继续导通；第一时钟信号sck1跳变为低电平，因此，第n
‑
1级第一扫描电路输出的第一扫描信号g(n
‑
1)跳变为低电平。同时，由于第二时钟信号sck2跳变为高电平，第十晶体管m10断开，第一电压信号vgh不再传输至第二节点n2(n
‑
1)；第九晶体管m9在第一节点n1(n
‑
1)的控制下导通，将第二时钟信号sck2经第九晶体管m9传输至第二节点n2(n
‑
1)，第二节点n2(n
‑
1)的电压跳变为高电平，控制第十一晶体管m11断开，从而使得第一扫描电路稳定地输出低电平信号，即第一扫描信号g(n
‑
1)为低电平。
99.在阶段t2，第一时钟信号sck1跳变为高电平，第二时钟信号sck2跳变为低电平；第十晶体管m10响应第二时钟信号sck2的低电平而导通，将第二电压信号vgl传输至第二节点n2(n
‑
1)，第二节点n2(n
‑
1)跳变为低电平；第十一晶体管m11响应第二节点n2(n
‑
1)的电平而导通，将第一电压信号vgh输出，第一扫描电路输出的第一扫描信号g(n
‑
1)为高电平。同
时，第六晶体管m6响应第二时钟信号sck2的低电平而导通，将第n
‑
2级第一扫描信号g(n
‑
1)的高电平传输至第一节点n1(n
‑
1)(同第五节点n5(n
‑
1))，第一节点n1(n
‑
1)(同第五节点n5(n
‑
1))变为高电平；第十二晶体管m12响应第五节点n5(n
‑
1)的高电平而断开，从而使得第一扫描电路稳定地输出高电平信号，即第一扫描信号g(n
‑
1)为高电平。
100.在阶段t3，第二节点n2(n
‑
1)维持低电平，第十一晶体管m11导通，第一扫描电路继续输出高电平信号。同时，第一时钟信号sck1跳变为低电平，第七晶体管m7响应第一时钟信号sck1的低电平而导通；第二节点n2(n
‑
1)控制第八晶体管m8导通；第一电压信号vgh通过第八晶体管m8和第七晶体管m7传输至第一节点n1(n
‑
1)(同第五节点n5(n
‑
1))，维持第一节点n1(n
‑
1)(同第五节点n5(n
‑
1))的高电平，确保第十二晶体管m12断开，第一扫描电路稳定地输出高电平信号，即第一扫描信号g(n
‑
1)为高电平。
101.在阶段t4，第二时钟信号sck2跳变为低电平，第十晶体管m10响应第二时钟信号sck2的低电平而导通，将第二电压信号vgl传输至第二节点n2(n
‑
1)，维持第二节点n2(n
‑
1)的低电平；第十一晶体管m11响应第二节点n2(n
‑
1)的电平而导通，第一扫描电路稳定输出的第一扫描信号g(n
‑
1)为高电平。同时，第六晶体管m6响应第二时钟信号sck2的低电平而导通，将第n
‑
2级第一扫描信号g(n
‑
1)的高电平传输至第一节点n1(n
‑
1)(同第五节点n5(n
‑
1))，维持第一节点n1(n
‑
1)(同第五节点n5(n
‑
1))的高电平，确保第十二晶体管m12断开，第一扫描电路稳定地输出高电平信号。
102.第n级第一扫描电路的驱动过程如下：
103.在阶段t0，第二节点n2(n)维持上一阶段的低电平，第十一晶体管m11导通，第一扫描电路继续输出高电平信号。同时，第二时钟信号sck2跳变为低电平，第七晶体管m7响应第二时钟信号sck2的低电平而导通；第二节点n2(n)控制第八晶体管m8导通；第一电压信号vgh通过第八晶体管m8和第七晶体管m7传输至第一节点n1(n)(同第五节点n5(n))，维持第一节点n1(n)(同第五节点n5(n))的高电平，确保第十二晶体管m12断开，第一扫描电路稳定地输出高电平信号，即第一扫描信号g(n)为高电平。
104.在阶段t1
‑
阶段t4，其驱动过程与第n
‑
1级第一扫描电路在阶段t0
‑
阶段t3的驱动过程类似。
105.其中，在阶段t1，第一时钟信号sck1跳变为低电平，控制第十晶体管m10导通，控制第二电压信号vgl写入第二节点n2(n)，第十一晶体管m11维持导通状态，第一扫描信号g(n)为高电平。同时，第六晶体管m6响应第一时钟信号sck1的低电平而导通，将第n
‑
1级第一扫描信号g(n
‑
1)的低电平传输至第一节点n1(n)，继而传输至第五节点n5(n)，第五节点n5(n)的电位降低，控制第十二晶体管m12导通，第二时钟信号sck2通过第十二晶体管m12输出，由于第二时钟信号sck2为高电平，因此，第一扫描信号g(n)为高电平。
106.在阶段t2，第一节点n1(n)维持为低电平，第十二晶体管m12继续导通；第二时钟信号sck2跳变为低电平，第一扫描信号g(n)随之跳变为低电平。同时，第一时钟信号sck1跳变为高电平，第十晶体管m10断开；第一节点n1(n)为低电平，第九晶体管m9导通，第一时钟信号sck1经第九晶体管m9传输至第二节点n2(n)，第二节点n2(n)的电压跳变为高电平，控制第十一晶体管m11断开，使得第一扫描电路稳定地输出低电平信号，即第一扫描信号g(n)为低电平。
107.在阶段t3，第一时钟信号sck1跳变为低电平，第二时钟信号sck2跳变为高电平；第
十晶体管m10导通，第二电压信号vgl经第十晶体管m10传输至第二节点n2(n)，第二节点n2(n)跳变为低电平；第十一晶体管m11导通，第一电压信号vgh经第十一晶体管m11输出，第一扫描信号g(n)为高电平。同时，第六晶体管m6响应第一时钟信号sck1的低电平而导通，第n级第一扫描信号g(n)的高电平经第六晶体管m6传输至第一节点n1(n)(同第五节点n5(n))，第一节点n1(n)(同第五节点n5(n))变为高电平；第十二晶体管m12响应第五节点n5(n)的高电平而断开，从而使得第一扫描电路稳定地输出高电平信号，即第一扫描信号g(n)为高电平。
108.在阶段t4，第二时钟信号sck2跳变为低电平，第七晶体管m7响应第二时钟信号sck2的低电平而导通；同时，第二节点n2(n)维持低电平，控制第八晶体管m8导通；第一电压信号vgh通过第八晶体管m8和第七晶体管m7传输至第一节点n1(n)(同第五节点n5(n))，维持第一节点n1(n)(同第五节点n5(n))的高电平，从而使得第一扫描电路稳定地输出高电平信号。
109.由此可见，在输入信号、第一时钟信号sck1和第二时钟信号sck2的控制下，第一扫描电路移位输出第一扫描信号。
110.以上述时序为基础，下面结合图5和图7对第n级第二扫描电路借用第n
‑
1级第一扫描电路的第二节点n2(n
‑
1)、第n级第一扫描电路的第一节点n1(n
‑
1)和第一扫描电路的时钟信号的工作过程进行说明：
111.在阶段t0，第n级第三节点a(n)维持上一阶段的低电平，控制第五晶体管m5导通；第二时钟信号sck2为低电平，并通过第五晶体管m5传输至第四节点b(n)；第一电容c1耦合第四节点b(n)的低电平，使得第三节点a(n)的电压进一步降低，控制第二晶体管m2导通，第二电压信号vgl通过第二晶体管m2输出，第二扫描电路输出的第二扫描信号em2(n)为低电平。同时，第n级第一节点n1(n)为高电平，控制第三晶体管m3断开，使得第二扫描信号em2(n)稳定输出低电平。
112.在阶段t1，第n级第一扫描电路的第一节点n1(n)跳变为低电平，第三晶体管m3导通，第一电压信号vgh通过第三晶体管m3输出，第二扫描电路输出的第二扫描信号em2(n)跳变为高电平；同时，第一时钟信号sck1跳变为低电平，第一晶体管m1导通，第n
‑
1级第二节点n2(n
‑
1)为高电平，通过第一晶体管m1传输至第三节点a(n)，第三节点a(n)被拉高，控制第二晶体管m2断开，使得第二扫描信号em2(n)稳定输出高电平。同时，第n级第一扫描电路的第一节点n1(n)控制第四晶体管m4导通，第一电压信号vgh通过第四晶体管m4传输至第四节点b(n)，第一电容c1进行彻底放电；第一电容c1两端均为高电平，即第五晶体管m5的栅极和源极均为高电平，第五晶体管m5断开。
113.在阶段t2，第一时钟信号sck1跳变为高电平，第一晶体管m1断开；第n级第一扫描电路的第一节点n1(n)维持阶段t1的低电平，第四节点b(n)的电压维持阶段t1的高电平，在第一电容c1的存储作用下，第三节点a(n)的电压维持阶段t1的高电平；第二扫描电路内部各信号维持不变，第二扫描信号em2(n)仍输出高电平。
114.在阶段t3开始时，第一时钟信号sck1跳为低电平，第一晶体管m1导通；同时第n
‑
1级第一扫描电路的第二节点n2(n
‑
1)跳变为低电平，并通过第一晶体管m1传输至第三节点a(n)，第三节点a(n)跳变为低电平，第二晶体管m2开始导通，第二电压信号vgl通过第二晶体管m2输出，第二扫描信号em2(n)被下拉；但是，由于第三节点a(n)的电压存在低电平损失，
第二晶体管m2未能充分导通，第二扫描信号em2(n)略高于第二电压信号vgl的电压(例如，
‑
7v)。同时，第二时钟信号sck2跳变为高电平，第五晶体管m5响应第三节点a(n)的低电平而导通，将第二时钟信号sck2的低电平传输至第四节点b(n)，第一电容c1的第二极存储第四节点b(n)的高电平，第一极存储第三节点a(n)的低电位，第一电容c1存储该电压差。同时，第n级第一扫描电路的第一节点n1(n)跳变为高电平，控制第三晶体管m3断开，使得第二扫描信号em2(n)不受第一电压信号vgh的影响。
115.在阶段t4开始时，第五晶体管m5维持阶段t3的导通状态，第二时钟信号sck2跳变为低电平，使得第四节点b(n)跳变为低电平，在第一电容c1的耦合作用下，第三节点a(n)的电压从低电平继续下跳，消除了低电平损失，第二晶体管m2被充分导通，第二电压信号vgl完全输出，使得第二扫描信号em2(n)的电压继续下降(例如，下降到
‑
7v)。
116.通过上述分析可见，本发明实施例提供的显示驱动电路可以移位输出第一扫描信号g(n)，还能够移位输出第二扫描信号em2(n)，输出的扫描信号的类型丰富。以及，本发明实施例采用第二扫描电路借用第n级第一扫描电路的第一节点n1(n)、第n
‑
1级第一扫描电路的第二节点n2(n
‑
1)、第一时钟信号sck1和第二时钟信号sck2，无需再对第二扫描电路单独提供输入信号和时钟信号，达到了简化扫描电路的结构的效果，从而有利于减小显示面板的边框，以及减少了信号线的数量、降低了信号延迟。另外，由于第二扫描电路借用第一扫描电路的内部节点，使得第二扫描信号能够实现与第一扫描信号的自动同步。第二扫描信号em2(n)的高电平时间包含了两个行时间(阶段t1和阶段t2)，与第一扫描信号g(n)的输出波形不同。本领域技术人员可以理解，当第二扫描电路连接不同的第一扫描电路，其输出的第二扫描信号em2(n)的波形不同。本领域技术人员可以根据需要进行设定。
117.为了进一步说明本发明实施例所提供的扫描电路(包括第一扫描电路和第二扫描电路)输出信号的作用，下面结合像素电路进行说明。图8为本发明实施例提供的一种像素电路的电路示意图。参见图8，像素电路包括驱动模块900、第一初始化模块c00、数据写入模块a00、补偿模块b00、存储模块e00和发光控制模块d00。驱动模块900用于响应数据信号vdata、第一电源信号vdd和第二电源信号vss而产生驱动电流。第一初始化模块c00用于响应上一级的第一扫描电路输出的第一扫描信号g(n
‑
1)，对驱动模块900的控制端903进行初始化，控制驱动模块900导通。数据写入模块a00用于响应本级的第一扫描电路输出的第一扫描信号g(n)，将数据信号vdata传输至驱动模块900的第一端901。补偿模块b00用于响应本级的第二扫描电路的输出的第二扫描信号em2(n)，将数据信号vdata由驱动模块900的第二端902传输至驱动模块900的控制端903。存储模块e00用于存储驱动模块900的控制端903的电压。发光控制模块d00用于响应发光控制信号em(n)，将第一电源信号vdd和第二电源信号vss分别导通至发光控制模块d00的第一端d01和第二端d02，以使驱动模块900产生驱动电流。
118.由此可见，本发明实施例提供的像素电路需要四种扫描信号，分别为第一扫描信号g(n
‑
1)、第一扫描信号g(n)、第二扫描信号em2(n)和发光控制信号em(n)。其中，第一扫描信号g(n
‑
1)和第一扫描信号g(n)均由第一扫描电路提供，但连接的第一扫描电路的级数不同；第二扫描信号em2(n)由第二扫描电路提供。由于第二扫描电路借用了第一扫描电路的内部节点、第一时钟信号和第二时钟信号，简化了第二扫描电路的结构，有利于窄边框和减少信号延迟。
119.在其他实施例中，还可以设置提供发光控制信号em(n)的发光控制电路也借用第一扫描电路的内部节点、第一时钟信号和第二时钟信号，从而简化扫描电路的整体结构，有利于窄边框和减少信号延迟。或者，设置发光控制电路和第二扫描电路均借用第一扫描电路的内部节点、第一时钟信号和第二时钟信号，从而最大化地简化扫描电路的整体结构，有利于窄边框和减少信号延迟。
120.继续参见图8，示例性地，第一初始化模块c00包括第一端c01、第二端c02和控制端c03，第一端c01为输入端，接入参考电压信号vref；第二端c02为输出端，与补偿模块b00的第一端b01连接；控制端c03接入上一级的第一扫描电路输出的第一扫描信号g(n
‑
1)。第一扫描信号g(n
‑
1)的控制第一端c01和第二端c02的导通和断开，以控制参考电压信号vref是否写入补偿模块b00的第一端b01。
121.补偿模块b00包括第一端b01、第二端b02和控制端b03，第一端b01为输入端，与驱动模块900的第二端902连接，以及与第一初始化模块c00的第二端c02连接；第二端b02为输出端，与驱动模块900的控制端903连接；控制端b03接入本级的第二扫描电路的输出的第二扫描信号em2(n)。第二扫描信号em2(n)控制第一端b01和第二端b02的导通和断开，以控制参考电压信号vref或者经由驱动模块900传输的数据信号vdata是否写入驱动模块900的控制端903。
122.数据写入模块a00包括第一端a01、第二端a02和控制端a03，第一端a01为输入端，接入数据信号vdata；第二端a02为输出端，与驱动模块900的第一端901连接；控制端a03接入本级的第一扫描电路输出的第一扫描信号g(n)。第一扫描信号g(n)控制第一端a01和第二端a02的导通和断开，以控制数据信号vdata是否写入驱动模块900的第一端901。
123.发光控制模块d00包括第一端d01、第二端d02、第三端d03、第四端d04、第五端d05和第六端d06。第一端d01为输入端，接入第一电源信号vdd；第三端d03为输出端，与驱动模块900的第一端901连接；第五端d05为控制端，接入发光控制信号em(n)。第四端d04为输入端，与驱动模块900的第二端902连接；第二端d02为输出端，与发光器件led的阳极连接；第六端d06为控制端，接入发光控制信号em(n)。发光控制信号em(n)控制第一端d01和第三端d03的导通和断开，同时控制第二端d02和第四端d04的导通和断开，以向驱动模块900提供产生驱动电流的电源信号。
124.存储模块e00包括第一端e01和第二端e02，第一端e01接入第一电源信号vdd，第二端e02与驱动模块900的控制端903连接。由于存储模块e00的第一端e01接入固定电压，有利于维持驱动模块900的控制端903的电压稳定。
125.本发明实施例设置驱动模块900的控制端903仅与补偿模块b00的第二端b02连接，与现有技术中设置驱动模块900的控制端903同时与补偿模块b00和第一初始化模块c00连接相比，减少了驱动模块900的控制端903的漏电路径，从而降低了像素电路的漏电，提升了像素电路的稳定性。
126.继续参见图8，在本发明的一种实施方式中，可选地，像素电路还包括第二初始化模块f00，用于对发光器件led的阳极进行初始化。示例性地，第二初始化模块f00包括第一端f01、第二端f02和控制端f03，第一端f01为输入端，接入参考电压信号vref；第二端f02为输出端，与发光器件led的阳极连接；控制端f03接入上一级第一扫描电路的第一扫描信号g(n
‑
1)。第一扫描信号g(n
‑
1)控制第一端f01和第二端f02的导通和断开，以控制参考电压信
号vref是否写入发光器件led的阳极。
127.图9为本发明实施例提供的另一种像素电路的电路示意图。参见图9，在本发明的一种实施方式中，可选地，驱动模块900包括第十三晶体管m13，第十三晶体管m13的栅极作为驱动模块900的控制端，第十三晶体管m13的第一极作为驱动模块900的第一端，第十三晶体管m13的第二极作为驱动模块900的第二端。数据写入模块a00包括第十四晶体管m14，第十四晶体管m14的栅极接入上一级的第一扫描电路输出的第一扫描信号g(n
‑
1)，第十四晶体管m14的第一极接入数据信号vdata，第十四晶体管m14的第二极与第十三晶体管m13的第一极连接。补偿模块b00包括第十五晶体管m15，第十五晶体管m15的栅极接入本级的第二扫描电路的输出的第二扫描信号em2(n)，第十五晶体管m15的第一极与第十三晶体管m13的第二极连接，第十五晶体管m15的第二极与第十三晶体管m13的栅极连接。第一初始化模块c00包括第十六晶体管m16，第十六晶体管m16的栅极接入上一级的第一扫描电路输出的第一扫描信号g(n
‑
1)，第十六晶体管m16的第一极接入参考电压信号vref，第十六晶体管m16的第二极与第十五晶体管m15的第一极连接。发光控制模块d00包括第十七晶体管m17和第十八晶体管m18，第十七晶体管m17的栅极和第十八晶体管m18的栅极接入发光控制信号em(n)，第十七晶体管m17的第一极接入第一电源信号vdd，第十七晶体管m17的第二极与第十三晶体管m13的第一极连接；第十八晶体管m18的第一极与第十三晶体管m13的第二极连接，第十八晶体管m18的第二极与发光器件led的阳极连接，发光器件led的阴极接入第二电源信号vss。存储模块e00包括第四电容cst，第四电容cst的第一极接入第一电源信号vdd，第四电容cst的第二极与第十三晶体管m13的栅极连接。本发明实施例这样设置，电路结构简单，易于实现。
128.继续参见图9，可选地，第十五晶体管m15为n型晶体管，第十三晶体管m13、第十四晶体管m14、第十六晶体管m16、第十七晶体管m17和第十八晶体管m18均为p型晶体管。其中，与p型晶体管相比，n型晶体管的漏电流的更小，进一步降低了像素电路产生的漏电流。
129.继续参见图9，可选地，第二初始化模块f00包括第二十晶体管m20，第二十晶体管的栅极接入第一扫描信号g(n
‑
1)，第二十晶体管m20的第一极接入参考电压信号vref，第二十晶体管m20的第二极与发光器件led的阳极连接。这样设置，电路结构简单，易于实现。
130.下面结合具体时序对像素电路的工作过程进行说明。图10为本发明实施例提供的一种像素电路的时序示意图。参见图10，像素驱动电路的驱动过程包括阶段t5、阶段t6和阶段t7。其中，第二扫描信号em2(n)的高电平持续两个行周期，即在阶段t5和阶段t6，第二扫描信号em2(n)均为高电平。
131.在阶段t5，即初始化阶段，第一扫描信号g(n
‑
1)为低电平，第一扫描信号g(n)、第二扫描信号em2(n)和发光控制信号em(n)均为高电平。第十五晶体管m15响应第二扫描信号em2(n)的高电平而导通；第十七晶体管m17和第十八晶体管m18响应发光控制信号em的高电平而断开；第十六晶体管m16响应第一扫描信号g(n
‑
1)的低电平而导通，使参考电压信号vref通过导通的第十六晶体管m16和第十五晶体管m15写入第十三晶体管m13的栅极，对其进行初始化，以确保在下一阶段第十三晶体管处于导通状态。第二十晶体管m20响应第一扫描信号g(n
‑
1)的低电平而导通，将参考电压信号vref写入发光器件led的阳极。
132.在阶段t6，即补偿阶段，第一扫描信号g(n)为低电平，第一扫描信号g(n
‑
1)、第二扫描信号em2(n)和发光控制信号em(n)均为高电平。第十七晶体管m17和第十八晶体管m18
响应发光控制信号em的高电平而断开；第十六晶体管m16响应第一扫描信号g(n
‑
1)的高电平而断开。第十四晶体管m14响应第一扫描信号g(n)的低电平而导通，第十五晶体管m15仍处于导通状态，数据信号vdata经由导通的第十四晶体管m14、第十三晶体管m13和第十五晶体管m15写入第十三晶体管m13的栅极，第十三晶体管m13的栅极电压逐渐升高，直至第十三晶体管m13的栅源电压差达到第十三晶体管的阈值电压vth，此时，第十三晶体管m13的栅极电压为vdata+vth。
133.在阶段t7，即发光阶段，第一扫描信号g(n
‑
1)和第一扫描信号g(n)为高电平，第二扫描信号em2(n)和发光控制信号em(n)均为低电平。第十五晶体管m15响应第二扫描信号em2(n)的低电平而断开，且由于第十五晶体管m15的漏电流较小，使得第十三晶体管m13的栅极电压能够稳定保持。第十七晶体管m17和第十八晶体管m18响应发光控制信号em的低电位而导通。可以使第十三晶体管m13的源极接通第一电源信号vdd，第十三晶体管m13的漏极接通发光器件led，进而接通第二电源信号vss。此时，驱动晶体管m7产生的驱动电流id为：
[0134][0135]
其中，w为第十三晶体管m13的沟道宽度，l为沟道长度，μ
eff
为电子迁移率，c
ox
为单位面积沟道电容。由此可见，本发明实施例提供的像素电路产生的驱动电流id与第十三晶体管m13的阈值电压不相关，仅与数据信号vdata和第一电源信号vdd相关，从而实现了阈值电压的补偿。另外，本发明实施例设置第二扫描信号em2(n)控制第十五晶体管m15在初始化阶段和补偿阶段导通，有利于对第十三晶体管m13的栅极的初始化和数据补偿；在发光阶段断开，有利于减小第十三晶体管m13的漏电，提升了电路运行的稳定性。
[0136]
可选地，在上述实施例中，由于第二扫描信号em2(n)的时序与发光控制信号em(n)的时序相同，第二扫描信号em2(n)可以复用为发光控制信号em(n)，即第二扫描电路可以复用为发光控制电路，有利于进一步简化扫描电路的结构，减小显示面板的边框。
[0137]
在其他实施例中，还可以设置第二扫描信号em2(n)的时序与发光控制信号em(n)的时序不同，例如，当显示面板具备插黑显示的功能时，发光控制信号em(n)在阶段t5和阶段t6以外的阶段也可以为高电平，此时需要设置扫描电路既包括第二扫描电路，又包括发光控制电路。
[0138]
图11为本发明实施例提供的又一种像素电路的电路示意图。参见图11，可选地，补偿模块b00还包括第十九晶体管m19，第十九晶体管m19的栅极接入本级第一扫描电路的输出信号g(n)，第十九晶体管m19串联于第十三晶体管m13的第二极和第十五晶体管m15的第一极之间，以在补偿阶段，使得数据信号vdata通过导通的第十四晶体管m14、第十三晶体管m13、第十九晶体管m19和第十五晶体管m15写入第十三晶体管m13的栅极。
[0139]
本发明实施例还提供了一种显示面板，显示面板可以为有机发光二极管显示面板(organic light
‑
emitting diode，oled)、微发光二极管显示面板(micro light emitting diode，micro led)或发光二极管显示面板(light emitting diode，led)等。显示面板包括如本发明任意实施例所提供的显示驱动电路，其技术原理和产生的效果类似，不再赘述。
[0140]
其中，显示面板包括多个呈阵列排布的像素电路，第一扫描电路和第二扫描电路向像素电路提供信号。像素电路设置于显示面板的显示区，第一扫描电路和第二扫描电路设置于显示面板的非显示区。一行或一列像素电路对应一级第一扫描电路和第二扫描电
路，例如，第n级第一扫描电路和第n级第二扫描电路向第n行像素电路提供信号。可选地，第n行像素电路还由第n
‑
1级第一扫描电路提供信号，以简化显示驱动电路的结构。
[0141]
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。