像素电路、显示面板及显示装置的制作方法

1.本技术涉及显示技术领域，具体涉及一种像素电路、显示面板及显示装置。


背景技术：

2.有机发光二极管(organic light emitting diode，oled)是当今显示器研究领域的热点之一，与液晶显示器(liquid crystal display，lcd)相比，oled显示屏具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点，目前，在手机、pda、数码相机等显示领域oled显示面板已经开始取代传统的lcd显示面板。
3.在oled显示面板中，oled需要利用像素电路进行驱动，像素电路包括驱动模块，然而驱动模块的控制端的电位存在不稳定的情况，影响显示效果。


技术实现要素：

4.本技术提供一种像素电路、显示面板及显示装置，能够提高驱动模块的控制端的电位稳定性，改善显示效果。
5.第一方面，本技术实施例提供一种像素电路，其包括驱动模块、数据写入模块、第一复位模块、阈值补偿模块、发光控制模块、漏电遏制模块、存储电容、第一电容及发光模块；
6.驱动模块、发光控制模块以及发光模块串联在第一电源端与第二电源端之间，且驱动模块与第一电源端之间以及驱动模块与发光模块之间均电连接有至少一个发光控制模块；
7.数据写入模块的第一端与数据信号端电连接，数据写入模块的第二端与驱动模块的第一端电连接；存储电容的第一极板与第一电源端电连接，存储电容的第二极板与驱动模块的控制端电连接；
8.第一复位模块的第一端与参考信号端电连接，阈值补偿模块的第一端与驱动模块的第二端电连接，驱动模块的控制端与第一节点电连接，第一复位模块的第二端和阈值补偿模块的第二端均通过漏电遏制模块与第一节点电连接，且漏电遏制模块与第一复位模块的第二端之间的连接节点为第二节点，第一电容的第一极板与第二节点电连接，第一电容的第二极板与固定电位信号端电连接。
9.第二方面，基于同一发明构思，本技术实施例提供一种显示面板，其包括像素电路，像素电路包括：
10.驱动模块、数据写入模块、第一复位模块、阈值补偿模块、发光控制模块、漏电遏制模块、存储电容、第一电容及发光模块；
11.驱动模块、发光控制模块以及发光模块串联在第一电源线与第二电源线之间，且驱动模块与第一电源线之间以及驱动模块与发光模块之间均电连接有至少一个发光控制模块；
12.数据写入模块的第一端与数据线电连接，数据写入模块的第二端与驱动模块的第
一端电连接，存储电容的第一极板与第一电源端电连接，存储电容的第二极板与驱动模块的控制端电连接；
13.第一复位模块的第一端与参考信号线电连接，阈值补偿模块的第一端与驱动模块的第二端电连接，驱动模块的控制端与第一节点电连接，第一复位模块的第二端和阈值补偿模块的第二端均通过漏电遏制模块与第一节点电连接，且漏电遏制模块与第一复位模块的第二端之间的连接节点为第二节点，第一电容的第一极板与第二节点电连接，第一电容的第二极板与固定电位信号线电连接。
14.第三方面，基于同一发明构思，本技术实施例提供一种显示装置，其包括如第二方面实施例的显示面板。
15.根据本技术实施例提供的像素电路、显示面板及显示装置，一方面，由于在驱动模块和第一复位模块之间连接有漏电遏制模块，能够降低第一复位模块在发光阶段关断不彻底发生的漏电流对驱动模块的控制端的电位的影响，另一方面，通过设置漏电遏制模块和第一电容，即使第一复位模块在发光阶段存在漏电流，而第一电容是与固定电位信号端电连接的，由于第一电容的耦合作用，可以使第二节点的电位在发光阶段基本上维持稳定不变，使得第一节点和第二节点之间的跨压较低，从而使漏电遏制模块在发光阶段几乎没有漏电流流过，避免影响第一节点的电位，从而提高驱动模块的控制端的电位稳定性，改善显示效果。
16.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本技术。
附图说明
17.通过阅读以下参照附图对非限制性实施例所作的详细描述，本技术的其它特征、目的和优点将会变得更明显，其中，相同或相似的附图标记表示相同或相似的特征，附图并未按照实际的比例绘制。
18.图1示出本技术实施例提供的像素电路的一种结构示意图；
19.图2示出本技术实施例提供的像素电路的另一种结构示意图；
20.图3示出现有技术提供的像素电路的一种结构示意图；
21.图4示出本技术实施例提供的一种时序示意图；
22.图5示出本技术实施例提供的像素电路的又一种结构示意图；
23.图6示出本技术实施例提供的像素电路的又一种结构示意图；
24.图7示出本技术实施例提供的像素电路的又一种结构示意图；
25.图8示出本技术实施例提供的像素电路的又一种结构示意图；
26.图9示出本技术实施例提供的像素电路的又一种结构示意图；
27.图10示出本技术实施例提供的显示面板的一种俯视结构示意图；
28.图11示出本技术实施例提供的像素电路的又一种结构示意图；
29.图12示出图10中a
‑
a向一种截面示意图；
30.图13示出图10中b
‑
b向一种截面示意图；
31.图14示出本技术实施例提供的显示面板的一种局部版图示意图；
32.图15示出图14中c
‑
c向的一种剖面结构示意图；
33.图16示出本技术实施例提供的显示面板的一种局部版图示意图；
34.图17示出图16中d
‑
d向的一种剖面示意图；
35.图18示出图14中e
‑
e向的一种剖面结构示意图；
36.图19示出本技术实施例提供的显示面板的另一种局部版图示意图；
37.图20示出本技术实施例提供的显示面板的又一种局部版图示意图；
38.图21示出图20中f
‑
f向的一种剖面结构示意图；
39.图22示出本技术实施例提供的显示面板的又一种局部版图示意图；
40.图23示出图22中h
‑
h向的一种剖面结构示意图；
41.图24示出本技术一种实施例提供的显示装置的结构示意图。
具体实施方式
42.下面将详细描述本技术的各个方面的特征和示例性实施例，为了使本技术的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本技术进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本技术，并不被配置为限定本技术。对于本领域技术人员来说，本技术可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本技术的示例来提供对本技术更好的理解。
43.需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
44.应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
45.本技术实施例提供一种像素电路、显示面板及显示装置，以下将结合附图对本技术实施例提供的像素电路、显示面板及显示装置进行说明。
46.如图1或图2所示，像素电路10包括驱动模块11、数据写入模块12、阈值补偿模块13、第一复位模块14、发光控制模块15、漏电遏制模块16、发光模块17、存储电容cst及第一电容c1。
47.驱动模块11、发光控制模块15以及发光模块17串联在第一电源端pvdd与第二电源端pvee之间，且驱动模块11与第一电源端pvdd之间以及驱动模块11与发光模块17之间均电连接有至少一个发光控制模块15。
48.示例性的，发光控制模块15的数量可以为两个，其中一个发光控制模块15电连接在驱动模块11与第一电源端pvdd之间，另一个发光控制模块15电连接在驱动模块11与发光模块17之间。
49.第一电源端pvdd可以提供正极性电压，第二电源端pvee可以提供负极性电压。例如，第一电源端pvdd的电压范围可以为3.3v～4.6v，例如，第一电源端pvdd的电压可以为3.3v、4v、4.6v等。第二电源端pvee的电压范围可以为
‑
3.5v～
‑
2v，例如，第二电源端pvee的电压可以为
‑
2v、
‑
3v、
‑
3.5v等。
50.数据写入模块12的第一端与数据信号端vdata电连接，数据写入模块12的第二端与驱动模块11的第一端电连接。数据写入模块12用于将数据信号端vdata的数据信号写入驱动模块11的第一端。
51.存储电容cst的第一极板与第一电源端pvdd电连接，存储电容cst的第二极板与驱动模块11的控制端电连接，驱动模块11的控制端与第一节点n1电连接，可以理解的是，存储电容cst的第二极板与第一节点n1电连接。存储电容cst用于保存写入驱动模块11的控制端的电荷。
52.第一复位模块14的第一端与参考信号端vref电连接，阈值补偿模块13的第一端与驱动模块11的第二端电连接，第一复位模块14的第二端和阈值补偿模块13的第二端均通过漏电遏制模块16与第一节点n1电连接，且漏电遏制模块16与第一复位模块14的第二端之间的连接节点为第二节点n2，第一电容c1的第一极板与第二节点n2电连接，第一电容c1的第二极板与固定电位信号端v电连接。
53.例如，如图1所示，第一复位模块14的第二端和阈值补偿模块13的第二端可都连接至第二节点n2，使得第一复位模块14的第二端和阈值补偿模块13的第二端均通过漏电遏制模块16与第一节点n1电连接。又例如，如图2所示，第一复位模块14的第二端可连接至第二节点n2，阈值补偿模块13的第二端可连接至第三节点n3，第二节点n2和第三节点n3均与漏电遏制模块16连接，使得第一复位模块14的第二端和阈值补偿模块13的第二端均通过漏电遏制模块16与第一节点n1电连接。
54.可以理解的是，在第一复位模块14和漏电遏制模块16均处于导通状态的情况下，参考信号端vref的参考信号写入驱动模块11的控制端，对驱动模块11的控制端电位进行重置。示例性的，参考信号端vref可以提供负极性电压，例如，参考信号端vref的电压范围可以为
‑
4.5v～
‑
3v，例如，参考信号端vref的电压可以为
‑
3v、
‑
4v、
‑
4.5v等。另外，在数据写入模块12、阈值补偿模块13和漏电遏制模块16均处于导通状态的情况下，数据信号端vdata的数据信号写入驱动模块11的控制端，且对驱动模块11的阈值电压进行补偿。
55.为了更好的理解本技术中漏电遏制模块16和第一电容c1的作用，请参考图3，图3与图1或图2的不同之处在于，图3中未设置漏电遏制模块16和第一电容c1。参考图3，在发光阶段，第一复位模块14应当处于关闭状态，但是由于第一复位模块14存在漏电流，导致第一节点n1的电位不稳定，并且刷新率越低，第一复位模块14的漏电流时间越长，对第一节点n1的电位影响越严重，会导致显示面板显示时出现严重的抖动，影响显示效果。
56.而本技术实施例中，一方面，由于在驱动模块11和第一复位模块14之间连接有漏电遏制模块16，能够降低第一复位模块14在发光阶段关断不彻底发生的漏电流对驱动模块11的控制端的电位的影响，另一方面，通过设置漏电遏制模块16和第一电容c1，即使第一复位模块14在发光阶段存在漏电流，而第一电容c1的第二极板是与固定电位信号端电连接的，由于第一电容c1的耦合作用，可以使第二节点n2的电位在发光阶段基本上维持稳定不变，使得第一节点n1和第二节点n2之间的跨压较低，从而使漏电遏制模块16在发光阶段几乎没有漏电流流过，避免影响第一节点n1的电位，从而提高驱动模块11的控制端的电位稳定性，改善显示效果。
57.在一些可选的实施例中，请继续参考图1或图2，第一复位模块14的控制端可与第一扫描信号端scan1电连接，阈值补偿模块13的控制端可与第二扫描信号端scan2电连接，
漏电遏制模块16的控制端可与第三扫描信号端scan3电连接。
58.示例性的，数据写入模块12的控制端可与第二扫描信号端scan2电连接。发光控制模块15的控制端可与发光控制信号端emit电连接。
59.如图4所示，像素电路10的驱动过程可以包括重置阶段t1、数据写入阶段t2及发光阶段t3。以像素电路10的各功能模块在低电平下导通为例，结合参考图1和图4，在重置阶段t1，第一扫描信号端scan1以及第三扫描信号端scan3提供低电平信号，第一复位模块14以及漏电遏制模块16导通，重置驱动模块11的控制端电位。在数据写入阶段t2，第二扫描信号端scan2以及第三扫描信号端scan3提供低电平信号，数据写入模块12、阈值补偿模块13以及漏电遏制模块16导通，数据信号端vdata上的数据信号写到驱动模块11的控制端，且对驱动模块11的阈值电压进行补偿。在发光阶段t3，发光控制信号端emit提供低电平信号，发光控制模块15导通，驱动模块11产生的驱动电流传输至发光模块17，发光模块17发光。
60.可以理解的是，以图4为例，在数据写入阶段t2，第二节点n2的电位与第一节点n1的电位相同，在发光阶段，即使第一复位模块14存在漏电流，由于第一电容c1的稳压作用，使得第二节点n2的电位在发光阶段基本上维持稳定不变，如此第一节点n1和第二节点n2之间的跨压会比较低，使得漏电遏制模块16在发光阶段几乎没有漏电流流过，第一节点n1的电位也会几乎保持不变，在低刷新率下，能够改善或者避免显示面板出现抖动。
61.在一些可选的实施例中，第一复位模块14的第二端和阈值补偿模块13的第二端可均连接至第二节点n2。如图5所示，漏电遏制模块16可包括第一晶体管t1，第一晶体管t1的第一极与第二节点n2电连接，第一晶体管t1的第二极与第一节点n1电连接，第一晶体管t1的栅极与第三扫描信号端scan3电连接；阈值补偿模块13的第二端与第二节点n2电连接。可以理解的是，第一晶体管t1的栅极为漏电遏制模块16的控制端。
62.请继续参考图3，在发光阶段，阈值补偿模块13也可能存在漏电流，在第一复位模块14的第二端和阈值补偿模块13的第二端均连接至第二节点n2的情况下，即使第一复位模块14和阈值补偿模块13均存在漏电流，由于第一电容c1的稳压作用，使得漏电遏制模块16在发光阶段几乎没有漏电流，因此仅需设置一个第一电容，即可同时避免第一复位模块14和阈值补偿模块13的漏电流对第一节点n1的电位的影响，从而维持驱动模块11的控制端电位的稳定性。
63.如图5所示，第一晶体管t1可以为单栅晶体管。
64.在另一些可选的实施例中，如图6所示，第一晶体管t1可以为双栅晶体管。示例性的，第一晶体管t1包括第一子晶体管t11和第二子晶体管t12，第一子晶体管t11的栅极和第二子晶体管t12的栅极与第三扫描信号端scan3电连接，第一子晶体管t11的第一极与第二节点n2电连接，第一子晶体管t11的第二极与第二子晶体管t12的第一极电连接，第二子晶体管t12的第二极与第一节点n1电连接。
65.可以理解的是，第一子晶体管t11的栅极和第二子晶体管t12的栅极均为漏电遏制模块16的控制端，在同一时刻，第一子晶体管t11和第二子晶体管t12的开启或关断状态相同。
66.本技术实施例中，由于第一晶体管t1为双栅晶体管，双栅晶体管具有更好的漏电遏制作用，因此能够进一步稳定第一节点n1的电位。
67.在一些可选的实施例中，第一复位模块14的第二端可连接至第二节点n2，阈值补
偿模块13的第二端可连接至第三节点n3，第二节点n2和第三节点n3均与漏电遏制模块16连接，使得第一复位模块14的第二端和阈值补偿模块13的第二端均通过漏电遏制模块16与第一节点n1电连接。
68.示例性的，如图7所示，漏电遏制模块16可包括第一晶体管t1，第一晶体管t1可为双栅晶体管。具体的，第一晶体管t1可包括第一子晶体管t11和第二子晶体管t12，第一子晶体管t11的栅极和第二子晶体管t12的栅极均与第三扫描信号端scan3电连接，第一子晶体管t11的第一极与第二节点n2电连接，第一子晶体管t11的第二极与第一节点n1电连接，第二子晶体管t12的第一极与第三节点n3电连接，第二子晶体管t12的第二极与第一节点n1电连接；阈值补偿模块13的第二端与第三节点n3电连接。
69.同理，第一子晶体管t11的栅极和第二子晶体管t12的栅极均为漏电遏制模块16的控制端，在同一时刻，第一子晶体管t11和第二子晶体管t12的开启或关断状态相同。可以理解的是，第一子晶体管t11的第二极与第二子晶体管t12的第二极是相互连接的。
70.如上所述，阈值补偿模块13在发光阶段也可能存在漏电流，为了降低阈值补偿模块13的漏电流对第一节点n1的电位的影响，可再设置一个稳压电容，请继续参考图7，像素电路10还可以包括第二电容c2，固定电位信号端v可包括第一固定电位信号端v1和第二固定电位信号端v2，第一电容c1的第二极板与第一固定电位信号端v1电连接，第二电容c2的第一极板与第三节点n3电连接，第二电容c2的第二极板与第二固定电位信号端v2电连接。
71.同理，即使阈值补偿模块13在发光阶段存在漏电流，而第二电容c2是与固定电位信号端电连接的，由于第二电容c2的耦合作用，可以使第三节点n3的电位在发光阶段基本上维持稳定不变，使得第一节点n1和第三节点n3之间的跨压较低，从而使漏电遏制模块16在发光阶段几乎没有漏电流流过，避免影响第一节点n1的电位，从而提高驱动模块11的控制端的电位稳定性，改善显示效果。
72.第一固定电位信号端v1和第二固定电位信号端v2提供的电压可以不同。示例性的，第一固定电位信号端v1和第二固定电位信号端v2可以均提供正极性电压，或者均提供负极性电压，或者其中一个提供正极性电压，另外一个提供负极性电压。例如，第一固定电位信号端v1提供负极性电压，第二固定电位信号端v2提供正极性电压。
73.在一些可选的实施例中，第一电源端pvdd或参考信号端vref可复用为固定电位信号端v。在固定电位信号端v可包括第一固定电位信号端v1和第二固定电位信号端v2的情况下，第一电源端pvdd和参考信号端vref中的一者可复用为第一固定电位信号端v1，另一者可复用为第二固定电位信号端v2。根据本技术实施例，可不必设置额外的固定电位信号端v，降低成本。
74.例如，如图8所示，第一电容c1的第二极板与第一电源端pvdd电连接，可以理解的是，第一电源端pvdd复用为固定电位信号端。又例如，如图9所示，第一电容c1的第二极板与参考信号端vref电连接，第二电容c2的第二极板与第一电源端pvdd电连接，可以理解的是，参考信号端vref复用为第一固定电位信号端v1，第一电源端pvdd复用为第二固定电位信号端v2。
75.在一些可选的实施例中，如图8或图9所示，驱动模块11包括驱动晶体管dt，数据写入模块12包括第二晶体管t2，阈值补偿模块13包括第三晶体管t3，第一复位模块14包括第四晶体管t4，发光控制模块15包括第五晶体管t5和第六晶体管t6，发光模块17包括发光二
极管d，像素电路10还可以包括第七晶体管t7。
76.第二晶体管t2的栅极与第二扫描信号端scan2电连接，第二晶体管t2的第一极与数据信号端vdata电连接，第二晶体管t2的第二极与驱动晶体管dt的第一极电连接。
77.第五晶体管t5的栅极与发光控制信号端emit电连接，第五晶体管t5的第一极与第一电源端pvdd电连接，第五晶体管t5的第二极与驱动晶体管dt的第一极电连接。
78.第六晶体管t6的栅极与发光控制信号端emit电连接，第六晶体管t6的第一极与驱动晶体管dt的第二极电连接，第六晶体管t6的第二极与发光二极管d的第一电极电连接。
79.第七晶体管t7的栅极与第二扫描信号端scan2电连接，第七晶体管t7的第一极与参考信号端vref电连接，第七晶体管t7的第二极与发光二极管d的第一电极电连接，发光二极管d的第二电极与第二电源端pvee电连接。本技术附图中以第七晶体管t7为单栅晶体管示意，第七晶体管t7也可以为双栅晶体管，本技术对此不作限定。另外，本技术以第七晶体管t7以及第一复位模块14均与参考信号端vref电连接示意，第七晶体管t7以及第一复位模块14也可分别与不同的参考信号端电连接，例如，第七晶体管t7与第一参考信号端电连接，第一复位模块14与第二参考信号端电连接，第一参考信号端与第二参考信号端是不同的信号端。
80.第三晶体管t3的栅极与第二扫描信号端scan2电连接，第三晶体管t3的第一极与驱动晶体管dt的第二极电连接，第四晶体管t4的栅极与第一扫描信号端scan1电连接，第四晶体管t4的第一极与参考信号端vref电连接，第三晶体管t3的第二极和第四晶体管t4的第二极均通过漏电遏制模块16与第一节点n1电连接。
81.示例性的，发光二极管d的第一电极可以为阳极，发光二极管d的第二电极可以为阴极。第三晶体管t3和第四晶体管t4可以为双栅晶体管。
82.图8示例性的示出漏电遏制模块16包括第一晶体管t1，第三晶体管t3的第二极和第四晶体管t4的第二极均与第二节点n2电连接，第一晶体管t1的第一极与第二节点n2电连接，第一晶体管t1的第二极与第一节点n1电连接。图9示例性的示出了漏电遏制模块16包括第一晶体管t1，第一晶体管t1包括第一子晶体管t11和第二子晶体管t12，第四晶体管t4的第二极与第二节点n2电连接，第一子晶体管t11的第一极与第二节点n2电连接，第三晶体管t3的第二极与第三节点n3电连接，第二子晶体管t12的第一极与第三节点n3电连接，第一子晶体管t11的第二极和第二子晶体管t12的第二极均与第一节点n1电连接。
83.示例性的，像素电路中的各晶体管可以为低温多晶硅(low temperature poly
‑
silicon，ltps)薄膜晶体管，也可以为氧化物薄膜晶体管，如氧化铟镓锌(indium gallium zinc oxide，igzo)薄膜晶体管，本技术对此不作限定。示例性的，像素电路中的晶体管可以为p型晶体管，也可以为n型晶体管，p型晶体管的使能电平为电平，n型晶体管的使能电平为高电平，其中，使能电平为能够使晶体管导通的电平。
84.为了更好的理解像素电路的工作过程，以像素电路中的各晶体管均为p型晶体管为例，请结合参考图4和图8，在重置阶段t1，第一扫描信号端scan1以及第三扫描信号端scan3提供低电平信号，第四晶体管t4以及第一晶体管t1导通，参考信号端vref的信号写入第一节点n1，重置驱动晶体管dt的栅极电位。在数据写入阶段t2，第二扫描信号端scan2以及第三扫描信号端scan3提供低电平信号，第二晶体管t2、第三晶体管t3以及第一晶体管t1导通，数据信号端vdata上的数据信号写到第一节点n1，且对驱动晶体管dt的阈值电压进行
补偿；另外，第七晶体管t7导通，参考信号端vref的信号写入发光二极管d的第一电极，重置发光二极管d的第一电极的电位。在发光阶段t3，发光控制信号端emit提供低电平信号，第五晶体管t5和第六晶体管t6导通，驱动晶体管dt产生的驱动电流传输至发光二极管d，发光二极管d发光。
85.示例性的，本技术中以多个晶体管的栅极均与第二扫描信号端scan2连接(即共用第二扫描信号端scan2)进行示意，第二扫描信号端scan2也可以不被共用，各扫描信号端是否被共用可以根据具体的像素电路的工作过程所需而定。
86.如图10所示，本技术实施例还提供一种显示面板100。示例性的，本技术实施例提供的显示面板可支持低频模式和高频模式。例如，低频模式可包括小于60hz的刷新率，例如30hz、15hz等。高频模式可包括大于或等于60hz的刷新率，例如60hz、90hz、120hz、144hz等。
87.本技术实施例提供的显示面板100可包括上述任一项实施例的像素电路10，因此本技术实施例提供的显示面板100包括上述任一项实施例的像素电路10的有益效果，在此不再详细赘述。
88.示例性的，多个像素电路10可以呈阵列分布。例如，多个像素电路10可以在相交的第一方向x和第二方向y上呈阵列分布。示例性的，第一方向x可以是行方向，第二方向y可以是列方向。当然，第一方向x也可以是列方向，第二方向y也可以是行方向。
89.示例性的，显示面板100还可以包括第一电源线pvdd_l、第二电源线pvee_l、固定电位信号线v_l、数据线data_l、参考信号线vref_l、扫描线s1_l、s2_l、s3_l以及发光控制信号线emit_l。另外，图10以及图11以第一电源线pvdd_l复用为固定电位信号线v_l示意，当然也可以单独设置固定电位信号线v_l，本技术对此不做限定。示例性的，发光模块17可以包括发光元件，第二电源线pvee_l与发光元件的阴极电连接，显示面板中各发光元件的阴极可以构成整面结构，也就是说，显示面板中各发光元件的阴极可以占满显示面板的显示区，图11中第二电源线pvee_l与像素电路的连接仅是一种示意，并不用于限定本技术。
90.需要说明的是，图11所示像素电路10包括的各功能模块和图1所示的像素电路的各功能模块相同，图11和图1的不同之处在于，图11以驱动模块11、发光控制模块15以及发光模块17串联在第一电源线pvdd_l与第二电源线pvee_l之间，数据写入模块12的第一端与数据线data_l电连接，第一复位模块14的第一端与参考信号线vref_l电连接，第一复位模块14的控制端与第一扫描线s1_l电连接，数据写入模块12的控制端、阈值补偿模块13的控制端与第二扫描线s2_l电连接，电流遏制模块16的控制端与第三扫描线s3_l电连接示意。也就是说，图1中以像素电路的各功能模块连接信号端示意，图11中以像素电路的各功能模块连接信号线示意。
91.示例性的，第一电源线pvdd_l与第一电源端pvdd电连接，第一电源端pvdd通过第一电源线pvdd_l向像素电路提供电压信号。第二电源线pvee_l与第二电源端pvee电连接，第二电源端pvee通过第二电源线pvee_l向像素电路提供电压信号。参考信号线vref_l与参考信号端vref电连接，参考信号端vref通过参考信号线vref_l向像素电路提供电压信号。数据线data_l与数据信号端vdata电连接，数据信号端vdata通过数据线data_l向像素电路提供数据信号。第一扫描线s1_l与第一扫描信号端scan1电连接，第二扫描线s2_l与第一扫描信号端scan2电连接，第三扫描线s3_l与第三扫描信号端scan3电连接，各扫描信号端通过对应的扫描线向像素电路提供扫描信号。发光控制信号线emit_l与发光控制信号端emit
电连接，发光控制信号端emit通过发光控制信号线emit_l向像素电路提供发光控制信号。
92.示例性的，显示面板还可以包括驱动芯片ic、第一栅极驱动电路vsr1、第二栅极驱动电路vsr2、第三栅极驱动电路vsr3。驱动芯片ic可包括第一电源端pvdd、第二电源端pvee、参考信号端vref、数据信号端vdata。
93.第一栅极驱动电路vsr1可以包括多个级联的移位寄存器s
‑
vsr1，各移位寄存器s
‑
vsr1包括扫描信号端，各移位寄存器s
‑
vsr1的扫描信号端通过扫描信号线与像素电路10连接，第一栅极驱动电路vsr1用于向像素电路10提供扫描信号。
94.示例性的，参考图10，以第i(i为正整数)行及第i+1行像素电路为例，第i行像素电路对应的第二扫描线s2_l和第i+1行像素电路对应的第一扫描线s1_l可以与第j(j为整数)级移位寄存器s
‑
vsr1的扫描信号端电连接，也就是说，第j级移位寄存器s
‑
vsr1的扫描信号端可作为第i行像素电路对应的第二扫描信号端以及第i+1行像素电路对应的第一扫描信号端，第i行像素电路对应的第二扫描线s2_l和第i+1行像素电路对应的第一扫描线s1_l所传输的扫描信号可以是相同的。
95.驱动芯片ic为第一栅极驱动电路vsr1提供第一起始信号stv1。另外，如图10所示，多个级联的移位寄存器s
‑
vsr1中除第一级和最后一级移位寄存器s
‑
vsr1之外，其余移位寄存器s
‑
vsr1可以为相邻两行像素电路10提供扫描信号。此时，可以在阵列基板上设置两行dummy像素电路(图10中未示出)，分别与移位寄存器s
‑
vsr1中第一级和最后一级移位寄存器s
‑
vsr1的扫描线对应连接，但dummy像素电路并不用于显示。
96.第二栅极驱动电路vsr2可以包括多个级联的移位寄存器e
‑
vsr，各移位寄存器e
‑
vsr包括发光控制信号端，各移位寄存器e
‑
vsr的发光控制信号端通过发光控制信号线emit_l与像素电路10连接，第二栅极驱动电路vsr2用于向像素电路10提供发光控制信号。驱动芯片ic为第二栅极驱动电路vsr2提供第二起始信号stv2。
97.第三栅极驱动电路vsr3可以包括多个级联的移位寄存器s
‑
vsr2，各移位寄存器s
‑
vsr2包括扫描信号端，各移位寄存器s
‑
vsr2的扫描信号端通过扫描信号线与像素电路10连接，第三栅极驱动电路vsr3用于向像素电路10提供发光控制信号。驱动芯片ic为第三栅极驱动电路vsr3提供第三起始信号stv3。各移位寄存器s
‑
vsr2的扫描信号端可称为第三扫描信号端。
98.图10中关于第一栅极驱动电路vsr1、第二栅极驱动电路vsr2和第三栅极驱动电路vsr3的介绍仅仅是一些示例，并不用于限定本技术。
99.在一些可选的像素电路设计中，如图11所示，像素电路还可以包括晶体管t7，第二扫描信号线s2_l还可以复用为控制该像素电路的晶体管t7的导通或关断，并在晶体管t7导通时，对发光模块的阳极电位进行重置，此时，无需再单独为晶体管t7设置扫描线。
100.为了更好的从整体上理解实施例提供的显示面板的结构，请参考图12及图13。如图12所示，显示面板可以包括显示区aa、非显示区na，非显示na可以包括油墨区ink。示例性的，显示面板包括衬底01及设置于衬底01一侧的驱动电路层02。图12还示出了平坦化层pln、像素定义层pdl、发光元件(发光元件包括阳极re、有机发光层om及阴极se)、支撑柱ps、薄膜封装层(包括第一无机层cvd1、有机层ijp及第二无机层cvd2)、光学胶层oca、盖板cg。另外，图12还示出了第一栅极驱动电路vsr1、第一挡墙bank1及第二挡墙bank2。第一栅极驱动电路vsr1可设置于驱动电路层02的非显示区na。
101.像素电路10可设置于驱动电路层02内，像素电路10与发光元件的阳极re连接。如图13所示，显示面板的驱动电路层02可包括在远离衬底01方向上层叠设置的第一金属层m1、第二金属层m2及第三金属层m3。第一金属层m1与衬底01之间设置有半导体层cl。各金属层之间以及半导体层cl与第一金属层m1之间设置有绝缘层。示例性的，第一金属层m1与半导体层cl之间设有栅极绝缘层gi，第二金属层m2与第一金属层m1之间设有电容绝缘层imd，第三金属层m3与第二金属层m2之间设有层间介质层ild。
102.示例性的，扫描线s1_l、s2_l、s3_l以及发光控制信号线emit_l可设置于第一金属层m1。参考信号线vref_l可设置于第二金属层m2，第一电源线pvdd_l以及数据线data_l可设置于第三金属层m3。当然，也可以按照其它方式设置各信号线所在膜层，本技术对此不作限定。
103.第一电容c1的第二极板是要与固定电位信号线v_l电连接的，如图14所示，在一些可选的实施例中，固定电位信号线v_l的至少部分区域可复用为第一电容c1的第二极板c12。图14仍以第一电源线pvdd_l复用为固定电位信号线v_l示例，也即是说，第一电源线pvdd_l的部分区域复用为第一电容c1的第二极板c12。根据本技术实施例，可不必设置额外的结构来作为第一电容c1的第二极板，可节省工艺步骤，降低成本。
104.在一些可选的实施例中，请结合参考图11和图14，可以理解的是，图14对应的等效电路图如图11所示，显示面板100可包括第一连接部21，驱动模块11包括驱动晶体管dt，漏电遏制模块16包括第一晶体管t1，数据写入模块12包括第二晶体管t2，阈值补偿模块13包括第三晶体管t3，第一复位模块14包括第四晶体管t4。
105.第二晶体管t2的第一极与数据线data_l连接，第二晶体管t2的第二极与驱动晶体管dt的第一极连接，第三晶体管t3的第一极与驱动晶体管dt的第二极连接，第四晶体管t4的第一极与参考信号线vref_l连接；第四晶体管t4的栅极与第一扫描线s1_l连接，第三晶体管t3的栅极和第二晶体管t2的栅极均与第二扫描线sn_l连接，第一晶体管t1的栅极与第三扫描线s3连接；第三晶体管t3的第二极、第四晶体管t4的第二极以及第一晶体管t1的第一极均与第一连接部21连接，第一晶体管t1的第二极与驱动晶体管dt的栅极部g电连接。可以理解的是，第一连接部21上的任意一个节点均可理解为第二节点n2。示例性的，显示面板100可包括第五连接部25，第五连接部25可连接在第一晶体管t1的第二极与驱动晶体管dt的栅极部g之间，具体的，第五连接部25的一端可通过过孔与第一晶体管t1的第二极连接，第五连接部25的一端可通过过孔与驱动晶体管dt的栅极部g连接。第五连接部25上的任意一个节点均可理解为第一节点n1。
106.本技术中，以第三晶体管t3和第四晶体管t4均为双栅晶体管为例，当然，第三晶体管t3和第四晶体管t4也可以为单栅晶体管，本技术对此不作限定。
107.另外，各晶体管可包括半导体部，各晶体管的半导体部可设置于半导体层cl。各晶体管的半导体部可包括轻掺杂区和位于轻掺杂两侧的两个重掺杂区，两个重掺杂区可分别作为晶体管的第一极和第二极，其中，轻掺杂区可理解为沟道区，两个重掺杂区可理解为源区和漏区，晶体管的第一极和第二极中的其中一极为源极，另一极为漏极。以第一晶体管t1为例，如图15所示，第一晶体管t1的半导体部b1包括轻掺杂区chd和位于轻掺杂区两侧的两个重掺杂区pd，轻掺杂区chd与第一晶体管t1的栅极g1交叠，两个重掺杂区pd与第一晶体管t1的栅极g1无交叠。可以理解的是，第三扫描线s3可以复用为第一晶体管t1的栅极g1。
108.请继续参考图14，第一连接部21可以与第一电容c1的第一极板c11电连接。固定电位信号线v_l可以包括相互连接的第一本体部200和第一分支部201，第一分支部201在衬底01上的正投影与第一电容c1的第一极板c11在衬底01上的正投影交叠，第一分支部201为第一电容c1的第二极板c12。可以理解的是，图14所示的示例中，单独设置有结构作为第一电容c1的第一极板c11。本技术实施例中，相当于将第一分支部201复用为第一电容c1的第二极板c12，从而可不必单独设置额外的结构作为第一电容c1的第二极板，可降低成本。
109.第一电容c1的第一极板c11可与第一连接部21设置于不同膜层，可通过过孔将第一电容c1的第一极板c11与第一连接部21连接。例如，第一极板c11可设置于第二金属层m2，第一连接部21部分区域可设置于半导体层cl。另外，由于第一本体部200和第一分支部201相互连接，可理解的是第一本体部200和第一分支部201的电位是相同的。
110.在一些可选的实施例中，请继续参考图14，第一电源线pvdd_l可复用为固定电位信号线v_l，第一电容c1的第一极板c11与参考信号线vref_l可位于同一膜层，第一分支部201与第一本体部200可位于同一膜层。进一步的，第一电容c1的第一极板c11与参考信号线vref_l的材料可以相同，如此，可在同一工艺步骤中同时形成第一电容c1的第一极板c11与参考信号线vref_l。第一分支部201与第一本体部200的材料可以相同，如此，可在同一工艺步骤中同时形成第一分支部201与第一本体部200。
111.例如，第一电容c1的第一极板c11与参考信号线vref_l可设置于第二金属层m2，第一分支部201与第一本体部200可设置于第三金属层m3。
112.在一些可选的实施例中，在第一电源线pvdd_l复用为固定电位信号线v_l的情况下，第一分支部201可沿第一方向x延伸，第一本体部200可沿第二方向y延伸，第一方向x与第二方向y交叉，如图16所示，显示面板100还包括第二连接部22，第二连接部22沿第一方向x延伸，且第二连接部22连接在第一方向x上相邻的第一分支部201之间。本技术实施例中，相当于构成了网格状的第一电源线pvdd_l，能够降低第一电源线pvdd_l的压降(ir drop)，提高显示均一性。
113.示例性的，如图16所示，在第一方向x上相邻的存储电容cst的上极板也可以是相互连接的。
114.示例性的，数据线data_l可沿第二方向y延伸，数据线data_l、第一分支部201以及第一本体部200可设置于第三金属层m3。为了避免第二连接部22与数据线vdata交叉连接，第二连接部22和数据线data_l可设置于不同膜层。例如，第二连接部22可设置于第二金属层m2。又例如，如图17所示，显示面板还可以包括第四金属层m4，第四金属层m4位于第三金属层m3背向衬底01的一侧，且第四金属层m4与第三金属层m3之间设置有绝缘层ild2，第二连接部22可设置于第四金属层m4。
115.申请人发现，在一些版图结构中，第三扫描线s3_l沿第一方向x延伸，第一连接部21的部分区域沿第二方向y延伸，第三扫描线s3_l与第一连接部21会不可避免的存在交叉的情况，而第三扫描线s3_l可设置于第一金属层m1，如果第一连接部21与第三扫描线s3_l交叠的区域设置于半导体层cl，则第一连接部21与第三扫描线s3_l则会构成一个晶体管，这并非是像素电路所需要的。
116.为了避免第一连接部21与第三扫描线s3_l之间构成晶体管，在一些可选的实施例中，请继续参考图14，第一连接部21可包括相互连接的金属连接部211和半导体连接部212。
金属连接部211在衬底01上的正投影与第三扫描线s3在衬底01上的正投影交叠，半导体连接部212在衬底01上的正投影与第三扫描线s3在衬底01上的正投影间隔。
117.可理解的是，金属连接部211和半导体连接部212位于不同膜层。如图18所示，示例性的，金属连接部211可设置于第三金属层m3，半导体连接部212可设置于半导体层cl。第三晶体管t3的半导体部b3以及第四晶体管t4的半导体部b4可设置于半导体层cl。第三晶体管t3的第二极可通过过孔与金属连接部211连接，第四晶体管t4的第二极可直接与半导体连接部212连接，金属连接部211和半导体连接部212之间可通过过孔连接。
118.为了避免第一连接部21与第三扫描线s3_l之间构成晶体管，在另一些可选的实施例中，如图19所示，第一连接部21包括半导体部，可理解的是，第一连接部21的材料包括半导体，第一连接部21可设置于半导体层cl。第三扫描线s3_l可包括相互连接的第一段s31和第二段s32，第一段s31和第二段s32可位于不同膜层，第一段s31在衬底01上的正投影与第一连接部21在衬底01上的正投影交叠，第二段s32在衬底01上的正投影与第一连接部21在衬底上的正投影间隔，第二段s32的至少部分区域复用为第一晶体管m1的栅极。由于第二段s32能够复用为第一晶体管m1的栅极，可理解的是，第二段s32位于第一金属层m1，第一段s31设置于第一金属层m1之外的金属膜层，因此，虽然第一段s31与第一连接部21存在交叠，第一段s31与第一连接部21也是无法构成晶体管的。
119.图14以及图16以第一晶体管m1为单栅晶体管为例，在一些可选的实施例中，第一晶体管m1也可以为双栅晶体管。如图20所示，第二段s32可包括相互连接的第二本体部300和第二分支部301，第二本体部300的延伸方向和第二分支部301的延伸方向交叉。示例性的，第二本体部300沿第一方向x延伸，第二分支部301沿第二方向y延伸。第二本体部300在衬底01上的正投影和第二分支部301在衬底01上的正投影均与第一晶体管m1的半导体部b1在衬底01上的正投影交叠。
120.如图21所示，第一晶体管m1包括第一子晶体管t11和第二子晶体管t12，第一子晶体管t11的半导体部b11和第二子晶体管t12的半导体部b12均包括轻掺杂区chd和位于各轻掺杂区两侧的重掺杂区pd，半导体部b12的轻掺杂区chd在衬底01上的正投影与第二本体部300在衬底01上的正投影交叠，半导体部b11的轻掺杂区chd在衬底01上的正投影与第二分支部301在衬底01上的正投影交叠，重掺杂区pd在衬底01上的正投影与第二本体部300及第二分支部301在衬底01上的正投影无交叠。可以理解的是，第二本体部300复用为第二子晶体管t12的栅极g12，第二分支部301复用为第一子晶体管t11的栅极g11。
121.由于存储电容起到在一帧的时间内保持驱动晶体管的栅极电位的作用，驱动晶体管需要具有较强的驱动能力，因此在版图设计中，会将存储电容占用的面积以及驱动晶体管占用的面积设置的较大。如图20所示，为了达到较高的像素密度(pixels per inch，ppi)，可以将驱动晶体管dt在衬底01上的正投影设置为和存储电容cst在衬底01上的正投影交叠。对于同一像素电路来说，第二扫描线s2_l和发光控制信号线emit_l之间的空间几乎被存储电容cst占满，而第二扫描线sn和第二本体部300之间的空间需要设置连接第五连接部25和第一晶体管m1之间的连接过孔，可以理解的是，在不增加第二扫描线s2_l和第二本体部300在第二方向y的间距的情况下，第二本体部300靠近驱动晶体管dt的一侧是没有足够的空间来放置第二分支部301的，而如果通过增加第二扫描线s2_l和第二本体部300在第二方向y的间距，来达到将第二分支部301设置在第二本体部300靠近驱动晶体管dt的一
侧的目的，这和追求高ppi的趋势是相悖的。
122.在一些可选的实施例中，第二分支部301可位于第二本体部300远离驱动晶体管dt的一侧。也就是说，第二主体部300可位于第二分支部301与驱动晶体管dt之间。应当理解的是，这里的第二主体部300、第二分支部301、驱动晶体管dt指的是同一个像素电路对应的第二主体部300、第二分支部301、驱动晶体管dt。
123.上述示例中，示意性的示出了需要单独额外设置第一电容c1的第一极板，当然，在另一些可选的实施例中，可以不必单独额外设置第一电容c1的第一极板，并且可以将参考信号线vref_l复用为固定电位信号线v_l。示例性的，请继续参考图20，可以将第一连接部21在衬底01上的正投影设置为与参考信号线vref_l在衬底01上的正投影交叠。具体的，参考信号线vref_l可以包括第三本体部400和第三分支部401，第三本体部400沿第一方向x延伸，第三分支部401沿第二方向y延伸。第三本体部400和第三分支部401可设置为同膜层且同材料，例如，第三本体部400和第三分支部401均设置于第二金属层m2。第一连接部21在衬底01上的正投影设置为与第三分支部401在衬底01上的正投影交叠，如此，第一连接部21可复用为第一电容c1的第一极板c11，第三分支部401可复用为第一电容c1的第二极板c12。
124.在一些可选的实施例中，请结合参考图9和图22，驱动模块11可包括驱动晶体管dt，漏电遏制模块16可包括第一晶体管t1，第一晶体管t1包括第一子晶体管t11和第二子晶体管t12，数据写入模块12包括第二晶体管t2，阈值补偿模块13包括第三晶体管t3，第一复位模块14包括第四晶体管t4。第三晶体管t3和第四晶体管t4可通过不同节点与第一节点n1电连接。
125.示例性的，显示面板100可包括第三连接部23和第四连接部24。第二晶体管t2的第一极与数据线data_l连接，第二晶体管t2的第二极与驱动晶体管dt的第一极连接，第三晶体管t3的第一极与驱动晶体管dt的第二极连接，第四晶体管t4的第一极与参考信号线vref_l连接。第四晶体管t4的栅极与第一扫描线s1_l连接，第三晶体管t3的栅极和第二晶体管t2的栅极均与第二扫描线s2_l连接，第一晶体管t1的栅极与第三扫描线s3连接；第四晶体管t4的第二极通过第三连接部23与第一子晶体管t11的第一极电连接，第三晶体管t3的第二极通过第四连接部24与第二子晶体管t12的第一极电连接，第一子晶体管t11的第二极、第二子晶体管t12的第二极与驱动晶体管dt的栅极部g电连接。
126.示例性的，第三连接部23和第四连接部24均包括半导体材料。如图23所示，第三连接部23、第四连接部24以及第一子晶体管t11的半导体部b11、第二子晶体管t12的半导体部b12可均设置在半导体层cl。示例性的，第三扫描线s3_l可包括扫描本体部s301和扫描分支部s302，扫描本体部s301和扫描分支部s302可设置于第一金属层31。扫描本体部s301在衬底01上的正投影与第一子晶体管t11的半导体部b11在衬底01上的正投影交叠，扫描分支部s302在衬底01上的正投影与第二子晶体管t12的半导体部b12在衬底01上的正投影交叠。半导体部b11和半导体部b12可沿第一方向x延伸，显示面板100还可以包括辅助连接部26，辅助连接部26可设置于半导体层cl，辅助连接部26的材料可包括半导体。辅助连接部26的一端与半导体部b11及半导体部b12连接，另一端通过过孔与第五连接部25连接。
127.第三连接部23上的任意一个节点可理解为第二节点n2，第四连接部24上的任意一个节点可理解为第三节点n3。
128.固定电位信号线v_l可包括第一固定电位信号线v_l1和第二固定电位信号线v_
l2，第一固定电位信号线v_l1在衬底01上的正投影与第三连接部23在衬底01上的正投影交叠，第二固定电位信号线v_l2在衬底01上的正投影与第四连接部24在衬底01上的正投影交叠。可以理解的是，本技术实施例中，第三连接部23复用为第一电容c1的第一极板c11，第一固定电位信号线v_l1复用为第一电容c1的第二极板c12，第四连接部24复用为第二电容c2的第一极板c21，第二固定电位信号线v_l2复用为第二电容c2的第二极板c22，如此可不必单独设置额外的结构来作为第一电容c1和第二电容c2的两个极板，可降低成本。
129.在一些可选的实施例中，请继续参考图22，参考信号线vref_l可复用为第一固定电位信号线v_l1，第一电源线pvdd_l可复用为第二固定电位信号线v_l2。也就是说，参考信号线vref_l在衬底01上的正投影与第三连接部23在衬底01上的正投影交叠，第一电源线pvdd_l在衬底01上的正投影与第四连接部24在衬底01上的正投影交叠。示例性的，参考信号线vref_l可包括第三本体部400和第三分支部401，第三本体部400沿第一方向x延伸，第三分支部401沿第二方向y延伸。第三本体部400和第三分支部401可设置为同膜层且同材料，例如，第三本体部400和第三分支部401均设置于第二金属层m2。第三连接部23在衬底01上的正投影设置为与第三分支部401在衬底01上的正投影交叠，如此，第三连接部23可复用为第一电容c1的第一极板c11，第三分支部401可复用为第一电容c1的第二极板c12。
130.在一些可选的实施例中，参考信号线vref_l也可仅包括第三本体部400，可以将第三本体部400加宽设计，第三连接部23在衬底01上的正投影设置为与第三本体部400在衬底01上的正投影交叠，这样第三本体部400与第三连接部23交叠的区域复用为第一电容c1的第二极板c12。
131.需要说明的是，在不矛盾的情况下，以上各实施例可以相互结合。
132.本技术还提供了一种显示装置，包括本技术提供的显示面板。请参考图24，图24是本技术实施例提供的一种显示装置的结构示意图。图24提供的显示装置1000包括本技术上述任一实施例提供的显示面板100。图24实施例仅以手机为例，对显示装置1000进行说明，可以理解的是，本技术实施例提供的显示装置，可以是可穿戴产品、电脑、电视、车载显示装置等其他具有显示功能的显示装置，本技术对此不作具体限制。本技术实施例提供的显示装置，具有本技术实施例提供的显示面板的有益效果，具体可以参考上述各实施例对于显示面板的具体说明，本实施例在此不再赘述。
133.依照本技术如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该申请仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本技术的原理和实际应用，从而使所属技术领域技术人员能很好地利用本技术以及在本技术基础上的修改使用。本技术仅受权利要求书及其全部范围和等效物的限制。