显示面板及其像素电路的制作方法

1.本发明是有关于一种显示面板及其像素电路。


背景技术：

2.显示装置的分辨率日渐提高。分辨率的提高意味着扫描线(scan line)的增加。对于高分辨率的显示装置来说，循序式(progressive)扫描的驱动方式实际操作上仍存在一些问题。例如，电流分割影响光学效果、信号电压转换载入(loading)等问题。因此，有必要针对高分辨率的显示装置及其驱动方法进行改良。


技术实现要素：

3.本发明的一方面提供一种像素电路，包括：一驱动单元、一发光元件及一发光控制电路串联连接于一电源电压及一参考电源之间；一第一驱动区块，耦接至该驱动单元的一控制端及一垂直信号线，用以根据一脉宽调制信号及一振幅调制信号输出一控制信号至该驱动单元，以及于一发光时间自该垂直信号线皆收一参考电压，于一数据写入时间自该垂直信号线接收该脉宽调制信号；以及一第二驱动区块，连接至该垂直信号线，用以于该发光时间通过该垂直信号线输出该参考电压至该第一驱动区块。该数据写入时间及该发光时间组成一个帧。
4.本发明的另一方面提供一种显示面板，包括多个像素电路。该些像素电路被配置为多组。各该像素电路包括一驱动单元、一发光元件及一发光控制电路串联连接于一电源电压及一参考电源之间；一第一驱动区块，耦接至该驱动单元的一控制端及一垂直信号线，用以根据一脉宽调制信号及一振幅调制信号输出一控制信号至该驱动单元，以及于一发光时间自该垂直信号线皆收一参考电压，于一数据写入时间自该垂直信号线接收该脉宽调制信号；以及一第二驱动区块，连接至该垂直信号线，用以于该发光时间通过该垂直信号线输出该参考电压至该第一驱动区块。该数据写入时间及该发光时间组成一个帧。该些像素电路使用的信号时序根据所属的组别而定。
5.以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
6.图1为根据本发明一实施例的像素电路的方块图。
7.图2为根据本发明一实施例的显示面板的方块图。
8.图3为根据本发明一实施例的像素电路的电路图。
9.图4为根据本发明一实施例的显示面板的操作及信号时序示意图。
10.图5为根据本发明另一实施例的像素电路的电路图。
11.其中，附图标记：
12.100、300、500：像素电路
13.200：显示面板
14.120：驱动单元
15.130：发光控制电路
16.130-1、130-2：电路
17.td：驱动晶体管
18.t1～t15：晶体管
19.c1～c3：电容
20.150：第一驱动区块
21.160：第二驱动区块
22.vl、vl1～vly：垂直信号线
23.hl1～hlx：水平信号线
24.210：控制芯片
25.ppo：参考电压
26.cs：控制信号
27.d_pwm：脉宽调制信号
具体实施方式
28.下面结合附图对本发明的结构原理和工作原理作具体的描述：
29.请参照图1，图1为根据本发明一实施例的像素电路的方块图。像素电路100包括一驱动单元120、一发光控制器130、一发光元件led、一第一驱动区块150以及一第二驱动区块160。
30.驱动单元120包括驱动晶体管td。驱动晶体管td具有控制端，用以接收控制信号cs，其中控制信号cs可包括脉宽控制信号及振幅控制信号。驱动晶体管td根据控制信号cs产生驱动信号，以驱动发光元件led发光。在本实施例中，发光元件led可以为任意形式的发光二极管。
31.发光控制器130中的电路130-1、130-2与驱动晶体管td以及发光元件led串联耦接。驱动晶体管td耦接在电路130-1、130-2之间。在本实施例中，电路130-1、130-2分别包括晶体管t1、t2，并耦接在驱动晶体管td、电源电压vdd以及发光元件led间。晶体管t1、t2的控制端分别接收一第一发光控制信号em1及一第二发光控制信号em2，并分别依据第一发光控制信号em1及第二发光控制信号em2而被导通或关闭。需要注意的是，在替代的实施例中，发光控制器130中的电路130-1、130-2可以择一来实施，不必要同时设置电路130-1、130-2。
32.第一驱动区块150用以依据脉宽调制信号d_pwm及振幅调制信号d_pam产生控制信号cs。第一驱动区块150耦接一垂直信号线vl。在一帧(frame)的一数据写入时间(data writing period)期间，第一驱动区块150通过垂直信号线vl接收脉宽调制信号d_pwm；在帧的一发光时间(emitting period)期间，第一驱动区块150通过垂直信号线vl接收一参考电压ppo。
33.第二驱动区块160通过垂直信号线耦接至第一驱动区块。在发光时间期间，第二驱动区块160输出参考电压ppo。
34.在一实施例中，发光控制器130控制发光元件led在发光时间期间间歇性发光至少二次。
35.请参照图2，图2为根据本发明一实施例的显示面板的方块图。显示面板200包括多个像素电路p11～pxy、多条水平信号线hl1～hlx、多条垂直信号线vl1～vly以及一控制芯片210。像素电路p11～pxy可应用像素电路100来实现。此些像素电路p11～pxy被配置为x行及y列，其中x、y为正整数。每一行像素电路通过对应的水平信号线耦接至控制芯片210。每一列的像素电路通过对应的垂直信号线耦接至控制芯片210。像素电路还被划分为至少二组，本实施例以二组为例。第一组及第二组的像素电路分别包括多行像素电路，其中属于第一组的像素电路行称为第一像素电路行，属于第二组的像素电路行称为第二像素电路行。在一实施例中，第一像素电路行与第二像素电路行交错配置。例如，奇数行的像素电路被分配给第一组，偶数行的像素电路被分配给第二组。第一组像素电路操作于一第一时序，第二组像素电路操作于一第二时序，其中第一时序的起始与第二时序的起始具有一时间差。
36.以下搭配图3为根据本发明一实施例的像素电路的电路图对本发明的细节进行说明。
37.像素电路300包括一驱动晶体管td、晶体管t1～t8、发光元件led及电容c1、c2。像素电路300属于显示面板200中第n行及第m列像素电路，其中n为不大于x的正整数，m为不大于y的正整数。在本实施例中，驱动晶体管td、t1～t8皆为pmos。
38.晶体管t1的第一端接收电源电压vdd。晶体管t1的控制端接收第一发光控制信号em1[n]。驱动晶体管td的第一端耦接晶体管t1的第二端。晶体管t2的第一端耦接驱动晶体管td的第二端。晶体管t2的控制端接收第二发光控制信号em2[n]。发光元件led的第一端耦接晶体管t2的第二端。发光元件led的第二端接收参考电源vss。晶体管t3的第一端耦接驱动晶体管td的第一端。晶体管t3的控制端接收一第一栅极驱动信号g1[n]。晶体管t3的第二端接收振幅调制信号d_pam[m]。晶体管t4的第一端耦接驱动晶体管td的控制端。晶体管t4的控制端接收第一栅极驱动信号g1[n]。晶体管t5的第一端耦接晶体管t4的第一端。晶体管t5的控制端耦接晶体管t4的第二端。晶体管t5的第二端连接对应的垂直信号线vl。晶体管t6的第一端耦接驱动晶体管td的第二端。晶体管t6的第二端连接晶体管t4的第一端。晶体管t6的控制端接收一第二栅极驱动信号g2[n]。晶体管t7的第一端耦接晶体管t6的第二端。晶体管t7的第二端接收一重置电压res。晶体管t7的控制端接收一重置控制信号res[n]。晶体管t8的第一端连接对应的垂直信号线vl。晶体管t8的第二端接收参考电压ppo。晶体管t8的控制端接收的信号根据像素电路300隶属的组别而定，其中当像素电路300属于第一组，该信号为第一切换信号if1，当像素电路300属于第二组，该信号为第二切换信号if2。第一切换信号if1与第二切换信号if2被配置以使得对应于第一组像素电路的数据写入时间及发光时间与对应于第二组像素电路的数据写入时间及发光时间之间具有该时间差。电容c1的第一端接收电源电压vdd。电容c1的第二端耦接晶体管t4的第一端。电容c2的第一端耦接晶体管t4的第二端。电容c2的第二端接收依时间控制信号sweep[n]。
[0039]
在本实施例中，发光控制器包括晶体管t1、t2。第一驱动区块包括晶体管t1～t7及电容c1、c2。第二驱动区块包括晶体管t8。
[0040]
第一栅极驱动信号g1[n]、第二栅极驱动信号g2[n]、第一发光控制信号em1[n]、第二发光控制信号em2[n]、重置信号res[n]、时间控制信号sweep[n]皆为对应于第n行像素电路的信号，可由一栅极驱动电路阵列(gate on array，goa)产生，其中goa电路可整合于控制芯片或者部整合于控制芯片而额外设置。第一切换信号if1及第二切换信号if2可由控制
芯片产生。脉宽调制信号d_pwm[m]及振幅调制信号d_pam[m]为对应于第m列像素电路的数据，可由控制芯片产生。在一实施例中，第m条垂直信号线可通过一多工电路mxm耦接至控制芯片。多工电路mxm根据第一切换信号if1(或者第二切换信号if2，取决于n为奇数或偶数)及多工控制信号mxcs选择性输出参考电压ppo及脉宽调制信号d_pwm。在一实施例中，多工电路mxm可包括晶体管t9及t10。晶体管t9的第一端接收参考电压ppo。晶体管t9的第二端连接垂直信号线vlm。晶体管t9的控制端接收第一切换信号if1(或第二切换信号if2)。晶体管t10的第一端接收脉宽调制信号d_pwm[m]。晶体管t10的第二端连接垂直信号线vlm。晶体管t10接收多工控制信号mxcs。
[0041]
具体来说，在数据写入时间期间，第一切换信号if1及第二切换信号if2致使晶体管t8及t9关闭，多工控制信号mxcs致使晶体管t10导通；在发光时间期间，第一切换信号if1及第二切换信号if2致使晶体管t8及t9导通，多工控制信号mxcs致使晶体管t10关闭。
[0042]
请参照图4，图4为显示面板的操作与信号时序的示意图。400是第一组像素电路的操作示意图，410是第一组像素电路所使用的信号时序示意图。在400中，横轴为时间，纵轴为第一像素电路行的编号，例如由下而上为1、3、5、
…
。一个帧fr1被划分为数据写入时间t1及发光时间t2。在数据写入时间t1，第一切换信号if1维持高电位，在清除像素电路中的旧像素数据后根据脉宽调制信号及振幅调制信号写入新的像素数据。在发光时间t2，第一切换信号if1为低电位，第一像素电路行逐行间歇性地发光。本实施例中，间歇性发光的间隔为帧fr1的长度的四分之一，即(t1+t2)/4。420是第二组像素电路的操作示意图，430是第一组像素电路所使用的信号时序示意图。在420中，横轴为时间，纵轴为第二像素电路行的编号，例如由下而上为2、4、6、
…
。相似地，一个帧fr2被划分为数据写入时间t1及发光时间t2。在数据写入时间t1，第二切换信号if2维持高电位，在清除像素电路中的旧像素数据后根据脉宽调制信号及振幅调制信号写入新的像素数据。在发光时间t2，第二切换信号if2为低电位，第二像素电路行逐行间歇性地发光。本实施例中，间歇性发光的间隔为帧fr2的长度的四分之一，即(t1+t2)/4。需要注意的是，帧fr2的开始时间与帧fr1的开始时间之间有一时间差t3。本实施例中帧fr1与fr2的长度是相同的，皆为t1+t2，且时间差t3为帧fr1/fr2的长度的二分之一，即t3＝(t1+t2)/2。
[0043]
详而言之，各组像素电路内各自采循序式扫描发光，多组像素电路之间则采交错式(interlace)发光。将400与420重叠可看出，第一组及第二组像素电路等同于在一个帧的时间内总共发光四次。且此四次发光均匀地分割一个帧的时间。若一个帧的长度为16.6ms，则可以达到60hz的更新率。也就是说，借由适当的配置像素电路分组的组数、每一组像素电路在一个帧的时间内发光的次数，可以决定出想要的更新率。举例来说，像素电路可分为三组，每组像素电路在发光时间内发光三次，如此等同于在一个帧的时间内均匀发光九次。
[0044]
请参照图5，图5为根据本发明另一实施例的像素电路的电路图。像素电路500包括驱动晶体管td、晶体管t1～t15、发光元件led以及电容c1～c3。
[0045]
晶体管t1的第一端耦接驱动晶体管td的第一端。晶体管t2的第一端耦接驱动晶体管td的第二端。晶体管t2的控制端接收发光控制信号em_pam[n]。发光元件led的第一端耦接晶体管t2的第二端。发光元件led的第二端接收参考电源vss。晶体管t3的第一端接收振幅调制信号d_pam[m]。晶体管t3的第二端耦接晶体管t1的第二端。晶体管t3的控制端接收栅极驱动信号g2[n]。晶体管t4的第一端耦接晶体管t3的第二端。晶体管t4的控制端接收发
光控制信号em_pwm[n]。晶体管t4的第二端耦接电源电压vdd。晶体管t5的第一端耦接晶体管t4的第二端。晶体管t5的控制端耦接晶体管t4的控制端。晶体管t6的第一端耦接晶体管t5的第二端。晶体管t6的控制端接收设置信号vst[n]。晶体管t6的第二端接收参考电压ppo。晶体管t7的第一端耦接晶体管t5的第二端。晶体管t7的第二端耦接晶体管t6的第二端。晶体管t7的控制端接收栅极驱动信号gate[n]。晶体管t8的第一端耦接晶体管t1的第一端。晶体管t8的第二端耦接晶体管t1的控制端。晶体管t8的控制端耦接晶体管t3的控制端。晶体管t9的第一端耦接晶体管t8的第二端。晶体管t9的控制端接收信号vst[n]。晶体管t9的第二端耦接晶体管t9的控制端。晶体管t10的第一端耦接驱动晶体管td的控制端。晶体管t10的控制端接收发光控制信号em_pwm[n]。晶体管t11的第一端耦接晶体管t10的第二端。晶体管t11的控制端接收设置信号set[n]。晶体管t11的第二端接收设置电压vset。晶体管t12的第一端耦接晶体管t11的第一端。晶体管t12的控制端耦接晶体管t7的控制端。晶体管t13的第一端耦接晶体管t12的第二端。晶体管t13的第二端及控制端耦接晶体管t9的第二端。晶体管t14的第一端耦接晶体管t12的第一端。晶体管t14的第二端连接垂直信号线vlm，并通过垂直信号线vlm在数据写入时间接收脉宽调制信号d_pwm[m]。晶体管t14的控制端耦接晶体管t12的第二端。晶体管t15的第一端连接垂直信号线vlm。晶体管t15的第二端接收参考电压ppo。晶体管t15的控制端接收切换信号if。电容c1的第一端耦接晶体管t12的第二端。电容c1的第二端接收时间控制信号sweep[n]。电容c2的第一端耦接晶体管t1的控制端。电容c2的第二端耦接晶体管t5的第二端。电容c3的第一端耦接晶体管t10的第一端。电容c3的第二端耦接晶体管t11的第二端。
[0046]
在此实施例中，晶体管t1也被配置为用以驱动发光元件led的晶体管。驱动晶体管td的控制端接收的是根据脉宽调制信号d_pwm[m]产生的脉宽控制信号。晶体管t1的控制端接收的是根据振幅调制信号d_pam[m]产生的振幅控制信号。也就是说，在本实施例中，驱动单元是包括驱动晶体管td及晶体管t1，第一驱动区块包括用以产生脉宽控制信号并输出至驱动晶体管td的控制端的电路以及用以产生振幅控制信号并输出至晶体管t1的控制端的电路。第二驱动区块则是晶体管t15。
[0047]
需要注意的是，图3的8t2c(八晶体管二电容)架构与图5的16t3c(十六晶体管三电容)架构皆为示例而已，任何适用的pwm/pam驱动电路架构皆可应用于本发明。
[0048]
本发明的优点在于，在发光时间内垂直信号线及第二驱动区块会提供稳定的参考电压ppo至第一驱动区块(pam/pwm驱动电路)，而不用从电源电压抽载。这种方式可以避免发光时因电流分流而造成亮度不稳定而产生视觉上的闪烁感。
[0049]
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。