显示装置的制作方法

1.本发明涉及显示装置。


背景技术：

2.有机发光二极管(oled)元件是电流驱动的自发光元件。其在不需要背光源、获得低电力消耗、宽视角和高对比度等方面产生优势，因此被期待用于平板显示器的开发。
3.有源矩阵型oled显示装置包括用于选择像素的晶体管和用于向像素供应电流的驱动晶体管。oled显示装置中的这些晶体管一般为薄膜晶体管(tft)，低温多晶硅(ltps)tft被广泛使用。
4.tft的阈值电压或电荷迁移率存在波动。由于驱动晶体管决定oled显示装置的发光强度，因此电特性的这种波动会引起问题。响应于此，通常使用的oled显示装置设置有用于补偿驱动晶体管的阈值电压的波动或变化的补偿电路。
5.例如，在oled显示装置上可能会产生残像，这种现象称为图像残留。如果黑白方格图案显示特定时间段，然后将要在整个屏幕上显示中间色调，则例如会显示不同色调的方格图案的残像一段时间。
6.这是由驱动晶体管产生的历史效应引起的。该历史效应是指当栅极-源极电压从高电压变为低电压时确定的漏极电流与当栅极-源极电压从低电压变为高电压时确定的漏极电流之间产生差异的现象。
7.具体地，由于从黑色切换到中间色调所确定的漏极电流与从白色切换到中间色调所确定的漏极电流之间产生差异，因此oled显示装置的发光强度改变。漏极电流的这种差异持续几帧或更多帧，从而在视觉上可识别为残像。漏极电流的这种反应被称为基于历史效应的电流瞬态响应特性。


技术实现要素：

8.图像残留是由因为驱动tft的历史效应引起的电流瞬态响应特性和像素电路对驱动tft的阈值电压补偿特性引起的。另外，如果驱动tft的阈值电压补偿不充分，则图像质量可能会降低。此外，为了显示装置的更高清晰度和更窄边框，期望使用较少数量的控制信号来控制像素电路。
9.本发明的一个方面是一种显示装置，包括：多行像素电路；以及控制电路。多行像素电路中的每个像素电路包括：控制流入发光元件的电流量的驱动晶体管；发光控制开关晶体管，其在向发光元件的电流供应的导通和断开之间切换；存储电容部，其具有从电源线串联连接的第一电容器和第二电容器；阈值补偿开关晶体管，其用于向存储电容部施加阈值补偿电压；以及数据信号开关晶体管，其用于向存储电容部施加数据信号。发光控制开关晶体管和阈值补偿开关晶体管是具有不同导电类型的晶体管。使用第一控制信号控制发光控制开关晶体管处的栅极电位和阈值补偿开关晶体管处的栅极电位。使用第二控制信号控制数据信号开关晶体管处的栅极电位。使用存储电容部处的存储电压控制驱动晶体管处的
栅极电位。控制电路依次选择多行。在第一时间段中，在多行中的选定的一行中，使用第一控制信号使发光控制开关晶体管保持断开并且使阈值补偿开关晶体管保持导通，以及使用第二控制信号使数据信号开关晶体管保持断开。在第一时间段之后的第二时间段中，在选定的的一行中，使用第一控制信号使发光控制开关晶体管保持导通并且使阈值补偿开关晶体管保持断开，以及使用第二控制信号使数据信号开关晶体管保持导通。第一时间段是第二时间段的三倍或更多。
10.根据本发明的一个方面，可以提高显示装置的图像质量。
11.应当理解，前面的一般描述和以下的详细描述都是示例性和解释性的，而不是对本发明的限制。
附图说明
12.图1示意性地示出了作为显示装置的oled显示装置的示例配置；
13.图2示出了根据本实施方式的像素电路的示例配置；
14.图3示出了用于控制图2所示的像素电路的信号的时序图；
15.图4示出了根据本说明书的一个实施方式的像素电路中发生的信号变化的仿真结果；
16.图5示出了根据本说明书的一个实施方式的像素电路中出现的相对于不同数据信号的驱动晶体管的栅极电位随时间变化的仿真结果；
17.图6示出了根据本说明书的一个实施方式的不同示例配置的像素电路；以及
18.图7示出了根据本说明书的一个实施方式的不同示例配置的像素电路。
具体实施方式
19.在下文中，将参考附图描述本发明的实施方式。需要说明的是，实施方式仅是实施本发明的示例，并不用于限制本发明的技术范围。
20.下面公开的技术用于改善诸如有机发光二极管(oled)显示装置那样使用响应于驱动电流而发光的发光元件的发光显示装置中的驱动电流控制。更具体地，所公开的技术用于通过使用像素电路中的少量的控制信号适当地补偿驱动晶体管的阈值来提高图像质量。
21.例如，图像残留是由因为驱动晶体管的历史效应引起的电流瞬态响应特性和像素电路对驱动晶体管的阈值电压补偿特性引起的。图像质量不仅会因为图像残留而降低，而且如果驱动晶体管的阈值电压补偿不充分也会降低。
22.在根据本说明书的一个实施方式的显示装置中，一个控制信号被施加到用于驱动晶体管的阈值补偿的开关晶体管的栅极和用于发光控制的开关晶体管(发光控制开关晶体管)的栅极。这些晶体管具有不同的导电类型。当其中一个晶体管导通时，另一个晶体管断开。在显示装置中，在数据信号被施加到像素电路的存储电容部之前，用于阈值补偿的晶体管导通以在存储电容部保持用于阈值补偿的电压。
23.然后，在显示装置中，用于阈值补偿的晶体管断开并且用于施加数据信号的晶体管导通以将数据信号施加到存储电容部。用于阈值补偿的电压写入存储电容部时的时间段长于数据信号写入存储电容部时的时间段(也称为1h的时间段)，例如，可以等于或大于3h。
以这种方式设定较长的阈值补偿时间段，使得可以对驱动晶体管进行更适当的阈值补偿。此外，具有不同导电类型的用于阈值补偿的开关晶体管和用于发光控制的开关晶体管使用共同的控制信号来控制，使得像素电路中的控制信号的数量减少。
24.如上所述，在根据本说明书的一个实施方式的显示装置中，更适当地对驱动晶体管进行阈值补偿，以实现图像质量的改善。此外，使用较少数量的控制信号来控制像素电路有助于显示装置的更高清晰度和更窄边框。
25.[显示装置配置]
[0026]
图1示意性地示出了oled显示装置1的示例配置。oled显示装置1的配置包括其上形成有oled元件和像素电路的薄膜晶体管(tft)基板10、以及用于封装有机发光元件的薄膜封装(tfe)结构20。薄膜封装结构20是一种封装结构部。作为另一示例，封装结构部可以包括封装有机发光元件的封装基板、以及用于在tft基板10和封装基板之间进行接合的接合部(玻璃料密封部)。例如，干氮被填充在tft基板10与封装基板之间。
[0027]
扫描驱动器31、发射驱动器32、保护电路33、驱动ic 34和解复用器36布置在tft基板10的显示区域25的外部的阴极电极形成区域14周围。驱动ic34通过柔性印刷电路(fpc)35连接到外部设备。这些电路被包括在控制oled显示装置1的控制电路中。这些电路中的一部分可省略。
[0028]
扫描驱动器31驱动tft基板10上的扫描线。发射驱动器32驱动发光控制线以控制每个像素的发光时间段。扫描驱动器31和发射驱动器32布置在显示区域25的相对侧上。例如，扫描线和发光控制线在图1中的左右方向上延伸并且布置在上下方向上。例如，使用各向异性导电膜(acf)安装驱动ic 34。
[0029]
保护电路33防止像素电路内的元件的静电击穿。驱动ic 34向扫描驱动器31和发射驱动器32施加电源和定时信号(控制信号)。驱动器ic 34还向解复用器36施加电源和数据信号。
[0030]
解复用器36将来自驱动ic 34的一个引脚的输出依次输出到d(d是等于或大于2的整数)个数据线。例如，数据线在图1中的上下方向上延伸并且布置在左右方向上。解复用器36在扫描时间段内将作为来自驱动ic 34的数据信号的目的地的数据线切换d次，从而对驱动ic 34的输出引脚的数量的d倍的数据线进行驱动。
[0031]
如下文所述，每个像素电路包括驱动tft(驱动晶体管)和保持用于确定驱动tft的驱动电流的信号电压的存储电容部。响应于驱动tft的阈值而校正通过数据线传输的数据信号并且通过数据线传输的数据信号被累积在存储电容部中。存储电容部处的电压用于确定驱动tft的栅极电压(vgs)。驱动tft处的电导使用校正后的数据信号以模拟方式改变，以向oled元件供应响应于发光色调的正向偏置电流。
[0032]
[像素电路]
[0033]
下面将描述根据本说明书的实施方式的像素电路的一些示例配置。在下面描述的示例像素电路中，每个晶体管都可以具有相反的导电类型。
[0034]
图2示出了根据本实施方式的像素电路100的示例配置。像素电路100包括存储电容部(也称为存储电容电路部)。在将驱动晶体管的阈值补偿电压写入存储电容部后，将数据信号写入存储电容部。存储电容部的电压用于确定oled元件的发光量。
[0035]
像素电路100被赋予多个电源电位(恒定电位)。这些电位包括阳极电源电位pvdd、
阴极电源电位pvee、基准电位vs和复位电位vrst。在图2所示的示例配置中，用于施加用于检测驱动晶体管的阈值的电位的基准电位vs可以与阳极电源电位pvdd相同。替选地，可以施加低于阳极电源电位pvdd的另一电位作为基准电位vs。然而，处于过低电平的基准电位vs阻止正确地写入图像信号。因此，期望基准电位vs高于数据信号vdata的基准电位。
[0036]
关于通过释放累积在oled元件e1中的冗余电荷使oled元件e1处于非发光状态的复位电位vrst，该电位需要与阴极电源电位pvee相似或需要设定为比将oled元件e1的阈值电压加到阴极电源电位pvee上而获得的值低的电位。其结果是，阳极电源电位pvdd变为最大值，阴极电源电位pvee变为最小值，基准电位vs变为与阳极电源电位pvdd相似或略低的值，复位电位vrst变为与阴极电源电位pvee相似或稍高的值。
[0037]
像素电路100包括六个晶体管(tft)m1至m6，每个晶体管具有栅极、源极和漏极。在本示例中，晶体管m1、m3和m5是p型tft。晶体管m2、m4和m6是n型tft。例如，p型tft是低温多晶硅tft。例如，n型tft是氧化物半导体tft。低温多晶硅tft的特征是电子迁移率大。氧化物半导体tft的特征是漏电流低。氧化物半导体的示例包括ingazno、zno和zto。
[0038]
晶体管m1是控制流入oled元件e1中的电流量的驱动晶体管。驱动晶体管m1响应于保持在存储电容部c0处的电压来控制从用于施加电源电位pvdd的阳极电源施加到oled元件e1的电流量。存储电容部c0保持写入电压一帧时间段。
[0039]
使用存储电压，驱动晶体管m1处的电导以模拟方式改变，并且驱动晶体管m1将与发光色调相对应的正向偏置电流输出至oled元件e1。oled元件e1的阴极连接到电源线204，电源线204用于传输从阴极电源供应的电源电位pvee。
[0040]
在图2所示的示例配置中，存储电容部由串联连接的电容器c1和电容器c2构成。存储电容部c0的一端被施加阳极电源电位pvdd，另一端连接到驱动晶体管m1的栅极。更具体地，电容器c1和c2被串联连接在用于施加阳极电源电位pvdd的电源线205和驱动晶体管m1的栅极之间。电容器c1的一端连接到驱动晶体管m1的栅极。电容器c2的一端连接到电源线205。
[0041]
存储电容部c0处的电压为驱动晶体管m1的栅极与阳极电源线205之间的电压。驱动晶体管m1的源极连接至阳极电源线205，源极电位为阳极电源电位pvdd。这样，存储电容部c0保持驱动晶体管m1处的栅极-源极电压(也简称为栅极电压)。
[0042]
晶体管m5是控制来自oled元件e1的发光的导通/断开的开关晶体管。晶体管m5控制来自oled元件e1的发光的导通/断开。晶体管m5的源极连接到驱动晶体管m1的漏极。晶体管m5在向连接到晶体管m5的漏极的oled元件e1的电流供应的导通和断开之间切换。晶体管m5具有连接到发光控制线203的栅极。使用从发射驱动器(第一控制驱动器)32输入到晶体管m5的栅极的发光控制信号(第一控制信号)en(n是自然数)控制晶体管m5。
[0043]
晶体管(复位开关晶体管)m6用于向oled元件e1的阳极供应复位电位vrst。作为晶体管m6的源极或漏极的一个端子连接到用于传输复位电位vrst的电源线206，其另一个端子连接到oled元件e1的阳极。
[0044]
晶体管m6的栅极连接到发光控制线203。使用发光控制信号en控制晶体管m6。晶体管m6具有与晶体管m5不同的导电类型。当晶体管m6响应于从发射驱动器32输入到其栅极的发光控制信号en而导通时，晶体管m6将通过电源线206传输的复位电位vrst施加到oled元件e1的阳极。
[0045]
晶体管m2为开关晶体管，该开关晶体管用于将驱动晶体管m1的阈值补偿电压写入存储电容部c0。晶体管m2具有将驱动晶体管m1的栅极和漏极彼此连接的源极和漏极。因此，当晶体管m2导通时，驱动晶体管m1处于二极管连接状态。
[0046]
晶体管m2是n型晶体管并且具有与发光控制晶体管m5(p型)不同的导电类型。与晶体管m5一样，使用发光控制信号en来控制晶体管m2。因此，当晶体管m2导通时，晶体管m5断开。当晶体管m2断开时，晶体管m5导通。
[0047]
晶体管m4为开关晶体管，该开关晶体管用于将驱动晶体管m1的阈值补偿电压写入存储电容部c0。晶体管m4控制基准电位vs向存储电容部c0供应的有无。作为晶体管m4的源极或漏极的一个端子连接到用于传输基准电位vs的电源线207，并且其另一个端子连接到电容器c1和c2之间的节点。晶体管m4具有连接到发光控制线203的栅极。使用从发射驱动器32输入到其栅极的发光控制信号en来控制晶体管m4。
[0048]
晶体管m4是n型晶体管并且具有与发光控制晶体管m5(p型)不同的导电类型。与晶体管m5一样，使用发光控制信号en来控制晶体管m4。因此，当晶体管m4导通时，晶体管m5断开。当晶体管m4断开时，晶体管m5导通。
[0049]
晶体管m2和m4具有相同的导电类型并且使用相同的控制信号en来控制。因此，晶体管m2和m4同时导通或断开。当晶体管m2和m4导通时，晶体管m1形成二极管连接的晶体管。阈值补偿电压被写入电源电位pvdd和基准电位vs之间的存储电容部c0中。
[0050]
晶体管m3是开关晶体管，该开关晶体管用于选择要被供应数据信号的像素电路并将数据信号(数据信号电压)写入存储电容部c0中。作为晶体管m3的源极或漏极的一个端子连接到用于传输数据信号vdata的数据线208，其另一个端子连接到存储电容部c0。更具体地，作为晶体管m3的源极或漏极的所述一个端子连接到电容器c1和c2之间的节点。
[0051]
晶体管m3的栅极连接到用于传输选择信号(第二控制信号)sn的扫描线201。使用从扫描驱动器(第二控制驱动器)31供应的选择信号sn来控制晶体管m3。当晶体管m3导通时，晶体管m3将已经从驱动器ic 34通过数据线208供应的数据信号vdata施加到存储电容部c0。
[0052]
多个像素电路100连接到扫描线201和发光控制线203。这些一组像素电路100可以称为像素电路行，这些像素电路行中的一组像素可以称为像素行。不同的像素电路行连接到不同的扫描线和发光控制线的对。
[0053]
[对像素电路的控制]
[0054]
图3示出了用于控制图2所示的像素电路100的信号的时序图。图3中所示的时序图用于将驱动晶体管m1的阈值补偿电压和数据信号vdata写入第n行中的像素电路中。更具体地，图3示出了用于选择要写入数据信号vdata的第n像素电路行的选择信号sn、第n像素电路行的发光控制信号en、第n+1像素电路行的选择信号sn+1、以及第n+1像素电路行的发光控制信号en+1随时间的变化。
[0055]
在图3所示的时序图中，1h的时间段是选择信号为低电平的时间段。具体而言，其是数据信号vdata被写入像素电路100的时间段。1rd的时间段是基准时间段，并且比1h的时间段长。发光控制信号为高电平的时间段是3rd的时间段。
[0056]
在时刻t1，发光控制信号en从低电平变为高电平。响应于发光控制信号en的变化，晶体管m5断开，晶体管m2、m4和m6导通。在时刻t1，选择信号sn为高电平，因此晶体管m3断
开。
[0057]
当晶体管m2和m4导通时，用于补偿驱动晶体管m1的阈值的电压被写入存储电容部c0中。此外，当晶体管m6导通时，复位电位vrst被施加到oled元件e1的阳极。在从时刻t1到时刻t2的时间段内，晶体管m1至m6的上述状态被维持。用于补偿驱动晶体管m1的阈值的电压被写入的时间段为3rd的时间段。
[0058]
在从时刻t1起经过1rd的时间段之后的时刻t2，发光控制信号en+1从低电平变为高电平。在时刻t2，选择信号sn和sn+1保持高电平，而且发光控制信号en保持高电平。第n行中的像素电路保持与时刻t1相同的状态。在第n+1行中的像素电路中，晶体管m5断开，晶体管m2、m4和m6导通。具体地，开始阈值补偿电压的写入和oled元件e1处的阳极电位的复位。在从时刻t2经过1rd的时间段之后的时刻t3，第n+2行中的发光控制信号(图中未示出)从低电平变为高电平。
[0059]
在从时刻t3经过1rd的时间段之后的时刻t4，发光控制信号en从高电平变为低电平。响应于发光控制信号en的变化，晶体管m5导通，晶体管m2、m4和m6断开。在时刻t4，阈值补偿电压向像素电路的写入和复位电位向像素电路的供应完成。从时刻t1到时刻t4的时间段(第一时间段)的长度是3rd。
[0060]
在时刻t4之后的时刻t5，选择信号sn从高电平变为低电平。在图3所示的示例中，时刻t4和时刻t5之间的时间差近似为如下获得的值：(1rd-1h)/2。响应于选择信号sn的变化，晶体管m3由断开变为导通。数据信号vdata从数据线208通过晶体管m3写入存储电容部c0中。
[0061]
在从时刻t5经过1h的时间段之后的时刻t6，选择信号sn从低电平变为高电平。响应于选择信号sn的变化，晶体管m3从导通变为断开。在时刻t6，数据信号vdata写入第n行中的像素电路完成。如上所述，从时刻t5到时刻t6的数据信号vdata的写入时间段(第二时间段)是1h的时间段。
[0062]
如上所述，响应于选择信号sn和发光控制信号en在从时刻t1至时刻t6的时间段中随时间的上述变化，在一帧中控制第n行中的像素电路100。
[0063]
在时刻t6之后的时刻t7，发光控制信号en+1从高电平变为低电平。选择信号sn关闭的时刻t6与发光控制信号en+1变为低电平的时刻t7之间存在时间差。在图3所示的示例中，该时间差被如下获得：(1rd-1h)/2。
[0064]
响应于发光控制信号en+1的变化，第n+1行中的像素电路中，晶体管m5导通，晶体管m2、m4和m6断开。在时刻t7，阈值补偿电压向像素电路的写入和复位电位向oled元件e1的阳极的供应完成。从时刻t2到时刻t7的时间段(第一时间段)的长度是3rd。
[0065]
在时刻t7之后的时刻t8，选择信号sn+1从高电平变为低电平。在图3所示的示例中，时刻t7和时刻t8之间的时间差被如下获得：(1rd-1h)/2。响应于选择信号sn+1的变化，第n+1行中的像素电路中，晶体管m3从断开变为导通。数据信号vdata从数据线208通过晶体管m3被写入存储电容部c0中。
[0066]
在从时刻t8经过1h的时间段之后的时刻t9，选择信号sn+1从低电平变为高电平。响应于选择信号sn+1的变化，第n+1行中的像素电路中，晶体管m3从导通变为断开。在时刻t9，数据信号vdata向第n+1行中的像素电路的写入完成。如上所述，从时刻t8到时刻t9的数据信号vdata的写入时间段(第二时间段)是1h的时间段。
[0067]
如参照图3所描述的，选择信号sn和选择信号sn+1彼此同步并且相位移位对应于基准时间段的1rd。发光控制信号en与发光控制信号en+1彼此同步并且相位移位对应于基准时间段的1rd。发光控制信号为高电平的时间段为3rd，在各1rd的时间段中连续的三个发光控制线为高电平，其余的发光控制线为低电平。
[0068]
如上所述，发光控制线为高电平并且阈值补偿电压被写入像素电路中的时间段为3rd。该时间段是将数据信号写入像素电路中的1h的时间段的三倍或更多。由于用于阈值补偿的时间段是数据信号的写入时间段的三倍或更多，所以可以更适当地对驱动晶体管进行阈值补偿。在另一示例中，用于阈值补偿的时间段可以是1h或2h。用于阈值补偿的时间段可以等于或大于4rd。
[0069]
由于使用选择信号sn和发光控制信号en来控制像素电路，因此可以使用两个移位晶体管来控制像素电路。如图1所示，通过在显示区域25的相对侧上布置扫描驱动器31和发射驱动器32，能够较大程度地使边框区域变窄。
[0070]
如参照图3所描述的，在发光控制信号en的下降沿与选择信号sn的下降沿之间存在时间差。这使得可以更正确地将数据信号写入存储电容部c0。从选择信号sn的上升沿到下一阶段的发光控制信号en+1的下降沿也确保了一定的裕度。这是为了防止前一阶段中的数据电压固定时产生的开关噪声由于电容耦合而作为误差施加于vth的检测过程中的驱动晶体管的栅极电位。
[0071]
如上所述，参照图2和图3描述的像素电路的示例配置包括第一阈值补偿开关晶体管m4和第二阈值补偿开关晶体管m2。存储电容部c0包括在用于传输电源电位pvdd的电源线205和驱动晶体管m1的栅极之间串联连接的第一电容器c1和第二电容器c2。
[0072]
处于导通状态的第一阈值补偿开关晶体管m4向第一电容器c1和第二电容器c2之间的节点供应基准电位vs。处于导通状态的第二阈值补偿开关晶体管m2将驱动晶体管m1的栅极和漏极彼此连接。处于导通状态的数据信号开关晶体管m3向第一电容器c1和第二电容器c2之间的节点供应数据信号。
[0073]
[像素电路的仿真结果]
[0074]
图4示出了根据本说明书的一个实施方式的像素电路中发生的信号变化的仿真结果。图4示出了表示选择信号sn随时间变化的图表351、表示发光控制信号en随时间变化的图表352、表示驱动晶体管的栅极电位随时间变化的图表353以及表示oled元件的阳极电位随时间变化的图表354。
[0075]
在发光控制信号en为高电平的时间段内，驱动晶体管的栅极电位变为与阈值相对应的电位。oled元件的阳极电位变为复位电位。发光控制信号en从高电平变为低电平，选择信号sn从高电平变为低电平。在选择信号sn为低电平的时间段内，驱动晶体管的栅极电位变为与数据信号相对应的电位。如图4所示，本说明书的像素电路和控制使得可以使oled元件处的阳极电位复位并将对于阈值补偿后的数据信号施加到驱动晶体管的栅极。
[0076]
图5示出了根据本说明书的一个实施方式的像素电路中发生的驱动晶体管的栅极电位相对于不同数据信号的随时间变化的仿真结果。图5示出了驱动晶体管的栅极电位相对于1v、3v和5v的数据信号vdata的随时间的变化。如图5所示，在本实施方式中，驱动晶体管的栅极电位可以根据不同的数据信号而设定为适当的值。
[0077]
[其他的像素电路]
[0078]
图6示出了根据本说明书的一个实施方式的不同示例配置的像素电路110。像素电路110包括六个晶体管(tft)m11至m16，每个晶体管(tft)具有栅极、源极和漏极。在这个示例中，晶体管m11、m13和m15是p型tft。晶体管m12、m14和m16是n型tft。
[0079]
晶体管m11是控制流入oled元件e1的电流量的驱动晶体管。驱动晶体管m11响应于在存储电容部c10处保持的电压，控制要从用于施加电源电位pvdd的阳极电源施加到oled元件e1的电流量。存储电容部c10在一帧时间段内保持写入电压。oled元件e1的阴极连接到用于传输来自阴极电源的电源电位pvee的电源线204。
[0080]
在图6所示的示例配置中，存储电容部c10由串联连接的电容器c11和电容器c12组成。存储电容部c10的一端被施加阳极电源电位pvdd，另一端连接到开关晶体管m13的源极或漏极并且连接到开关晶体管m14的源极或漏极。存储电容部c10的又另一端连接到驱动晶体管m11的栅极。更具体地，电容器c12的一端连接到电源线205。电容器c11的一端连接到开关晶体管m13的源极或漏极并连接到开关晶体管m14的源极或漏极。电容器c11和c12之间的中间节点连接到驱动晶体管m11的栅极。
[0081]
存储电容部c10处的电压是驱动晶体管m11的栅极和阳极电源线205之间的电压。驱动晶体管m11的源极连接到阳极电源线205，源极电位是阳极电源电位pvdd。以这种方式，存储电容部c10保持驱动晶体管m11处的栅极-源极电压。在图6所示的示例配置中，电容器c12保持驱动晶体管m11处的栅极-源极电压。
[0082]
晶体管m15是控制来自oled元件e1的发光的导通/断开的开关晶体管。晶体管m15的源极连接到驱动晶体管m11的漏极。晶体管m15在向连接到晶体管m15的漏极的oled元件e1的电流供应的导通和断开之间切换。晶体管m15具有连接到发光控制线203的栅极。使用从发射驱动器32输入到晶体管m15的栅极的发光控制信号en来控制晶体管m15。
[0083]
晶体管(复位开关晶体管)m16用于向oled元件e1的阳极供应复位电位vrst。作为晶体管m16的源极或漏极的一个端子连接至用于传输复位电位vrst的电源线206，其另一个端子连接至oled元件e1的阳极。
[0084]
晶体管m16的栅极连接到发光控制线203。使用发光控制信号en控制晶体管m16。晶体管m16具有与晶体管m15不同的导电类型。当晶体管m16响应于从发射驱动器32输入到其栅极的发光控制信号en而导通时，晶体管m16将通过电源线206传输的复位电位vrst施加到oled元件e1的阳极。
[0085]
晶体管m12为开关晶体管，该开关晶体管用于将驱动晶体管m11的阈值补偿电压写入存储电容部c10。晶体管m12具有将驱动晶体管m11的栅极和漏极彼此连接的源极和漏极。因此，当晶体管m12导通时，驱动晶体管m11处于二极管连接状态。
[0086]
晶体管m12是n型晶体管并且具有与发光控制晶体管m15(p型)不同的导电类型。与晶体管m15一样，使用发光控制信号en来控制晶体管m12。因此，当晶体管m12导通时，晶体管m15断开。当晶体管m12断开时，晶体管m15导通。
[0087]
晶体管m14为开关晶体管，该开关晶体管用于将驱动晶体管m11的阈值补偿电压写入存储电容部c10。晶体管m14控制基准电位vs向存储电容部c10供应的有无。作为晶体管m14的源极或漏极的一个端子连接至用于传输基准电位vs的电源线207，其另一个端子连接至电容器c11的一端。晶体管m14具有连接到发光控制线203的栅极。使用从发射驱动器32输入到其栅极的发光控制信号en来控制晶体管m14。
[0088]
晶体管m14是n型晶体管并且具有与发光控制晶体管m15(p型)不同的导电类型。与晶体管m15一样，使用发光控制信号en来控制晶体管m14。因此，当晶体管m14导通时，晶体管m15断开。当晶体管m14断开时，晶体管m15导通。
[0089]
晶体管m12和m14具有相同的导电类型并且使用相同的控制信号en来控制。因此，晶体管m12和m14同时导通或断开。当晶体管m12和m14导通时，晶体管m11形成二极管连接的晶体管。阈值补偿电压被写入在电源电位pvdd和基准电位vs之间的存储电容部c10中。
[0090]
晶体管m13是开关晶体管，该开关晶体管用于选择要向其供应数据信号的像素电路并将数据信号(数据信号电压)写入存储电容部c10中。作为晶体管m13的源极或漏极的一个端子连接到用于传输数据信号vdata的数据线208，其另一个端子连接到存储电容部c10。更具体地，作为晶体管m13的源极或漏极的所述一个端子连接到电容器c11的一端。
[0091]
晶体管m13的栅极连接到用于传输选择信号sn的扫描线201。使用从扫描驱动器31供应的选择信号sn来控制晶体管m13。当晶体管m13导通时，晶体管m13将已经从驱动ic34通过数据线208供应的数据信号vdata施加到存储电容部c10。
[0092]
参照图6描述的像素电路的示例配置包括第一阈值补偿开关晶体管m14和第二阈值补偿开关晶体管m12。存储电容部包括在用于传输电源电位pvdd的电源线205与第一阈值补偿开关晶体管m14的源极或漏极以及数据信号开关晶体管m13的源极或漏极之间串联连接的第一电容器c11和第二电容器c12。第一电容器c11和第二电容器c12之间的节点处的电位被施加到驱动晶体管m11的栅极。处于导通状态的第二阈值补偿开关晶体管m12将驱动晶体管m11的栅极和漏极彼此连接。
[0093]
用于控制像素电路110的信号的时序图类似于图3所示的时序图。在像素电路110中，使用两个控制信号sn和en也可以正确地对驱动晶体管进行阈值补偿，使oled元件的阳极电位复位，并允许数据信号被适当地写入。
[0094]
图7示出了根据本说明书的一个实施方式的不同示例配置的像素电路120。像素电路120包括分别具有栅极、源极和漏极的六个晶体管(tft)m21至m26。在本示例中，晶体管m21、m22、m23和m25是p型tft。晶体管m24和m26是n型tft。
[0095]
晶体管m21是控制流入oled元件e1的电流量的驱动晶体管。驱动晶体管m21响应于保持在存储电容部c20处的电压来控制从用于施加电源电位pvdd的阳极电源施加到oled元件e1的电流量。存储电容部c20在一帧时间段内保持写入电压。oled元件e1的阴极连接到用于传输来自阴极电源的电源电位pvee的电源线204。
[0096]
在图7所示的示例配置中，存储电容部c20由串联连接的电容器c21和电容器c22组成。存储电容部c20的一端被施加阳极电源电位pvdd，另一端连接到驱动晶体管m21的栅极。更具体地，电容器c22的一端连接到电源线205。电容器c21的一端连接到驱动晶体管m21的栅极。电容器c11和c12之间的中间节点连接到驱动晶体管m21的源极。
[0097]
存储电容部c20处的电压是驱动晶体管m21的栅极和阳极电源线205之间的电压。驱动晶体管m21的源极通过开关晶体管m22连接到阳极电源线205。以这种方式，存储电容部c20保持驱动晶体管m21处的栅极-源极电压。
[0098]
晶体管m22和m25是控制来自oled元件e1的发光的导通/断开的开关晶体管。晶体管m22的源极被施加电源电位pvdd，漏极连接到驱动晶体管m21的源极。晶体管m25的源极连接到驱动晶体管m21的漏极。晶体管m22和m25在向oled元件e1的电流供应的导通和断开之
间切换。晶体管m22和m25各自具有连接到发光控制线203的栅极。使用从发射驱动器32输入到它们各自的栅极的发光控制信号en以相同的方式控制晶体管m22和m25。
[0099]
晶体管(复位开关晶体管)m26用于向oled元件e1的阳极供应复位电位vrst。作为晶体管m26的源极或漏极的一个端子连接至用于传输复位电位vrst的电源线206，其另一个端子连接至oled元件e1的阳极。
[0100]
晶体管m26的栅极连接至发光控制线203。使用发光控制信号en控制晶体管m26。晶体管m26具有与晶体管m22和m25不同的导电类型。当晶体管m26响应于从发射驱动器32输入到其栅极的发光控制信号en而导通时，晶体管m26将通过电源线206传输的复位电位vrst施加到oled元件e1的阳极。
[0101]
晶体管m24和m26是开关晶体管，这些开关晶体管用于将驱动晶体管m21的阈值补偿电压写入存储电容部c20中。晶体管m24控制基准电位vs向存储电容部c20的供应的有无。晶体管m26控制复位电位vrst向驱动晶体管m21的漏极的供应的有无。
[0102]
作为晶体管m24的源极或漏极的一个端子连接到用于传输基准电位vs的电源线207，其另一个端子连接到电容器c21的一端。晶体管m24的栅极连接到发光控制线203。使用从发射驱动器32输入到其栅极的发光控制信号en来控制晶体管m24。
[0103]
作为晶体管m26的源极或漏极的一个端子连接到用于传输复位电位vrst的电源线206，其另一个端子连接在驱动晶体管m21的漏极和开关晶体管m25的源极之间。晶体管m26的栅极连接到发光控制线203。使用从发射驱动器32输入到其栅极的发光控制信号en来控制晶体管m26。
[0104]
晶体管m24和m26是n型晶体管并且具有与发光控制晶体管m22和m25(p型)不同的导电类型。与晶体管m22和m25一样，使用发光控制信号en来控制晶体管m24和m26。因此，当晶体管m24和m26导通时，晶体管m22和m25断开。当晶体管m24和m26断开时，晶体管m22和m25导通。
[0105]
晶体管m24和m26具有相同的导电类型并且使用相同的控制信号en来控制。当晶体管m24和m26导通时，驱动晶体管m21形成源极跟随器电路，并且其阈值电压被写入驱动晶体管m21的栅极和源极之间的电容器c21中。使用电源电位pvdd和基准电位vs之间的电压并使用电容器c21的阈值电压来确定电容器c22处的电压。
[0106]
晶体管m23是开关晶体管，该开关晶体管用于选择要向其供应数据信号的像素电路并将数据信号写入存储电容部c20中。作为晶体管m23的源极或漏极的一个端子连接到用于传输数据信号vdata的数据线208，其另一个端子连接到存储电容部c20。更具体地，作为晶体管m23的源极或漏极的所述一个端子连接到电容器c21的一端。
[0107]
晶体管m23的栅极连接到用于传输选择信号sn的扫描线201。使用从扫描驱动器31供应的选择信号sn来控制晶体管m23。当晶体管m23导通时，晶体管m23将已经从驱动ic 34通过数据线208供应的数据信号vdata施加到存储电容部c20。
[0108]
参照图7描述的像素电路的示例配置包括第一阈值补偿开关晶体管m24和第二阈值补偿开关晶体管m26。存储电容部包括在用于传输第一电源电位pvdd的电源线205与驱动晶体管m21的栅极之间串联连接的第一电容器c21和第二电容器c22。第一电容器c21和第二电容器c22之间的节点处的电位被施加到驱动晶体管m21的源极和漏极中的一者。
[0109]
处于导通状态的第一阈值补偿开关晶体管m24将基准电位vs施加到存储电容部
c20和驱动晶体管m21的栅极之间的节点。处于导通状态的第二阈值补偿开关晶体管m26向驱动晶体管的源极和漏极中的另一者施加第二电源电位vrst。处于导通状态的数据信号开关晶体管m23向存储电容部c20和驱动晶体管m21的栅极之间的节点供应数据信号。
[0110]
用于控制像素电路120的信号的时序图类似于图3所示的时序图。在像素电路120中，使用两个控制信号sn和en也可以正确地对驱动晶体管进行阈值补偿，使oled元件的阳极电位复位，并允许适当地写入数据信号。
[0111]
如上所述，已经描述了本发明的实施方式；然而，本发明不限于前述实施方式。本领域技术人员可以在本发明的范围内容易地修改、添加或转换前述实施方式中的每个元件。一个实施方式的配置的一部分可以替换为另一实施方式的配置，或者一个实施方式的配置可以并入到另一实施方式的配置中。