显示面板和显示装置的制作方法

1.本实用新型涉及显示技术领域，更具体地，涉及一种显示面板和显示装置。


背景技术：

2.目前，显示技术被广泛应用于电视、手机以及公共信息的显示，为人们的日常生活及工作带来了巨大的便利。现有技术中，用于显示画面的显示面板中都需要采用扫描驱动电路来给像素电路提供驱动信号，以控制显示面板实现运行扫描的功能，使得输入到显示面板的图像数据能够实时刷新，从而实现动态显示。
3.但是，现有的扫描驱动电路不能满足像素电路对于不同信号的不同电压需求。


技术实现要素：

4.有鉴于此，本实用新型提供了一种显示面板和显示装置，以解决现有技术中移位寄存器不能满足像素电路对于不同信号的不同电压需求的问题。
5.本实用新型提供一种显示面板，包括：驱动电路，驱动电路包括相互级联的n级移位寄存器，n≥2；移位寄存器包括：第一控制单元，第一控制单元用于接收输入信号并响应于第一时钟信号而控制第一节点的信号；第二控制单元，第二控制单元用于接收第一电压信号和第二电压信号，并响应于第一节点的信号、第一时钟信号、第二时钟信号而控制第二节点的信号；第三控制单元，第三控制单元用于接收第一电压信号和第二电压信号，并响应于第二节点的信号和第三节点的信号，控制第四节点的信号，其中，第三节点与第一节点连接，第一电压信号为高电平信号，第二电压信号为低电平信号；第四控制单元，第四控制单元用于接收第三电压信号和第四电压信号，并响应于第二节点的信号和第四节点的信号，产生输出信号；其中，第三电压信号为高电平信号，第四电压信号为低电平信号；第一电压信号的电位高于第三电压信号的电位，和/或第二电压信号的电位低于第四电压信号的电位。
6.基于同一思想，本实用新型还提供了一种显示装置，该显示装置包括上述显示面板。
7.与现有技术相比，本实用新型提供的显示面板和显示装置，至少实现了如下的有益效果：
8.本实用新型提供的显示面板中，通过第一控制单元、第二控制单元和第三控制单元基于输入信号、第一时钟信号、第二时钟信号、第一电压信号和第二电压信号控制第二节点的信号和第四节点的信号，第四控制单元用于接收第三电压信号和第四电压信号，并响应于第一控制单元、第二控制单元和第三控制单元所控制的第二节点的信号和第四节点的信号，产生输出信号，即第一控制单元、第二控制单元和第三控制单元为移位寄存器中控制部分，起到控制作用。第四控制单元为移位寄存器中输出部分，用于生成输出信号。第四控制单元所接收的电压信号(第三电压信号和第四电压信号)与第一控制单元、第二控制单元和第三控制单元所接收的电压信号(第一电压信号和第二电压信号)为分开设置，即移位寄
存器中控制部分的电压信号与输出部分的电压信号分开设置，从而第四控制单元所接收的电压信号可针对显示面板中像素电路对于不同信号的需求进行设置，可选择性的输出所需要的信号，提升驱动电路所输出信号的灵活性。
9.并且，由于第一电压信号的电位高于第三电压信号的电位，和/或，第二电压信号的电位低于第四电压信号的电位，因此，可以提高第四控制单元生成的输出信号的波形稳定性，从而提高驱动电路所输出信号的稳定性。
10.当然，实施本实用新型的任一产品不必特定需要同时达到以上所述的所有技术效果。
11.通过以下参照附图对本实用新型的示例性实施例的详细描述，本实用新型的其它特征及其优点将会变得清楚。
附图说明
12.被结合在说明书中并构成说明书的一部分的附图示出了本实用新型的实施例，并且连同其说明一起用于解释本实用新型的原理。
13.图1是本实用新型提供的一种显示面板的平面示意图；
14.图2是本实用新型提供的一种驱动电路的结构示意图；
15.图3是本实用新型提供的一种移位寄存器的框架结构示意图；
16.图4是本实用新型提供的一种移位寄存器的电路示意图；
17.图5是本实用新型提供的另一种移位寄存器的电路示意图；
18.图6是本实用新型提供的又一种移位寄存器的电路示意图；
19.图7是本实用新型提供的又一种移位寄存器的电路示意图；
20.图8是本实用新型提供的又一种移位寄存器的电路示意图；
21.图9是本实用新型提供的又一种移位寄存器的电路示意图；
22.图10是本实用新型提供的又一种移位寄存器的电路示意图；
23.图11是本实用新型提供的又一种移位寄存器的电路示意图；
24.图12是本实用新型提供的移位寄存器的一种驱动时序图；
25.图13是本实用新型提供的移位寄存器的另一种驱动时序图；
26.图14是本实用新型提供的另一种驱动电路的结构示意图；
27.图15是本实用新型提供的又一种驱动电路的结构示意图；
28.图16是本实用新型提供的一种像素电路的电路示意图；
29.图17是本实用新型提供的另一种像素电路的电路示意图；
30.图18是本实用新型提供的另一种显示面板的平面示意图；
31.图19是本实用新型提供的又一种显示面板的平面示意图；
32.图20是本实用新型提供的一种显示装置的平面示意图。
具体实施方式
33.现在将参照附图来详细描述本实用新型的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本实用新型的范围。
34.以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本实用新型及其应用或使用的任何限制。
35.对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
36.在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
37.应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
38.图1是本实用新型提供的一种显示面板的平面示意图，参考图1，本实施例提供一种显示面板，包括：驱动电路100和多个像素200，每个像素200中都设有一个像素电路210。驱动电路100通过信号线与像素电路210相连，来向像素电路210提供驱动信号，以使像素电路210驱动像素200发光，进行画面的显示。
39.需要说明的是，图1中仅以一种显示面板的结构为例进行说明，图1中示例性的示出了驱动电路200位于显示面板的一侧，在本实用新型其他实施例中，驱动电路200还可以位于显示面板的两侧，本实用新型在此不再赘述。
40.图2是本实用新型提供的一种驱动电路的结构示意图，图3是本实用新型提供的一种移位寄存器的框架结构示意图，参考图2和图3，本实用新型实施例中，显示面板中驱动电路100包括相互级联的n级移位寄存器110，n≥2；
41.驱动电路100中的移位寄存器110包括第一控制单元10、第二控制单元20、第三控制单元30和第四控制单元40。
42.其中，第一控制单元10用于接收输入信号in并响应于第一时钟信号ck而控制第一节点n1的信号；
43.第二控制单元20用于接收第一电压信号vgh1和第二电压信号vgl1，并响应于第一节点n1的信号、第一时钟信号ck、第二时钟信号xck而控制第二节点n2的信号；
44.第三控制单元30用于接收第一电压信号vgh1和第二电压信号vgl1，并响应于第二节点n2的信号和第三节点n3的信号，控制第四节点n4的信号，其中，第三节点n3与第一节点n1连接，第一电压信号vgh1为高电平信号，第二电压信号vgl1为低电平信号；
45.第四控制单元40用于接收第三电压信号vgh2和第四电压信号vgl2，并响应于第二节点n2的信号和第四节点n4的信号，产生输出信号out；其中，第三电压信号vgh2为高电平信号，第四电压信号vgl2为低电平信号；第一电压信号vgh1的电位高于第三电压信号vgh2的电位，和/或，第二电压信号vgl1的电位低于第四电压信号vgl2的电位。
46.具体的，本实用新型实施例中，通过第一控制单元10、第二控制单元20和第三控制单元30基于输入信号in、第一时钟信号ck、第二时钟信号xck、第一电压信号vgh1和第二电压信号vgl1控制第二节点n2的信号和第四节点n4的信号，第四控制单元40用于接收第三电压信号vgh2和第四电压信号vgl2，并响应于第一控制单元10、第二控制单元20和第三控制单元30所控制的第二节点n2的信号和第四节点n4的信号，产生输出信号out，即第一控制单元10、第二控制单元20和第三控制单元30为移位寄存器110中控制部分，起到控制作用。第四控制单元40为移位寄存器110中输出部分，用于生成输出信号。第四控制单元40所接收的电压信号(第三电压信号vgh2和第四电压信号vgl2)与第一控制单元10、第二控制单元20和
第三控制单元30所接收的电压信号(第一电压信号vgh1和第二电压信号vgl1)为分开设置，即移位寄存器110中控制部分的电压信号与输出部分的电压信号分开设置，从而第四控制单元40所接收的电压信号可针对显示面板中像素电路对于不同信号的需求进行设置，可选择性的输出所需要的信号，提升驱动电路100所输出信号的灵活性。
47.且，由于第一电压信号vgh1的电位高于第三电压信号vgh2的电位，和/或，第二电压信号vgl1的电位低于第四电压信号vgl2的电位，因此，可以提高第四控制单元40生成的输出信号out的波形稳定性，从而提高驱动电路100所输出信号的稳定性。
48.图4是本实用新型提供的一种移位寄存器的电路示意图，参考图4，可选的，其中，第四控制单元40包括第一晶体管m1和第二晶体管m2；
49.第一晶体管m1接收第三电压信号vgh2，第二晶体管m2接收第四电压信号vgl2，而产生输出信号out。
50.具体的，第四控制单元40包括第一晶体管m1和第二晶体管m2，第一晶体管m1接收第三电压信号vgh2，第二晶体管m2接收第四电压信号vgl2，而产生输出信号out，分别通过第一晶体管m1和第二晶体管m2对输出信号out进行控制，当第一晶体管m1导通时，输出信号out为第三电压信号vgh2，当第二晶体管m2导通时，输出信号out为第四电压信号vgl2。
51.继续参考图4，可选的，其中，第一晶体管m1和第二晶体管m2均为pmos晶体管；
52.第一晶体管m1的源极连接第三电压信号vgh2，漏极连接输出信号out，栅极连接于第四节点n4；
53.第二晶体管m2的源极连接第四电压信号vgl2，漏极连接输出信号out，栅极连接于第二节点n2。
54.具体的，当第四节点n4为低电平时，第一晶体管m1导通，将第三电压信号vgh2传输至第一晶体管m1的漏极，生成输出信号out。当第四节点n4为高电平时，第一晶体管m1关断。当第二节点n2为低电平时，第二晶体管m2导通，将第四电压信号vgl2传输至第二晶体管m2的漏极，生成输出信号out。当第二节点n2为高电平时，第二晶体管m2关断。即输出信号out的高电平由第四节点n4决定，输出信号out的低电平由第二节点n2决定。
55.图5是本实用新型提供的另一种移位寄存器的电路示意图，参考图5，可选的，其中，第一晶体管m1与第二晶体管m2均为nmos晶体管；
56.第一晶体管m1的源极连接第三电压信号vgh2，漏极连接输出信号out，栅极连接于第二节点n2；
57.第二晶体管m2的源极连接第四电压信号vgl2，漏极连接输出信号out，栅极连接于第四节点n4。
58.具体的，当第二节点n2为低电平时，第一晶体管m1关断。当第二节点n2为高电平时，第一晶体管m1导通，将第三电压信号vgh2传输至第一晶体管m1的漏极，生成输出信号out。当第四节点n4为低电平时，第二晶体管m2关断。当第四节点n4为高电平时，第二晶体管m2导通，将第四电压信号vgl2传输至第二晶体管m2的漏极，生成输出信号out。即输出信号out的高电平由第二节点n2决定，输出信号out的低电平由第四节点n4决定。
59.图6是本实用新型提供的又一种移位寄存器的电路示意图，参考图6，可选的，其中，第一晶体管m1与第二晶体管m2均为pmos晶体管；
60.第一晶体管m1的源极连接第三电压信号vgh2，漏极连接输出信号out，栅极连接于
第二节点n2；
61.第二晶体管m2的源极连接第四电压信号vgl2，漏极连接输出信号out，栅极连接于第四节点n4。
62.具体的，当第二节点n2为低电平时，第一晶体管m1导通，将第三电压信号vgh2传输至第一晶体管m1的漏极，生成输出信号out。当第二节点n2为高电平时，第一晶体管m1关断。当第四节点n4为低电平时，第二晶体管m2导通，将第四电压信号vgl2传输至第二晶体管m2的漏极，生成输出信号out。当第四节点n4为高电平时，第二晶体管m2关断。即输出信号out的高电平由第二节点n2决定，输出信号out的低电平由第四节点n4决定。
63.图7是本实用新型提供的又一种移位寄存器的电路示意图，参考图7，可选的，其中，第一晶体管m1与第二晶体管m2均为nmos晶体管；
64.第一晶体管m1的源极连接第三电压信号vgh2，漏极连接输出信号out，栅极连接于第四节点n4；
65.第二晶体管m2的源极连接第四电压信号vgl2，漏极连接输出信号out，栅极连接于第二节点n2。
66.具体的，当第四节点n4为低电平时，第一晶体管m1关断。当第四节点n4为高电平时，第一晶体管m1导通，将第三电压信号vgh2传输至第一晶体管m1的漏极，生成输出信号out。当第二节点n2为低电平时，第二晶体管m2关断。当第二节点n2为高电平时，第二晶体管m2导通，将第四电压信号vgl2传输至第二晶体管m2的漏极，生成输出信号out。即输出信号out的高电平由第四节点n4决定，输出信号out的低电平由第二节点n2决定。
67.在上述任一实施例的基础上，本实用新型一些实施例中，为了保证第二节点n2和第四节点n4的电位的稳定性，保证输出信号out的稳定性，可选的，第四控制单元40还包括第一电容c1和第二电容c2。
68.图8是本实用新型提供的又一种移位寄存器的电路示意图，参考图8，第一电容c1的第一极板连接第二电压信号vgl1，第一电容c1的第二极板连接第四节点n4。第二电容c2的第一极板连接第二节点n2，第二电容c2的第二极板连接于第四电压信号vgl2。
69.图9是本实用新型提供的又一种移位寄存器的电路示意图，参考图9，第一电容c1的第一极板连接第二电压信号vgl1，第一电容c1的第二极板连接第四节点n4。第二电容c2的第一极板连接第二节点n2，第二电容c2的第二极板连接于第三电压信号vgh2。
70.图10是本实用新型提供的又一种移位寄存器的电路示意图，参考图9和图10，第一电容c1的第一极板连接第二电压信号vgl1，第一电容c1的第二极板连接第四节点n4。第二电容c2的第一极板连接第二节点n2，第二电容c2的第二极板连接于第三电压信号vgh2。
71.图11是本实用新型提供的又一种移位寄存器的电路示意图，参考图11，第一电容c1的第一极板连接第二电压信号vgl1，第一电容c1的第二极板连接第四节点n4。第二电容c2的第一极板连接第二节点n2，第二电容c2的第二极板连接于第四电压信号vgl2。
72.在本技术的其他实施方式中，第一电容c1的第二极板连接第四节点n4，第一电容c1的第一极板的连接方式可以调节，第一极板连接于第一电压信号vgh1、第二电压信号vgl1、第三电压信号vgh2、第四电压信号vgl2中以及输出信号out中的一者，通过固定电位或者输出信号来稳定第四节点n4的电位。
73.第二电容c2的第一极板连接第二节点n2，第二电容c2的第二极板的连接方式可以
调节，第二极板连接于第一电压信号vgh1、第二电压信号vgl1、第三电压信号vgh2、第四电压信号vgl2中以及输出信号out中的一者，通过固定电位或者输出信号来稳定第二节点n2的电位。
74.在上述任一实施例的基础上，如图8至图11所示，可选的，其中，第一控制单元10包括：第五晶体管m5，第五晶体管m5的源极连接输入信号in，漏极连接于第一节点n1，栅极连接第一时钟信号ck。
75.第二控制单元20包括：第六晶体管m6、第七晶体管m7、第八晶体管m8、第九晶体管m9、第十晶体管m10、第十一晶体管m11、第十二晶体管m12和第五电容c5，其中，第六晶体管m6的源极连接第一节点n1，漏极连接第七晶体管m7的漏极，栅极连接第二时钟信号xck；第七晶体管m7的源极连接第一电压信号vgh1，漏极连接第六晶体管m6的漏极，栅极连接于第五节点n5；第八晶体管m8的源极连接第一时钟信号ck，漏极连接于第五节点n5，栅极连接于第一节点n1；第九晶体管m9的源极连接第二时钟信号xck，漏极连接于第五节点n5，栅极连接第一时钟信号ck；第十晶体管m10的源极连接第二时钟信号xck，漏极连接第六节点n6，栅极连接于第五节点n5；第十一晶体管m11的源极连接于第六节点n6，漏极连接于第二节点n2，栅极连接第二时钟信号xck；第十二晶体管m12的源极连接第一电压信号vgh1，漏极连接于第二节点n2，栅极连接于第三节点n3；第五电容c5的第一极连接于第五节点n5，第五电容c5的第二极连接于第六节点n6。
76.在上述任一实施例的基础上，如图8至图11所示，可选的，其中，第二控制单元20还包括第十三晶体管m13和第十四晶体管m14。
77.其中，第十三晶体管m13的源极连接于第五节点n5，漏极连接于第十晶体管m10的栅极，栅极连接于第二电压信号vgl1；第十四晶体管m14的源极连接于第一节点n1，漏极连接于第三节点n3，栅极连接于第二电压信号vgl1。
78.在上述任一实施例的基础上，如图8至图11所示，可选的，其中，第三控制单元30包括第三晶体管m3和第四晶体管m4。
79.其中，第三晶体管m3的源极连接第一电压信号vgh1，漏极连接于第四节点n4，栅极连接于第二节点n2；第四晶体管m4的源极连接第二电压信号vgl1，漏极连接于第四节点n4，栅极连接于第三节点n3。
80.由于第一晶体管m1和第二晶体管m2为输出晶体管，为了保证输出信号out的稳定性，对第一晶体管m1和第二晶体管m2输出性能的要求更高，因此，本实用新型一些实施例中，为了提高第一晶体管m1和第二晶体管m2的输出性能，第一晶体管m1的沟道区的宽长比大于第三晶体管m3的沟道区的宽长比，和/或，第二晶体管m2的沟道区的宽长比大于第四晶体管m4的沟道区的宽长比。
81.在上述任一实施例的基础上，如图8至图11所示，可选的，其中，第三控制单元30还包括第三电容c3和第四电容c4。
82.其中，第三电容c3的第一极板连接第一电压信号vgh1，第三电容c3的第二极板连接于第二节点n2；第四电容c4的第一极板连接第二时钟信号xck或者第二电压信号vgl1，第四电容c4的第二极板连接于第三节点n3。
83.由于第一电容c1和第二电容c2的作用是稳定第二节点n2和第四节点n4的电位，进而稳定输出信号out，因此，第一电容c1和第二电容c2的电容需要足够大，才能保证第二节
点n2和第四节点n4的电位不会轻易产生波动。
84.基于此，在本实用新型一些实施例中，第一电容c1的电容值和第二电容c2的电容值大于第三电容c3的电容值，且大于第四电容c4的电容值。当然，本实用新型并不仅限于此，在另一些实施例中，为了简化制作工艺，也可以令第一电容c1的电容值、第二电容c2的电容值、第三电容c3的电容值和第四电容c4的电容值相等。
85.可选的，本实用新型的另一些实施例中，为了保证第二节点n2和第四节点n4的电位的稳定性，也可以令第五电容c5的电容值小于第一电容c1的电容值，且小于第二电容c2的电容值。且由于第二节点n2和第四节点n4的稳定性会影响输出信号out的稳定性，而第五节点n5的稳定性对输出信号out的稳定性影响不大，因此，第五电容c5可以设置的小一些，以节省空间。
86.可选的，本实用新型的另一些实施例中，第五电容c5的电容值小于第三电容c3的电容值，且小于第四电容c4的电容值。可进一步将第五电容c5可以设置的更小一些，以节省空间。
87.下面结合移位寄存器中各信号的时序图，对本实用新型所述的移位寄存器的工作过程进行说明。
88.图12是本实用新型提供的移位寄存器的一种驱动时序图，请结合图8和图12。
89.在t1阶段，输入信号in为高电平，第一时钟信号ck为低电平，第五晶体管m5导通，输入信号in传输至第一节点n1，使得第一节点n1为高电平，第九晶体管m9导通，第二电压信号vgl1传输至第五节点n5，使得第五节点n5为低电平，第十晶体管m10导通，第二时钟信号xck为高电平，第六节点n6保持高电平，第六晶体管m6关断，第十一晶体管m11关断，第十二晶体管m12关断，第二节点n2保持高电平，第二晶体管m2关断，第三晶体管m3关断，第三节点n3保持高电平，第四晶体管m4关断，第四节点n4保持低电平，第一晶体管m1导通，第三电压信号vgh2传输至输出端，使得输出信号out为高电平。
90.在t2阶段，输入信号in为高电平，第一时钟信号ck为高电平，第五晶体管m5关断，第九晶体管m9关断，第一节点n1保持高电平，第二时钟信号xck为低电平，第六晶体管m6导通，第八晶体管m8关断，第五节点n5保持低电平，第十晶体管m10导通，将第二时钟信号xck传输至第六节点n6，使得第六节点n6为低电平，第十一晶体管m11导通，第六节点n6的信号传输至第二节点n2，使得第二节点n2为低电平，第三晶体管m3导通，第一电压信号vgh1传输至第四节点n4，使得第四节点n4为高电平，第一晶体管m1关断，第二晶体管m2导通，第四电压信号vgl2传输至输出端，使得输出信号out为低电平。
91.在t3阶段，输入信号in为高电平，第一时钟信号ck为低电平，第五晶体管m5导通，输入信号in传输至第一节点n1，使得第一节点n1为高电平，第九晶体管m9导通，第二电压信号vgl1传输至第五节点n5，使得第五节点n5为低电平，第十晶体管m10导通，第二时钟信号xck为高电平，第六节点n6保持高电平，第六晶体管m6关断，第十一晶体管m11关断，第十二晶体管m12关断，第三晶体管m3关断，第三节点n3保持高电平，第四晶体管m4关断，第四节点n4保持高电平，第一晶体管m1关断，第二节点n2保持低电平，第二晶体管m2导通，第四电压信号vgl2传输至输出端，使得输出信号out为低电平。
92.在t4阶段，输入信号in为低电平，第一时钟信号ck为高电平，第五晶体管m5关断，第九晶体管m9关断，第一节点n1保持高电平，第二时钟信号xck为低电平，第六晶体管m6导
通，第八晶体管m8关断，第五节点n5保持低电平，第十晶体管m10导通，将第二时钟信号xck传输至第六节点n6，使得第六节点n6为低电平，第十一晶体管m11导通，第六节点n6的信号传输至第二节点n2，使得第二节点n2为低电平，第三晶体管m3导通，第一电压信号vgh1传输至第四节点n4，使得第四节点n4为高电平，第一晶体管m1关断，第二晶体管m2导通，第四电压信号vgl2传输至输出端，使得输出信号out为低电平。
93.在t5阶段，输入信号in为低电平，第一时钟信号ck为低电平，第五晶体管m5导通，输入信号in传输至第一节点n1，使得第一节点n1为低电平，第九晶体管m9导通，第二电压信号vgl1传输至第五节点n5，使得第五节点n5为低电平，第十晶体管m10导通，第二时钟信号xck为高电平，第六节点n6保持高电平，第六晶体管m6关断，第十一晶体管m11关断，第一节点n1控制第十二晶体管m12导通，第一电压信号vgh1传输至第二节点n2，使得第二节点n2为高电平，第三晶体管m3关断，第二晶体管m2关断，第十四晶体管m14导通，第一节点n1的信号传输至第三节点n3，第三节点n3为低电平，第三节点n3控制第四晶体管m4导通，第二电压信号vgl1传输至第四节点n4，使得第四节点n4为低电平，第一晶体管m1导通，第三电压信号vgh2传输至输出端，使得输出信号out为高电平。
94.图9所示的移位寄存器中，虽然第一晶体管m1和第二晶体管m2的类型与图8所示的移位寄存器中的第一晶体管m1和第二晶体管m2的类型不同，但是，在t1阶段至t5阶段，第一节点n1、第二节点n2、第三节点n3、第四节点n4和第五节点n5的电平都与上述过程相同，图9中第一晶体管m1输入的电压信号与图8中第一晶体管m1输入的电压信号不同，图9中第二晶体管m2输入的电压信号与图8中第二晶体管m2输入的电压信号也不同，因此，图9中输出信号out的电平与图8中输出信号out的电平相同。即图9所示的移位寄存器中各节点的信号的时序图也如图12所示。
95.图10所示的移位寄存器中，仅第一晶体管m1和第二晶体管m2的连接节点与图8所示的连接节点不同，因此，在t1阶段至t5阶段，第一节点n1、第二节点n2、第三节点n3、第四节点n4和第五节点n5的电平都与上述过程相同，其不同之处仅在于输出信号out的电平。如图12所示，输出信号out的电平变化状态与第二节点n2的电平变化状态相同。图13是本实用新型提供的移位寄存器的另一种驱动时序图，请结合图10和图13，输出信号out的电平变化状态与第四节点n4的电平变化状态相同。
96.图11所示的移位寄存器中，虽然第一晶体管m1和第二晶体管m2的类型与图10所示的移位寄存器中的第一晶体管m1和第二晶体管m2的类型不同，但是，在t1阶段至t5阶段，第一节点n1、第二节点n2、第三节点n3、第四节点n4和第五节点n5的电平都与上述过程相同，图11中第一晶体管m1输入的电压信号与图10中第一晶体管m1输入的电压信号不同，图11中第二晶体管m2输入的电压信号与图10中第二晶体管m2输入的电压信号也不同，因此，图11中输出信号out的电平与图10中输出信号out的电平相同。即图11所示的移位寄存器中各节点的信号的时序图也如图13所示。
97.需要说明的是，由于第一晶体管m1和第二晶体管m2分别在第四节点n4和第二节点n2的控制下产生输出信号out，而第二节点n2和第四节点n4的高电平信号和低电平信号，分别为第一电压信号vgh1和第二电压信号vgl1，即第四控制单元40的而控制信号为第一电压信号vgh1和第二电压信号vgl1，而第四控制单元40的接收信号为第三电压信号vgh2和第四电压信号vgl2，因此，当第一电压信号vgh1的电位高于第三电压信号vgh2的电位，和/或，第
二电压信号vgl1的电位低于第四电压信号vgl2的电位时，可以使得第四控制单元40的控制信号具有比接收信号更高的电平或者更低的电平。
98.当第一晶体管m1和第二晶体管m2为pmos晶体管时，当接收低电平时，控制信号的电平比接收的低电平信号还低时，能够保证pmos晶体管工作于较饱和状态，从而保证输出信号out的稳定性，减弱信号输出的拖尾现象。另外，当控制信号为更高的高电平时，若pmos晶体管接收的电平也为高电平时，能够充分保证pmos的晶体管关闭，充分减小漏电的风险，因此，本实用新型实施例中，能够充分提升输出波形的稳定性，避免拖尾以及漏电流等问题的发生。
99.同样，当第一晶体管m1和第二晶体管m2为nmos晶体管时，当接收高电平时，控制信号的电平比接收的高电平信号还高时，能够保证nmos晶体管工作于较饱和状态，从而保证输出信号out的稳定性，减弱信号输出的拖尾现象。另外，当控制信号为更低的低电平时，若nmos晶体管接收的电平也为低电平时，能够充分保证nmos晶体管关闭，充分减小漏电的风险，因此，本实用新型实施例中，能够充分提升输出波形的稳定性，避免拖尾以及漏电流等问题的发生。
100.在图8和图10所示的移位寄存器的基础上，可选的，其中，第二晶体管m2的沟道区的宽长比大于或者等于第一晶体管m1的沟道区的宽长比。
101.具体的，由于第二晶体管m2为连接第四电压信号vgl2的晶体管，当将第四电压信号vgl2传输至输出端，使得输出信号out为低电平时，第二节点n2的电位为低电位，对于pmos晶体管而言，当源极与栅极同为低电位时，为了保证pmos晶体管输出的低电平信号即输出信号out的稳定性，需要尽可能地提升pmos晶体管的输出能力，而由于pmos晶体管沟道区的宽长比越大，pmos晶体管的输出能力越强，因此，需要适当增大pmos晶体管沟道区的宽长比。
102.而对于第一晶体管m1而言，其连接的第三电压信号vgh2为高电平信号，当第四节点n4为低电平时，pmos晶体管工作于较为饱和的状态，充分开启，因此，对于其输出能力的要求小于第二晶体管m2，其宽长比可以适当设置得小一些。
103.基于此，本实用新型一些实施例中，可以令第二晶体管m2的沟道区的宽长比大于第一晶体管m1的沟道区的宽长比，同样，为了简化制作工艺，也可以令第二晶体管m2的沟道区的宽长比等于第一晶体管m1的沟道区的宽长比。
104.当然，在图9和图11所示的移位寄存器的基础上，本实用新型的一些实施例中，第二晶体管m2的沟道区的宽长比也可以大于或者等于第一晶体管m1的沟道区的宽长比，原因与上述原因类似，在此不再赘述。
105.在图8所示的移位寄存器的基础上，可选的，其中，第一电容c1的电容值小于或者等于第二电容c2的电容值。
106.由于第二电容c2的第二极板连接于第四电压信号vgl2，第二电容c2的第一极板连接第二节点n2，第二晶体管m2的源极连接第四电压信号vgl2，栅极连接于第二节点n2，当第二晶体管m2为pmos晶体管时，第二节点n2为低电平信号时，第二晶体管m2的输出不稳定。通过增大第二电容c2的电容值，可以提高第二节点n2电位的稳定性。此时，可以设置第一电容c1的电容值小于第二电容c2的电容值。当然，为了简化生产工艺，也可以设置第一电容c1的电容值等于第二电容c2的电容值。
107.在图9
‑
图11所示的移位寄存器的基础上，本实用新型的一些实施例中，第一电容c1的电容值也可以小于或者等于第二电容c2的电容值，在此不再赘述。
108.继续参考图1、图2和图8，可选的，其中，该驱动电路包括n级移位寄存器，即包括n个级联的移位寄存器asg1至asgn。该驱动电路的n级移位寄存器中，第m级移位寄存器的第四节点n4的信号，连接至第m+1级移位寄存器的输入信号端，作为第m+1级移位寄存器的输入信号，其中，1≤m≤n。
109.具体的，驱动电路中，上一级移位寄存器的第四节点n4的信号next作为下一级移位寄存器的输入信号in，将每一级移位寄存器的输出信号out作为驱动信号输入到像素电路中。但是，本实用新型并不仅限于此，在另一些实施例中，如图13所示，当输出信号out与第四节点n4的变化状态相同时，也可以将第m级移位寄存器的输出信号out，作为第m+1级移位寄存器的输入信号in，将第四节点n4的信号next作为驱动信号输入到像素电路中。
110.继续参考图1和图2，可选的，其中，显示面板还包括：
111.第一电压信号线xvgh1，为驱动电路提供第一电压信号vgh1；
112.第二电压信号线xvgl1，为驱动电路提供第二电压信号vgl1；
113.第三电压信号线xvgh2，为驱动电路提供第三电压信号vgh2；
114.第四电压信号线xvgl2，为驱动电路提供第四电压信号vgl2。
115.由于第三电压信号vgh2与第四电压信号vgl2用于产生输出信号out，而输出信号out是用于为显示面板的显示区aa的像素电路210提供驱动信号，因此，为了尽量节省驱动电路100的空间，避免走线过长，可以设置第三电压信号线xvgh2与第四电压信号线xvgl2位于靠近显示区aa的一侧。
116.基于此，本实用新型一些实施例中，第三电压信号线xvgh2与第四电压信号线xvgl2中的至少一者位于第一电压信号线xvgh1与第二电压信号线xvgl1中的至少一者朝向显示面板的显示区的一侧。
117.继续参考图2，可选的，其中，第一电压信号线xvgh1、第二电压信号线xvgl1、第三电压信号线xvgh2和第四电压信号线xvgl2均位于驱动电路100背离显示面板的显示区aa的一侧。并且，第三电压信号线xvgh2与第四电压信号线xvgl2均位于第一电压信号线xvgh1与第二电压信号线xvgl1靠近显示区aa的一侧或者说朝向显示面板的显示区aa的一侧，以最大化地节省驱动电路100的空间，缩短走线长度。
118.当然，本实用新型并不仅限于此，可选的，如图14所示，图14是本实用新型提供的另一种驱动电路的结构示意图，其中，第一电压信号线xvgh1与第二电压信号线xvgl1位于驱动电路背离显示面板的显示区aa的一侧；第三电压信号线xvgh2与第四电压信号线xvgl2位于驱动电路朝向显示面板的显示区aa的一侧，以进一步节省驱动电路11的空间，缩短走线长度。
119.由于第一电压信号vgh1的电位高于第三电压信号vgh2的电位，和/或，第二电压信号vgl1的电位低于第四电压信号vgl2的电位，因此，第一电压信号线xvgh1与第二电压信号线xvgl1上承载的电压值更大，若其线宽较小，则电阻较大，其上电压的损失会更大。因此，可选的，第一电压信号线xvgh1与第二电压信号线xvgl1中的至少一者的线宽大于第三电压信号线xvgh2与第四电压信号线xvgl2中的至少一者的线宽。
120.由于移位寄存器中，第一晶体管m1与第二晶体管m2生成输出信号out，第一晶体管
m1与第二晶体管m2一般为宽长比较大的晶体管，因此，为了进一步减小显示面板的边框，缩小驱动电路100的空间，可选的，参考图15，图15是本实用新型提供的又一种驱动电路的结构示意图，其中，移位寄存器110沿第一方向x1相互级联，第一晶体管m1与第二晶体管m2沿第二方向x2排列，其中，第一方向x1平行于第二方向x2。
121.继续参考图1，可选的，其中，显示面板包括像素电路210，驱动电路100通过第一驱动信号线120为像素电路210提供第一驱动信号，第一驱动信号为输出信号out。
122.图16是本实用新型提供的一种像素电路的电路示意图，图17是本实用新型提供的另一种像素电路的电路示意图，参考图16和图17，像素电路包括驱动晶体管t0。其中，图16中的驱动晶体管t0为pmos晶体管，图17中的驱动晶体管t0为nmos晶体管。当然，像素驱动电路还包括其他晶体管t1至t6以及其他信号输入端，本实用新型在此不再赘述。
123.其中，驱动晶体管t0的栅极耦接至第一驱动信号线120，第一驱动信号即移位寄存器的输出信号out用于选择性地对驱动晶体管t0的栅极进行复位，使得驱动晶体管t0的栅极初始化。
124.移位寄存器的输出信号out为图16中的v0(vref/vbias)，晶体管t5和晶体管t2导通时，移位寄存器的输出信号out即v0(vref/vbias)被传输到驱动晶体管t0的栅极，对驱动晶体管t0的栅极进行复位。
125.移位寄存器的输出信号out为图17中的vobs/vini，晶体管t4和晶体管t2导通时，移位寄存器的输出信号out即vobs/vini被传输到驱动晶体管t0的栅极，对驱动晶体管t0的栅极进行复位。
126.当驱动晶体管t0为pmos晶体管时，栅极复位主要是给栅极一个低电平信号。但是，为了实现显示面板的高频刷新，栅极复位信号不宜过低，以缩短图16中n1’节点在数据写入阶段的充电时间，因此，第四电压信号vgl2的电压绝对值v
gl2
需要设置得更小一些。而第三电压信号vgh2的电压绝对值v
gh2
对应的是非复位阶段，要求其为相对较高的电平，以保证在非复位阶段，驱动晶体管t0的栅极免受该信号的影响，因此，对于pmos晶体管而言，v
gh2
可以适当设置得更高一些，对于nmos晶体管而言，电平情况恰好相反，但原理相同。
127.基于此，可选的，其中，第一电压信号vgh1的电压绝对值为v
gh1
，第二电压信号vgl1的电压绝对值为v
gl1
，第三电压信号vgh2的电压绝对值为v
gh2
，第四电压信号vgl2的电压绝对值为v
gl2
；其中，当驱动晶体管t0为pmos晶体管，则∣v
gh1
‑
v
gh2
|≤|v
gl1
‑
v
gl2
|；或者，当驱动晶体管t0为nmos晶体管，则∣v
gh1
‑
v
gh2
|≥|v
gl1
‑
v
gl2
|。
128.进一步地，对于pmos晶体管而言，若|v
gl1
‑
v
gl2
|≥v
gl2
，比如v
gh1
为9v，v
gl2
仅为4v，则|v
gl1
‑
v
gl2
|比v
gl2
还大，则可以使得复位阶段，驱动晶体管t0栅极的电位不至于为太低的电位，保证了驱动晶体管t0平稳运行。对于nmos晶体管而言，电平情况恰好相反，但原理相同。
129.基于此，可选的，其中，当驱动晶体管t0为pmos晶体管时，∣v
gh1
‑
v
gh2
|≤v
gh2
，且|v
gl1
‑
v
gl2
|≥v
gl2
；或者，当驱动晶体管为nmos晶体管，则∣v
gh1
‑
v
gh2
|≥v
gh2
，且|v
gl1
‑
v
gl2
|≤v
gl2
。
130.继续参考图16和图17，可选的，其中，像素电路包括数据写入模块211、补偿模块212、复位模块213；
131.数据写入模块211连接于驱动晶体管t0的源极；
132.补偿模块212连接于驱动晶体管t0的栅极和漏极之间；
133.复位模块213连接于驱动晶体管t0的漏极；
134.像素电路的工作过程包括复位阶段和偏置阶段，在复位阶段，复位模块213与补偿模块212均开启，驱动晶体管t0的栅极接收复位信号；在偏置阶段，复位模块213开启，且补偿模块212关断，驱动晶体管t0的漏极接收偏置信号。
135.具体的，当移位寄存器的输出信号out为图16中的v0(vref/vbias)时，在复位阶段，输出信号out即复位信号用于对驱动晶体管t0的栅极进行复位；在偏置阶段，复位模块213开启，输出信号out即偏置信号用于对图16中的n3’节点充电，使得图16中的n3’节点的电位高于图16中n1’节点的电位，避免驱动晶体管t0中存在从n1’节点流向n3’节点的漏电流，而导致n1’节点的电位下降，影响显示面板的显示。
136.当移位寄存器的输出信号out为图17中的vobs/vini时，在复位阶段，输出信号out即复位信号用于对驱动晶体管t0的栅极进行复位；在偏置阶段，输出信号out即偏置信号用于对图17中的调节n3’节点的电位，以使图17中的n3’节点的电位低于图17中n1’节点的电位。与图16不同之处在于，复位信号和偏置信号的电平不同。
137.继续参考图16，可选的，其中，复位信号为第四电压信号vgl2，偏置信号为第三电压信号vgh2，或者说，复位信号为第四电压信号vgl2生成的输出信号out，偏置信号为第三电压信号vgh2生成的输出信号out。
138.具体的，在图16所示的像素电路的发光阶段，可能存在驱动晶体管t0的栅极n1’节点的电位高于漏极n3’节点的电位的情形，比如n2’节点为4.6v，n1’节点为3v，n3’节点有可能为2v，对于pmos晶体管，如此时间较长之后，会影响pmos晶体管的稳定性，因此，需要在非发光阶段设置偏置阶段，通过偏置信号将n3’节点的电位抬高，从而消除发光阶段的上述影响，为了充分实现这一过程，偏置信号的高电平信号vgh2需要尽量高一些，而复位信号的低电平信号vgl2可以不需要设置得过低，因此，可以设置∣v
gh1
‑
v
gh2
|≤|v
gl1
‑
v
gl2
|。
139.或者，继续参考图17，驱动晶体管为nmos晶体管，复位信号为第三电压信号vgh2，偏置信号为第四电压信号vgl2。或者说，复位信号为第三电压信号vgh2生成的输出信号out，偏置信号为第四电压信号vgl2生成的输出信号out。
140.具体的，在图17所示的像素电路的发光阶段，可能存在驱动晶体管t0的栅极n1’节点的电位低于漏极n3’节点的电位的情形，比如n3’节点为4.6v，n1’节点为3v，对于nmos晶体管，如此时间较长之后，会影响nmos晶体管的稳定性，因此，需要在非发光阶段设置偏置阶段，通过偏置信号将n3’节点的电位拉低，从而消除发光阶段的上述影响，为了充分实现这一过程，偏置信号的低电平信号vgl2需要尽量低一些，而复位信号的高电平信号vgh2可以不需要设置得过低，因此，可以设置∣v
gh1
‑
v
gh2
|≥|v
gl1
‑
v
gl2
|。
141.图18是本实用新型提供的另一种显示面板的平面示意图，参考图18，可选的，其中，显示面板还包括发光元件220，发光元件220包括阴极、阳极以及位于阴极和阳极之间的发光层。驱动电路100通过第二驱动信号线130为像素电路210提供第二驱动信号，第二驱动信号为输出信号out；其中，
142.发光元件220的阳极耦接至第二驱动信号线130，第二驱动信号即输出信号out用于选择性地为发光元件220进行复位。
143.具体的，移位寄存器的输出信号out为图16中的vini，晶体管t4导通时，移位寄存器的输出信号out即vini被传输到发光元件220的阳极，对发光元件220的阳极进行复位。
144.或者，移位寄存器的输出信号out为图17中的var，晶体管t5导通时，移位寄存器的输出信号out即var被传输到发光元件220的阳极，对发光元件220的阳极进行复位。
145.本实用新型实施例中，第一电压信号vgh1的电压绝对值为v
gh1
，第二电压信号vgh2的电压绝对值为v
gl1
，第三电压信号vgh3的电压绝对值为v
gh2
，第四电压信号vgh4的绝对值为v
gl2
。由于发光元件220阳极的复位信号一般为低电平，因此，可选的，∣v
gh1
‑
v
gh2
|≤|v
gl1
‑
v
gl2
|。
146.并且，由于一些应用场景中，复位信号的电位不能太低，因此，可选的，其中，∣v
gh1
‑
v
gh2
|≤v
gh2
，且|v
gl1
‑
v
gl2
|≥v
gl2
。
147.上述实施例中，仅以显示面板包括一个驱动电路为例进行说明，本实用新型并不仅限于此，图19是本实用新型提供的又一种显示面板的平面示意图，参考图19，可选的，其中，显示面板包括第一驱动电路140和第二驱动电路150，第一驱动电路140中包括相互级联的n1级移位寄存器，第二驱动电路150中包括相互级联的n2级移位寄存器，n1≥2，n2≥2。
148.其中，第一驱动电路140中的第三电压信号与第二驱动电路150中的第三电压信号中的至少一者的电位高于另一者的电位；和/或，第一驱动电路140中的第四电压信号与第二驱动电路150中的第四电压信号中的至少一者的电位低于另一者的电位，以使第一驱动电路140的输出信号和第二驱动电路150的输出信号的电压不同，以满足像素电路210中不同信号的不同电压需求。
149.继续参考图19，可选的，其中，显示面板还包括像素电路210，第一驱动电路140为像素电路210提供第三驱动信号，第二驱动电路150为像素电路210提供第四驱动信号，即第一驱动电路140的输出信号为像素电路210的第三驱动信号，第二驱动电路150的输出信号为像素电路210的第四驱动信号。其中，第三驱动信号与第四驱动信号为不同的驱动信号，如为电压不同的复位信号，以满足像素电路210中不同信号的不同电压需求。当然，本实用新型并不仅限于此，在另一些实施例中，第三驱动信号与第四驱动信号还可以为时序不同的信号，以向像素电路210提供时序不同的两个信号。如，第三驱动信号与第四驱动信号中一个为复位信号，另一个为扫描信号。
150.在一些可选实施例中，请参考图20，图20是本实用新型提供的一种显示装置的平面示意图，本实施例提供的显示装置1000，包括本实用新型上述实施例提供的显示面板000。图20实施例仅以手机为例，对显示装置1000进行说明，可以理解的是，本实用新型实施例提供的显示装置1000还可以是电脑、电视、车载显示装置等其他具有显示功能的显示装置1000，本实用新型对此不作具体限制。本实用新型实施例提供的显示装置1000，具有本实用新型实施例提供的显示面板100的有益效果，具体可以参考上述各实施例对于显示面板000的具体说明，本实施例在此不再赘述。
151.通过上述实施例可知，本实用新型提供的显示面板和显示装置，至少实现了如下的有益效果：
152.本实用新型提供的显示面板中，通过第一控制单元、第二控制单元和第三控制单元基于输入信号、第一时钟信号、第二时钟信号、第一电压信号和第二电压信号控制第二节点的信号和第四节点的信号，第四控制单元用于接收第三电压信号和第四电压信号，并响应于第一控制单元、第二控制单元和第三控制单元所控制的第二节点的信号和第四节点的信号，产生输出信号，即第一控制单元、第二控制单元和第三控制单元为移位寄存器中控制
部分，起到控制作用。第四控制单元为移位寄存器中输出部分，用于生成输出信号。第四控制单元所接收的电压信号(第三电压信号和第四电压信号)与第一控制单元、第二控制单元和第三控制单元所接收的电压信号(第一电压信号和第二电压信号)为分开设置，即移位寄存器中控制部分的电压信号与输出部分的电压信号分开设置，从而第四控制单元所接收的电压信号可针对显示面板中像素电路对于不同信号的需求进行设置，可选择性的输出所需要的信号，提升驱动电路所输出信号的灵活性。
153.并且，由于第一电压信号的电位高于第三电压信号的电位，和/或，第二电压信号的电位低于第四电压信号的电位，因此，可以提高第四控制单元生成的输出信号的波形稳定性，从而提高驱动电路所输出信号的稳定性。
154.虽然已经通过例子对本实用新型的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本实用新型的范围。本领域的技术人员应该理解，可在不脱离本实用新型的范围和精神的情况下，对以上实施例进行修改。本实用新型的范围由所附权利要求来限定。