阵列基板和显示设备的制作方法

阵列基板和显示设备
1.相关申请的交叉引用
2.本技术是于2021年3月11日提交的国际申请no.pct/cn2021/080326的部分继续申请。上述每个申请通过引用整体并入本文，以用于所有目的。
技术领域
3.本发明涉及显示技术，尤其涉及一种阵列基板和显示设备。


背景技术：

4.有机发光二极管(oled)显示器是当今平板显示器研究领域的热点之一。与使用稳定电压来控制亮度的薄膜晶体管-液晶显示器(tft-lcd)不同，oled由需要保持恒定以控制照度的驱动电流来驱动。oled显示面板包括多个像素单元，所述多个像素单元配置有以多行和多列布置的像素驱动电路。每个像素驱动电路包括驱动晶体管，该驱动晶体管具有连接到每行一个栅线的栅极端子和连接到每列一个数据线的漏极端子。当其中像素单元被选通的行导通时，连接到驱动晶体管的开关晶体管导通，并且数据电压从数据线经由开关晶体管施加到驱动晶体管，使得驱动晶体管将与数据电压对应的电流输出到oled器件。oled器件被驱动以发射相应亮度的光。


技术实现要素：

5.在一个方面，本公开提供了一种阵列基板，包括多个像素驱动电路和分别连接到所述多个像素驱动电路的多个发光元件；其中，各个像素驱动电路包括驱动晶体管、存储电容器和晶体管，所述晶体管的栅极连接到多个第二栅线中的相应第二栅线、第一电极连接到所述存储电容器的第一电容器电极、以及第二电极连接到第一复位晶体管的第二电极，所述晶体管被配置为通过所述第一复位晶体管接收复位信号；所述驱动晶体管的有源层和所述晶体管的有源层至少通过绝缘层彼此间隔开；所述驱动晶体管的有源层包括第一半导体材料；以及所述晶体管的有源层包括不同于所述第一半导体材料的第二半导体材料。
6.可选地，所述阵列基板还包括在第一信号线层中的第一连接焊盘，所述第一连接焊盘连接所述晶体管的所述第二电极和所述第一复位晶体管的所述第二电极。
7.可选地，所述第一连接焊盘通过延伸穿过至少钝化层的第一通孔连接至所述晶体管的所述第二电极，并且通过延伸穿过至少所述钝化层和所述绝缘层的第二通孔连接至所述第一复位晶体管的所述第二电极。
8.可选地，所述晶体管和所述第一复位晶体管的栅极分别连接到位于不同层中的不同控制信号线。
9.可选地，各个像素驱动电路还包括所述第一复位晶体管，所述第一复位晶体管的栅极连接到多个复位控制信号线中的当前级中的相应复位控制信号线、第一电极连接到多个第一复位信号线中的相应第一复位信号线、以及第二电极连接到所述晶体管的所述第二电极。
10.可选地，所述阵列基板还包括在所述第一信号线层中的节点连接线；其中，所述节点连接线将所述晶体管的第一电极连接到所述第一电容器电极，所述第一电容器电极用作所述驱动晶体管的栅极。
11.可选地，所述节点连接线通过延伸穿过至少钝化层的第三通孔连接到所述晶体管的所述第一电极；以及所述节点连接线通过至少延伸穿过所述钝化层的第四通孔连接到所述第一电容器电极。
12.可选地，所述存储电容器包括所述第一电容器电极和第二电容器电极；其中，除了其中不存在所述第二电容器电极的一部分的孔区域外，所述第二电容器电极在基底基板上的正投影实质上覆盖所述第一电容器电极在所述基底基板上的正投影；以及所述第四通孔至少延伸穿过所述钝化层和所述孔区域。
13.可选地，所述阵列基板还包括辅助电容器电极；其中，所述节点连接线通过延伸穿过至少钝化层的第五通孔连接到所述辅助电容器电极；以及其中，所述阵列基板还包括辅助电容器，所述辅助电容器包括所述辅助电容器电极和多个第一栅线中的相应第一栅线的一部分，所述相应第一栅线连接到第一晶体管的栅极和第二晶体管的栅极。
14.可选地，所述存储电容器包括所述第一电容器电极和第二电容器电极；以及所述辅助电容器电极和所述第二电容器电极在同一层中。
15.可选地，在当前级中，所述节点连接线跨过所述相应第二栅线。
16.可选地，所述相应第二栅线包括分别位于两个不同层的第一分支和第二分支。
17.可选地，所述第一分支与所述存储电容器的第二电容器电极位于同一层；以及所述第二分支与多个第一复位信号线位于同一层，所述多个第一复位信号线中的相应第一复位信号线被配置为向所述晶体管的第一电极提供复位信号。
18.可选地，所述阵列基板还包括在第一信号线层中的节点连接线；其中，在当前级中，所述节点连接线跨过所述第一分支和所述第二分支。
19.可选地，各个像素驱动电路还包括第二晶体管，所述第二晶体管的栅极连接到多个第一栅线中的相应第一栅线、第一电极连接到所述晶体管的所述第二电极和所述第一复位晶体管的所述第二电极、以及第二电极连接到驱动晶体管的第二电极。
20.可选地，所述相应第一栅线与所述相应第二栅线位于不同层中；以及所述相应第一栅线与多个复位控制信号线位于同一层，在多个复位控制信号线的当前级中的相应复位控制信号线连接到所述第一复位晶体管的栅极。
21.可选地，各个像素驱动电路还包括：所述第一复位晶体管，其栅极连接到多个复位控制信号线的当前级中的相应复位控制信号线、第一电极连接到多个第一复位信号线中的相应第一复位信号线、以及第二电极连接到所述晶体管的第二电极；以及第二复位晶体管，其栅极连接到多个复位控制信号线的下一级中的相应复位控制信号线、第一电极连接到多个第二复位信号线中的相应第二复位信号线、以及第二电极连接到所述多个发光元件中的相应发光元件的阳极。
22.可选地，所述多个第一复位信号线与所述相应第二栅线的第二分支位于同一层；以及所述多个第二复位信号线与第一信号线层中的第一连接焊盘位于同一层。
23.可选地，所述阵列基板还包括在第一信号线层中的第二连接焊盘，所述第二连接焊盘连接所述第一复位晶体管的所述第一电极和多个第一复位信号线中的相应第一复位
信号线。
24.可选地，所述第二连接焊盘通过延伸穿过至少钝化层的第六通孔连接到所述相应第一复位信号线，并通过延伸穿过至少所述钝化层和所述绝缘层的第七通孔连接到所述第一复位晶体管的第一电极。
25.可选地，各个像素驱动电路还包括第二复位晶体管，所述第二复位晶体管的栅极连接到多个复位控制信号线的下一级中的相应复位控制信号线、第一电极连接到多个第二复位信号线中的相应第二复位信号线、以及第二电极连接到所述多个发光元件中的相应发光元件的阳极；以及其中，所述第二复位晶体管的第一电极和相邻像素驱动电路中的第二复位晶体管的第一电极彼此连接，以形成一体结构，所述各个像素驱动电路和所述相邻像素驱动电路彼此直接相邻且在所述当前级中。
26.可选地，所述相应第二复位信号线通过延伸穿过至少钝化层和所述绝缘层的第八通孔连接到所述一体结构。
27.可选地，所述阵列基板还包括在遮光层中的遮光件；其中，所述遮光件在基底基板上的正投影覆盖所述驱动晶体管的有源层在所述基底基板上的正投影的至少50％。
28.可选地，所述遮光件在所述基底基板上的正投影覆盖所述第一电容器电极在所述基底基板上的正投影的至少50％。
29.可选地，所述存储电容器包括所述第一电容器电极和第二电容器电极；以及所述遮光件在所述基底基板上的正投影覆盖所述第二电容器电极在所述基底基板上的正投影的至少50％。
30.可选地，所述阵列基板还包括辅助电容器电极；其中，所述辅助电容器电极和多个第一栅线中的相应第一栅线的一部分被配置为形成辅助电容器，所述相应第一栅线连接到第一晶体管的栅极和第二晶体管的栅极；以及所述遮光件在所述基底基板上的正投影覆盖所述辅助电容器电极在所述基底基板上的正投影的至少50％。
31.可选地，所述阵列基板还包括多个电压供应线；其中，所述多个电压供应线中的相应电压供应线在基底基板上的正投影与所述晶体管的所述有源层在所述基底基板上的正投影至少部分重叠。
32.可选地，所述阵列基板还包括：第一信号线层中的节点连接线；以及多个电压供应线；其中，所述节点连接线将所述晶体管的第一电极连接到所述第一电容器电极，所述第一电容器电极用作所述驱动晶体管的栅极；以及所述多个电压供应线中的相应电压供应线在基底基板上的正投影覆盖所述节点连接线在所述基底基板上的正投影的至少50％。
33.可选地，所述阵列基板还包括：在第一信号线层中的第一连接焊盘，所述第一连接焊盘连接所述晶体管的所述第二电极和所述第一复位晶体管的所述第二电极；以及多个电压供应线；其中，所述多个电压供应线中的相应电压供应线在基底基板上的正投影覆盖所述第一连接焊盘在所述基底基板上的正投影的至少50％。
34.可选地，所述阵列基板还包括：辅助电容器电极；在第一信号线层中的节点连接线；以及多个电压供应线；其中，所述节点连接线通过至少延伸穿过所述钝化层的第五通孔连接到所述辅助电容器电极；所述辅助电容器电极和多个第一栅线中的相应第一栅线的一部分被配置为形成辅助电容器，所述相应第一栅线连接到第一晶体管的栅极和第二晶体管的栅极；以及所述多个电压供应线中的相应电压供应线在基底基板上的正投影覆盖所述辅
助电容器电极在所述基底基板上的正投影的至少50％。
35.可选地，所述阵列基板还包括多个电压供应线；其中，分别连接到第一像素驱动电路和第二像素驱动电路的第一相应电压供应线和第二相应电压供应线彼此连接，以形成一体结构，所述第一像素驱动电路和所述第二像素驱动电路彼此直接相邻并且在所述当前级中。
36.可选地，所述阵列基板还包括：辅助电容器电极；在第一信号线层中的节点连接线；多个电压供应线；以及在所述第一信号线层中的第一连接焊盘；其中，所述节点连接线将所述晶体管的第一电极连接到所述第一电容器电极，所述第一电容器电极用作所述驱动晶体管的栅极；所述第一连接焊盘连接所述晶体管的第二电极与所述第一复位晶体管的第二电极；所述节点连接线通过至少延伸穿过钝化层的第五通孔连接到所述辅助电容器电极；所述辅助电容器电极和多个第一栅线中的相应第一栅线的一部分被配置为形成辅助电容器，所述相应第一栅线连接到第一晶体管的栅极和第二晶体管的栅极；以及所述一体结构在基底基板上的正投影覆盖所述第一像素驱动电路和所述第二像素驱动电路的晶体管的有源层在所述基底基板上的正投影的至少50％，覆盖所述第一像素驱动电路和所述第二像素驱动电路的节点连接线在所述基底基板上的正投影的至少50％，覆盖所述第一像素驱动电路和所述第二像素驱动电路的第一连接焊盘在所述基底基板上的正投影的至少50％，以及覆盖所述第一像素驱动电路和所述第二像素驱动电路的辅助电容器电极在所述基底基板上的正投影的至少50％。
37.可选地，所述阵列基板还包括多个数据线；其中，所述第一相应电压供应线和所述第二相应电压供应线在分别连接到所述第一像素驱动电路和所述第二像素驱动电路的第一相应数据线和第二相应数据线之间。
38.可选地，所述相应第二栅线包括分别在两个不同层中的第一分支和第二分支；所述第一分支包括在一区域中的第一部分和在该区域外的第二部分，所述区域由分别来自两个直接相邻的像素驱动电路且在当前级的节点连接线和分别来自所述两个直接相邻的像素驱动电路且在所述当前级的第一连接焊盘围成，所述第一部分是所述第一分支的跨过分别来自所述两个直接相邻的像素驱动电路的晶体管的有源层的部分；所述第一部分具有沿着垂直于所述第一分支的延伸方向的方向的第一平均宽度；所述第二部分具有沿着垂直于所述第一分支的所述延伸方向的所述方向的第二平均宽度；以及所述第一平均宽度大于所述第二平均宽度。
39.可选地，所述阵列基板还包括多个电压供应线；其中，所述多个电压供应线中的相应电压供应线在基底基板上的正投影覆盖所述第一部分在所述基底基板上的正投影的至少50％。
40.可选地，所述相应第二栅线包括分别在两个不同层中的第一分支和第二分支；所述第二分支包括在一区域中的第三部分和在该区域外的第四部分，所述区域由分别来自两个直接相邻的像素驱动电路且在当前级的节点连接线和分别来自所述两个直接相邻的像素驱动电路且在所述当前级的第一连接焊盘围成；所述第三部分是所述第一分支的跨过分别来自所述两个直接相邻的像素驱动电路的晶体管的有源层的部分；所述第三部分具有沿垂直于所述第二分支的延伸方向的方向的第三平均宽度；所述第四部分具有沿垂直于所述第二分支的所述延伸方向的所述方向的第四平均宽度；以及所述第三平均宽度大于所述第
四平均宽度。
41.可选地，所述阵列基板还包括多个电压供应线；其中，所述多个电压供应线中的相应电压供应线在基底基板上的正投影覆盖所述第三部分在所述基底基板上的正投影的至少50％。
42.可选地，彼此直接相邻并且在所述当前级中的第一像素驱动电路的对应层和第二像素驱动电路的对应层具有相对于彼此的实质上镜像对称性。
43.可选地，所述第一半导体材料包括多晶硅材料；以及所述第二半导体材料包括金属氧化物半导体材料。
44.在另一方面，本公开提供了一种显示设备，包括本文所述的或通过本文所述的方法制造的阵列基板，以及连接到阵列基板的集成电路。
附图说明
45.根据各种公开的实施例，以下附图仅是用于说明目的的示例，并且不旨在限制本发明的范围。
46.图1是根据本公开的一些实施例中的阵列基板的平面图。
47.图2是示出根据本公开的一些实施例中的像素驱动电路的结构的电路图。
48.图3a是示出根据本公开的一些实施例中的阵列基板中的同一级的两个相邻像素驱动电路的结构的图。
49.图3b是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的遮光层的结构的图。
50.图3c是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的第一半导体材料层的结构的图。
51.图3d是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的第一导电层的结构的图。
52.图3e是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的第二导电层的结构的图。
53.图3f是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的第二半导体材料层的结构的图。
54.图3g是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的第三导电层的结构的图。
55.图3h是示出图3a中所示的阵列基板中的延伸穿过钝化层、第二层间电介质层、第一层间电介质层、绝缘层和栅极绝缘层的通孔的图。
56.图3i是示出图3a中所示的阵列基板中的延伸穿过钝化层和第二层间电介质层的通孔的图。
57.图3j是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的第一信号线层的结构的图。
58.图3k是示出图3a中所示的阵列基板中的延伸穿过第一平坦化层的通孔的图。
59.图3l是示出图3a中所示的阵列基板中的延伸穿过钝化层、第二层间电介质层、第一层间电介质层、绝缘层和栅极绝缘层的通孔的图。
60.图3m是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的第二信号线层的结构的图。
61.图3n是示出图3a中所示的阵列基板中的延伸穿过第二平坦化层的通孔的图。
62.图3o是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的阳极层的结构的图。
63.图3p是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的像素限定层的结构的图。
64.图4a是沿图3a中的a-a’线的截面图。
65.图4b是沿图3a中的b-b’线的截面图。
66.图4c是沿图3a中的c-c’线的截面图。
67.图4d是沿图3a中的d-d’线的截面图。
68.图4e是沿图3a中的e-e’线的截面图。
69.图5a是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的第二导电层、第三导电层和第一信号线层的结构的图。
70.图5b是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的第二导电层和第一信号线层的结构的图。
71.图5c是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的第三导电层和第一信号线层的结构的图。
72.图6是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的第一导电层和第二导电层的结构的图。
73.图7a是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的第一半导体材料层和遮光层的结构的图。
74.图7b是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的第一导电层和遮光层的结构的图。
75.图7c是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的第二导电层和遮光层的结构的图。
76.图8a是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的节点连接线、第一连接焊盘、辅助电容器电极、相应电压供应线和防漏晶体管的有源层的结构的图。
77.图8b是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的第二导电层、第三导电层和相应电压供应线的结构的图。
78.图9a是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的第二导电层和第三导电层的结构的图。
79.图9b是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的第一信号线层和第二信号线层的结构的图。
80.图10a是示出根据本公开的一些实施例中的阵列基板中的同一级的两个相邻像素驱动电路的结构的图。
81.图10b是示出图10a中所示的阵列基板中的两个相邻像素驱动电路的遮光层的结构的图。
82.图10c是示出图10a中所示的阵列基板中的两个相邻像素驱动电路的第一半导体
材料层的结构的图。
83.图10d是示出图10a中所示的阵列基板中的两个相邻像素驱动电路的第一导电层的结构的图。
84.图10e是示出图10a中所示的阵列基板中的两个相邻像素驱动电路的第二导电层的结构的示意图。
85.图10f是示出图10a中所示的阵列基板中的两个相邻像素驱动电路的第二半导体材料层的结构的图。
86.图10g是示出图10a中所示的阵列基板中的两个相邻像素驱动电路的第三导电层的结构的图。
87.图10h是示出图10a中所示的阵列基板中的延伸穿过钝化层、第二层间电介质层、第一层间电介质层、绝缘层和栅极绝缘层的通孔的图。
88.图10i是示出图10a中所示的阵列基板中的延伸穿过钝化层和第二层间电介质层的通孔的图。
89.图10j是示出图10a中所示的阵列基板中的两个相邻像素驱动电路的第一信号线层的结构的图。
90.图10k是示出图10a中所示的阵列基板中的延伸穿过第一平坦化层的通孔的图。
91.图10l是示出图10a中所示的阵列基板中的延伸穿过钝化层、第二层间电介质层、第一层间电介质层、绝缘层和栅极绝缘层的通孔的图。
92.图10m是示出图10a中所示的阵列基板中的两个相邻像素驱动电路的第二信号线层的结构的图。
93.图10n是示出图10a中所示的阵列基板中的延伸穿过第二平坦化层的通孔的图。
94.图10o是示出图10a中所示的阵列基板中的两个相邻像素驱动电路的第一导电层和第三导电层的结构的图。
95.图11a是示出根据本公开的一些实施例中在阵列基板中第二信号线层、第二平坦化层、阳极层以及像素限定层的结构的图。
96.图11b是示出根据本公开的一些实施例中在阵列基板中的第二信号线层的结构的图。
97.图11c是示出根据本公开的一些实施例中在阵列基板中的第二平坦化层的结构的图。
98.图11d是示出根据本公开的一些实施例中在阵列基板中的阳极层的结构的图。
99.图11e是示出根据本公开的一些实施例中在阵列基板中的像素限定层的结构的图。
100.图12是根据本公开的一些实施例中在图像显示阶段操作显示设备的时序图。
具体实施方式
101.现在将参考以下实施例更具体地描述本公开。应当注意，本文中呈现的一些实施例的以下描述仅用于说明和描述的目的。其不是穷举的或限于所公开的精确形式。
102.本公开尤其提供了一种阵列基板和显示设备，其基本上克服了由于现有技术的限制和缺点而导致的一个或多个问题。在一个方面，本公开提供了一种阵列基板。在一些实施
例中，阵列基板包括包括多个像素驱动电路和分别连接到所述多个像素驱动电路的多个发光元件。在一些实施例中，各个像素驱动电路包括驱动晶体管、存储电容器和防漏晶体管，所述防漏晶体管的栅极连接到多个第二栅线中的相应第二栅线、第一电极连接到所述存储电容器的第一电容器电极、以及第二电极连接到第一复位晶体管的第二电极。可选地，所述驱动晶体管的有源层和所述防漏晶体管的有源层至少通过绝缘层彼此间隔开。可选地，所述驱动晶体管的有源层包括第一半导体材料。可选地，所述防漏晶体管的有源层包括不同于所述第一半导体材料的第二半导体材料。
103.在本阵列基板中可以使用各种适当的像素驱动电路。适当的驱动电路的示例包括3t1c、2t1c、4t1c、4t2c、5t2c、6t1c、7t1c、7t2c、8t1c和8t2c。在一些实施例中，多个像素驱动电路中的相应一个是8t1c驱动电路。在本阵列基板中可以使用各种适当的发光元件。适当的发光元件的示例包括有机发光二极管、量子点发光二极管和微发光二极管。可选地，所述发光元件为微发光二极管。可选地，发光元件是包括有机发光层的有机发光二极管。
104.图1是根据本公开的一些实施例中的阵列基板的平面图。参照图1，阵列基板包括子像素sp阵列。每个子像素包括电子组件，例如发光元件。在一个示例中，发光元件由相应像素驱动电路pdc驱动。阵列基板包括多个第一栅线gl1、多个第二栅线gl2、多个数据线dl、多个电压供应线vdd和相应第二电压供应线(例如，低电压供应线vss)。各个子像素sp的发光由相应像素驱动电路pdc驱动。在一个示例中，高电压信号(例如，vdd信号)通过多个电压供应线vdd中的相应高电压供应线输入到连接到发光元件的阳极的相应像素驱动电路pdc；低电压信号(例如，vss信号)通过低电压供应线vss输入到发光元件的阴极。高电压信号(例如，vdd信号)和低电压信号(例如，vss信号)之间的电压差是驱动电压δv，其驱动发光元件发光。
105.图2是示出根据本公开的一些实施例中的像素驱动电路的结构的电路图。参照图2，在一些实施例中，像素驱动电路包括驱动晶体管td；具有第一电容器电极ce1和第二电容器电极ce2的存储电容器cst；第一晶体管t1，其具有连接到多个第一栅线中的相应第一栅线gl的栅极、连接到多个数据线中的相应数据线dl的第一电极、以及连接到驱动晶体管td的第一电极的第二电极；第二晶体管t2，其具有连接到多个第一栅线中的相应第一栅线gl的栅极、连接到防漏晶体管的第二电极和第一复位晶体管的第二电极的第一电极、以及连接到驱动晶体管td的第二电极和第四晶体管t4的第一电极的第二电极；第三晶体管t3，其具有连接到多个发光控制信号线中的相应发光控制信号线em的栅极、连接到多个电压供应线中的相应电压供应线vdd和存储电容器的第二电容器电极ce2的第一电极、以及连接到驱动晶体管td的第一电极和第一晶体管t1的第二电极的第二电极；第四晶体管t4，其具有连接到相应发光控制信号线em的栅极、连接到驱动晶体管td的第二电极和第二晶体管t2的第二电极的第一电极、以及连接到相应发光元件le的阳极的第二电极；第一复位晶体管tr1，其具有连接到多个复位控制信号线的当前级中的相应复位控制信号线rstn的栅极、连接到多个第一复位信号线中的相应第一复位信号线vint1的第一电极、以及连接到第二晶体管t2的第一电极和防漏晶体管tlp的第二电极的第二电极；第二复位晶体管tr2，其具有连接到多个复位控制信号线的下一级中的相应复位控制信号线rst(n+1)的栅极、连接到多个第二复位信号线中的相应第二复位信号线vint2的第一电极、以及连接到相应发光元件le的阳极和第四晶体管t4的第二电极的第二电极。在一些实施例中，本像素驱动电路还包括防
漏晶体管tlp，其具有连接至多个第二栅线中的相应第二栅线gln的栅极、连接至第一电容器电极ce1与驱动晶体管td的栅极的第一电极、以及连接至第一复位晶体管tr1的第二电极与第二晶体管t2的第一电极的第二电极。第二电容器电极ce2连接至相应电压供应线和第三晶体管t3的第一电极。
106.像素驱动电路还包括第一节点n1、第二节点n2、第三节点n3以及第四节点n4。第一节点n1连接至驱动晶体管td的栅极、第一电容器电极ce1以及防漏晶体管tlp的第一电极。第二节点n2连接至第三晶体管t3的第二电极、第一晶体管t1的第二电极、以及驱动晶体管td的第一电极。第三节点n3连接至驱动晶体管td的第二电极、第二晶体管t2的第二电极、以及第四晶体管t4的第一电极。第四节点n4连接至第四晶体管t4的第二电极、第二复位晶体管tr2的第二电极、以及发光元件le的阳极。
107.在一些实施例中，阵列基板包括多个子像素。在一些实施例中，多个子像素包括各个第一子像素、各个第二子像素、各个第三子像素和各个第四子像素。可选地，阵列基板的各个像素包括相应第一子像素、相应第二子像素、相应第三子像素和相应第四子像素。阵列基板中的多个子像素以阵列布置。在一个示例中，多个子像素的阵列包括s1-s2-s3-s4格式重复阵列，其中s1代表相应第一子像素，s2代表相应第二子像素，s3代表相应第三子像素，以及s4代表相应第四子像素。在另一示例中，s1-s2-s3-s4格式是c1-c2-c3-c4格式，其中c1代表第一颜色的相应第一子像素，c2代表第二颜色的相应第二子像素，c3代表第三颜色的相应第三子像素，c4代表第四颜色的相应第四子像素。在另一示例中，s1-s2-s3-s4格式是c1-c2-c3-c2’格式，其中c1代表第一颜色的相应第一子像素，c2代表第二颜色的相应第二子像素，c3代表第三颜色的相应第三子像素，c2’代表第二颜色的相应第四子像素。在另一示例中，c1-c2-c3-c2’格式为r-g-b-g格式，其中各个第一子像素为红色子像素，各个第二子像素为绿色子像素，各个第三子像素为蓝色子像素，各个第四子像素为绿色子像素。
108.在一些实施例中，阵列基板的多个子像素的最小重复单元包括相应第一子像素、相应第二子像素、相应第三子像素和相应第四子像素。可选地，各个第一子像素、各个第二子像素、各个第三子像素和各个第四子像素中的每一个包括第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第一复位晶体管tr1、第二复位晶体管tr2、防漏晶体管tlp和驱动晶体管td。
109.图3a是示出根据本公开的一些实施例中的阵列基板中的同一级的两个相邻像素驱动电路的结构的图。图3b是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的遮光层的结构的图。图3c是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的第一半导体材料层的结构的图。图3d是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的第一导电层的结构的图。图3e是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的第二导电层的结构的图。图3f是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的第二半导体材料层的结构的图。图3g是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的第三导电层的结构的图。图3h是示出图3a中所示的阵列基板中的延伸穿过钝化层、第二层间电介质层、第一层间电介质层、绝缘层和栅极绝缘层的通孔的图。图3i是示出图3a中所示的阵列基板中的延伸穿过钝化层和第二层间电介质层的通孔的图。图3j是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的第一信号线层的结构的图。图3k是示出图3a中所示的阵列基板中的延伸穿过第一平坦化层的通孔的图。图3l是示出图3a中所示的阵
列基板中的延伸穿过钝化层、第二层间电介质层、第一层间电介质层、绝缘层和栅极绝缘层的通孔的图。图3m是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的第二信号线层的结构的图。图3n是示出图3a中所示的阵列基板中的延伸穿过第二平坦化层的通孔的图。图3o是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的阳极层的结构的图。图3p是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的像素限定层的结构的图。
110.图4a是沿图3a中的a-a’线的截面图。图4b是沿图3a中的b-b’线的截面图。图4c是沿图3a中的c-c’线的截面图。图4d是沿图3a中的d-d’线的截面图。图4e是沿图3a中的e-e’线的截面图。
111.参照图3a至图3p以及图4a至图4e，在一些实施例中，彼此直接相邻且在当前级中的第一像素驱动电路的对应层和第二像素驱动电路的对应层彼此(例如，关于垂直于阵列基板的主表面且实质上平行于图3a中的数据线的平面)实质上镜像对称。
112.参照图3a至图3p以及图4a至图4e，在一些实施例中，阵列基板包括基底基板bs；在基底基板bs上的遮光层lsl；缓冲层buf，其位于遮光层lsl远离基底基板bs的一侧；第一半导体材料层sml1，其位于缓冲层buf远离基底基板bs的一侧；栅极绝缘层gi，其位于第一半导体材料层sml1远离基底基板bs的一侧；第一导电层gate1，其位于栅极绝缘层gi远离第一半导体材料层sml1的一侧；绝缘层in，其位于第一导电层gate1远离栅极绝缘层gi的一侧；第二导电层gate2，其位于绝缘层in远离第一导电层gate1的一侧；第一层间电介质层ild1，其位于第二导电层gate2远离绝缘层in的一侧；第二半导体材料层sml2，其位于第一层间电介质层ild1远离第二导电层gate2的一侧；第二层间电介质层ild2，其位于第二半导体材料层sml2远离第一层间电介质层ild1的一侧；第三导电层gate3，其位于第二层间电介质层ild2远离第二半导体材料层sml2的一侧；钝化层pvx，其位于第三导电层gate3远离第二层间电介质层ild2的一侧；第一信号线层sd1，其位于钝化层pvx远离第三导电层gate3的一侧；第一平坦化层pln1，其位于第一信号线层sd1远离钝化层pvx的一侧；第二信号线层sd2，其位于第一平坦化层pln1远离第一信号线层sd1的一侧；第二平坦化层pln2，其位于第二信号线层sd2远离第一平坦化层pln1的一侧；阳极层ad，其位于第二平坦化层pln2远离第二信号线层sd2的一侧；以及像素限定层pdl，其位于阳极层ad远离第二平坦化层pln2的一侧。
113.参考图2、图3a、图3b以及图4a至图4e，在一些实施例中，遮光层lsl包括遮光件ls。各种适当的材料和各种适当的制造方法可以用于制造遮光层lsl。例如，金属材料可以通过等离子体增强化学气相沉积(pecvd)工艺沉积在基板上。用于制造遮光层lsl的适当金属材料的示例包括但不限于铝、铬、钨、钛、钽、钼、铜以及包含它们的合金或叠层。
114.参照图2、图3a、图3c以及图4a至图4e，在一些实施例中，第一半导体材料层sml1至少包括像素驱动电路的多个晶体管的有源层，多个晶体管包括第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第一复位晶体管tr1、第二复位晶体管tr2以及驱动晶体管td。可选地，第一半导体材料层sml1还包括像素驱动电路的多个晶体管的第一电极的至少相应部分，多个晶体管包括第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第一复位晶体管tr1、第二复位晶体管tr2和驱动晶体管td。可选地，第一半导体材料层sml1还包括像素驱动电路的多个晶体管的第二电极的至少相应部分，多个晶体管包括第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第一复位晶体管tr1、第二复位晶体管tr2和驱动晶体管td。可选地，第一半导体材料层sml1包括像素驱动电路的多个晶体管的有
源层、第一电极和第二电极，多个晶体管包括第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第一复位晶体管tr1、第二复位晶体管tr2和驱动晶体管td。各种适当的半导体材料可用于制造第一半导体材料层sml1。用于制造第一半导体材料层sml1的半导体材料的示例包括硅基半导体材料，例如多晶硅、单晶硅和非晶硅。
115.在图3c中，左侧的像素驱动电路标注有标签，其指示像素驱动电路中的多个晶体管(t1、t2、t3、t4、tr1、tr2和td)中的每一个的组件。例如，第一晶体管t1包括有源层act1、第一电极s1和第二电极d1。第二晶体管t2包括有源层act2、第一电极s2和第二电极d2。第三晶体管t3包括有源层act3、第一电极s3和第二电极d3。第四晶体管t4包括有源层act4、第一电极s4和第二电极d4。第一复位晶体管tr1包括有源层actr1、第一电极sr1和第二电极dr1。第二复位晶体管tr2包括有源层actr2、第一电极sr2和第二电极dr2。驱动晶体管td包括有源层actd、第一电极sd和第二电极dd。
116.可选地，各个晶体管(t1、t2、t3、t4、tr1、tr2和td)的有源层(act1、act2、act3、act4、actr1、act2和actd)、第一电极(s1、s2、s3、s4、sr1、sr2和sd)以及第二电极(d1、d2、d3、d4、dr1、dr2和dd)在同一层。
117.在一些实施例中，像素驱动电路中的各个晶体管(t1、t2、t3、t4、tr1、tr2和td)的有源层(act1、act2、act3、act4、actr1、act2和actd)、第一电极(s1、s2、s3、s4、sr1、se2和sd)以及第二电极(d1、d2、d3、d4、dr1、dr2和dd)是一体结构的一部分。
118.参照图3c，分别来自彼此直接相邻且在当前级的第一像素驱动电路和第二像素驱动电路的第二复位晶体管(例如，tr2)形成一体结构。在一个示例中，分别来自彼此直接相邻且在当前级中的第一像素驱动电路和第二像素驱动电路的第二复位晶体管(例如，tr2)的第一电极(例如，sr2)彼此直接连接，借此形成一体结构。参看图4e，相应第二复位信号线vint2通过延伸穿过钝化层pvx、第二层间电介质层ild2、第一层间电介质层ild1、绝缘层in和栅极绝缘层gi的第八通孔v8连接到包括第二复位晶体管tr2的第一电极sr2和在相邻像素驱动电路中的第二复位晶体管的第一电极sr2’的一体结构。参照图3c与图4e，相应第二复位信号线vint2在基底基板bs上的正投影与一体结构在基底基板bs上的正投影至少部分重叠。
119.参照图2、图3a、图3d以及图4a至图4e，在一些实施例中，第一导电层gate1包括多个第一栅线(例如，相应第一栅线gl)、多个发光控制信号线(例如，相应发光控制信号线em)、多个复位控制信号线(例如，当前级中的相应复位控制信号线rstn、下一级中的相应复位控制信号线rst(n+1))以及存储电容器cst的第一电容器电极ce1。各种适当的电极材料和各种适当的制造方法可用于制造第一导电层gate1。例如，导电材料可以通过等离子体增强化学气相沉积(pecvd)工艺沉积在基板上并被图案化。用于制造第一导电层gate1的适当导电材料的示例包括但不限于铝、铜、钼、铬、铝铜合金、铜钼合金、钼铝合金、铝铬合金、铜铬合金、钼铬合金、铜钼铝合金等。可选地，多个第一栅线(例如，相应第一栅线gl)、多个发光控制信号线(例如，相应发光控制信号线em)、多个复位控制信号线(例如，在当前级中的相应复位控制信号线rstn、在下一级中的相应复位控制信号线rst(n+1))和存储电容器cst的第一电容器电极ce1在同一层中。
120.如本文所用，术语“同一层”是指在同一步骤中同时形成的层之间的关系。在一个示例中，当多个第一栅线与第一电容器电极ce1是由在同一材料层中进行的同一图案化过
程的一个或多个步骤所形成时，多个第一栅线与第一电容器电极ce1位于同一层中。在另一个示例中，通过同时执行形成多个第一栅线的步骤以及形成第一电容器电极ce1的步骤，多个第一栅线与第一电容器电极ce1可形成于同一层。术语“同一层”并不总是意味着在截面图中层的厚度或层的高度是相同的。
121.参照图2、图3a、图3e以及图4a至图4e，在一些实施例中，第二导电层gate2包括多个第二栅线的至少多个部分(例如，第一分支gln_b1)、辅助电容器电极ace和存储电容器cst的第二电容器电极ce2。各种适当的电极材料和各种适当的制造方法可用于制造第二导电层gate2。例如，导电材料可以通过等离子体增强化学气相沉积(pecvd)工艺沉积在基板上并被图案化。用于制造第二导电层gate2的适当导电材料的示例包括但不限于铝、铜、钼、铬、铝铜合金、铜钼合金、钼铝合金、铝铬合金、铜铬合金、钼铬合金、铜钼铝合金等。可选地，多个第二栅线的至少多个部分(例如，第一分支gln_b1)、辅助电容器电极ace和存储电容器cst的第二电容器电极ce2位于同一层中。
122.参照图2、图3a、图3f以及图4a至图4e，在一些实施例中，第二半导体材料层sml2至少包括防漏晶体管tlp的有源层。可选地，第二半导体材料层sml2还包括防漏晶体管tlp的第一电极的至少一部分。可选地，第二半导体材料层sml2还包括防漏晶体管tlp的第二电极的至少一部分。可选地，第二半导体材料层sml2包括防漏晶体管tlp的有源层、第一电极和第二电极。在本阵列基板中，至少防漏晶体管tlp的有源层处于至少与像素驱动电路的其它晶体管的有源层不同的层中。各种适当的半导体材料可用于制造第二半导体材料层sml2。用于制造第二半导体材料层sml2的半导体材料的示例包括基于金属氧化物的半导体材料(如，氧化铟镓锌)和基于金属氮氧化物的半导体材料(如，氮氧化锌)。
123.在图3f中，左侧的像素驱动电路标注有标签，其指示像素驱动电路中的防漏晶体管tlp的组件。例如，防漏晶体管tlp包括有源层actlp、第一电极slp、以及第二电极dlp。可选地，防漏晶体管tlp的有源层actlp、第一电极slp和第二电极dlp在同一层中。参考图3a、图3c、图3f和图4a至图4e，驱动晶体管td的有源层actd和防漏晶体管tlp的有源层actlp通过至少绝缘层in彼此隔开；驱动晶体管td的有源层actd包括第一半导体材料；并且防漏晶体管tlp的有源层actlp包括不同于第一半导体材料的第二半导体材料。
124.参考图2、图3a、图3g和图4a至图4e，在一些实施例中，第三导电层gate3包括多个第二栅线的至少多个部分(例如，第二分支gln_b2)和多个第一复位信号线(例如，当前级中的相应第一复位信号线vint1和下一级中的相应第一复位信号线vint1(n+1))。各种适当的电极材料和各种适当的制造方法可用于制造第三导电层gate3。例如，导电材料可以通过等离子体增强化学气相沉积(pecvd)工艺沉积在基板上并被图案化。用于制造第三导电层gate3的合适导电材料的示例包括但不限于铝、铜、钼、铬、铝铜合金、铜钼合金、钼铝合金、铝铬合金、铜铬合金、钼铬合金、铜钼铝合金等。可选地，多个第二栅线的至少多个部分(例如，第二分支gln_b2)和多个第一复位信号线(例如，当前级中的相应第一复位信号线vint1和下一级中的相应第一复位信号线vint1(n+1))在同一层中。
125.图9a是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的第二导电层和第三导电层的结构的图。在一些实施例中，参考图9a，相应第二栅线gln包括在两个不同层中的第一分支gln_b1和第二分支gln_b2。可选地，第一分支gln_b1在第二导电层gate2中，第二分支gln_b2在第三导电层gate3中。如图3a和图4a所示，在一些实施例中，第一分支
gln_b1在基底基板bs上的正投影与第二分支gln_b2在基底基板bs上的正投影至少部分重叠。
126.参考图2、图3a、图3j和图4a至图4e，在一些实施例中，第一信号线层sd1包括多个第二复位信号线(例如，在当前级中的相应第二复位信号线vint2和在前一级中的相应第二复位信号线vint2(n-1))、节点连接线cln、第一连接焊盘cp1、第二连接焊盘cp2、电压连接焊盘vcp和中继电极re。各种适当的导电材料和各种适当的制造方法可用于制造第一信号线层sd1。例如，导电材料可以通过等离子体增强化学气相沉积(pecvd)工艺沉积在基板上并被图案化。用于制造第一信号线层的适当导电材料的示例包括但不限于铝、铜、钼、铬、铝铜合金、铜钼合金、钼铝合金、铝铬合金、铜铬合金、钼铬合金、铜钼铝合金等。可选地，多个第二复位信号线(例如，在当前级中的相应第二复位信号线vint2和在前一级中的相应第二复位信号线vint2(n-1))、节点连接线cln、第一连接焊盘cp1、第二连接焊盘cp2、电压连接焊盘vcp和中继电极re位于同一层中。通过具有多个第一复位信号线vint1和多个第二复位信号线vint2，第一复位晶体管tr1和第二复位晶体管tr2可被分别连接到不同的复位信号线。通过具有这种独特的结构，可以进一步稳定在各个发光元件的阳极处的参考电压电平，极大地增强了在一帧图像的不同时间段之间的亮度均匀性。
127.在一些实施例中，节点连接线cln将像素驱动电路的各个组件连接到节点n1。参考图4a，节点连接线cln将防漏晶体管tlp的第一电极slp连接至第一电容器电极ce1，第一电容器电极ce1用作驱动晶体管td的栅极。节点连接线cln通过延伸穿过钝化层pvx和第二层间电介质层ild2的第三通孔v3连接到防漏晶体管tlp的第一电极slp。节点连接线cln通过延伸穿过钝化层pvx、第二层间电介质层ild2、第一层间电介质层ild1和绝缘层in的第四通孔v4连接到第一电容器电极ce1。节点连接线cln通过延伸穿过钝化层pvx、第二层间电介质层ild2和第一层间电介质层ild1的第五通孔v5连接到辅助电容器电极ace。
128.参考图2、图3a、图3d、图4a、图4b图4c和图6，在一些实施例中，在孔区域h中，不存在第二电容器电极ce2的一部分。可选地，除了其中不存在第二电容器电极ce2的一部分的孔区域h之外，第二电容器电极ce2在基底基板bs上的正投影实质上覆盖第一电容器电极ce1在基底基板bs上的正投影。在一个示例中，除了其中不存在第二电容器电极ce2的一部分的孔区域h外，第二电容器电极ce2在基底基板bs上的正投影完全覆盖第一电容器电极ce1在基底基板bs上的正投影并留有余量。可选地，第五通孔v5延伸穿过钝化层pvx、第二层间电介质层ild2、第一层间电介质层ild1、孔区域h和绝缘层in。
129.在一些实施例中，参考图3a、图3e、图3g、图3j和图4a，节点连接线cln跨过在当前级中的相应第二栅线gln。图5a是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的第二导电层、第三导电层和第一信号线层的结构的图。如图5a所示，节点连接线cln跨过第二导电层gate2中的第一分支gln_b1和第三导电层gate3中的第二分支gln_b2。
130.图5b是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的第二导电层和第一信号线层的结构的图。参照图5b，第一分支gln_b1包括在一区域中的第一部分p1和在该区域外的第二部分p2，所述区域由分别来自两个直接相邻的像素驱动电路且在同一级(例如，当前级)的节点连接线和分别来自该两个直接相邻的像素驱动电路且在同一级(例如，当前级)的第一连接焊盘围成。参照图3a、图3f、图4a与图5b，第一部分p1为第一分支gln_b1的分别跨过分别来自两个直接相邻的像素驱动电路且在同一级(例如，当前级)的防
漏晶体管的有源层的一部分。在一些实施例中，第一部分p1具有沿垂直于第一分支gln_b1的延伸方向的方向的第一平均宽度w1；第二部分p2具有沿垂直于第一分支gln_b1的延伸方向的方向的第二平均宽度w2；并且第一平均宽度w1大于第二平均宽度w2。
131.图5c是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的第三导电层和第一信号线层的结构的图。参照图5c，第二分支gln_b2包括在一区域中的第三部分p3和在该区域外的第四部分p4，所述区域由分别来自两个直接相邻的像素驱动电路且在同一级(例如，当前级)的节点连接线和分别来自该两个直接相邻的像素驱动电路且在同一级(例如，当前级)的第一连接焊盘围成。参照图3a、图3f、图4a与图5c，第三部分p3为第二分支gln_b2的分别跨过分别来自两个直接相邻的像素驱动电路且在同一级(例如，当前级)的防漏晶体管的有源层的一部分。在一些实施例中，第三部分p3具有沿垂直于第二分支gln_b2的延伸方向的方向的第三平均宽度w3；第四部分p4具有沿垂直于第二分支gln_b2的延伸方向的方向的第四平均宽度w4；并且第三平均宽度w3大于第四平均宽度w4。
132.参考图2、图3a、图3m和图4a至图4e，在一些实施例中，第二信号线层sd2包括多个电压供应线(例如，相应电压供应线vdd)、多个数据线(例如，相应数据线dl)和阳极接触焊盘acp。各种适当的导电材料和各种适当的制造方法可用于制造第二信号线层sd2。例如，导电材料可以通过等离子体增强化学气相沉积(pecvd)工艺沉积在基板上并被图案化。用于制造第二信号线层sd2的合适导电材料的示例包括但不限于铝、铜、钼、铬、铝铜合金、铜钼合金、钼铝合金、铝铬合金、铜铬合金、钼铬合金、铜钼铝合金等。可选地，多个电压供应线(例如，相应电压供应线vdd)、多个数据线(例如，相应数据线dl)和阳极接触焊盘acp在同一层中。
133.参考图2、图3a、图3j和图4d，在一些实施例中，中继电极re通过延伸穿过钝化层pvx、第二层间电介质层ild2、第一层间电介质层ild1、绝缘层in和栅极绝缘层gi的第九通孔v9连接到第四晶体管t4的第二电极d4和第二复位晶体管tr2的第二电极dr2。阳极接触焊盘acp通过延伸穿过第一平坦化层pln1的第十通孔v10连接到中继电极re。
134.参考图2、图3a、图3j和图4b，在一些实施例中，电压连接焊盘vcp通过延伸穿过钝化层pvx、第二层间电介质层ild2、第一层间电介质层ild1、绝缘层in和栅极绝缘层gi的第十一通孔v11连接至第三晶体管t3(例如，连接至第三晶体管t3的第一电极s3)。多个电压供应线中的相应电压供应线vdd通过延伸穿过第一平坦化层pln1的第十二通孔v12连接到电压连接焊盘vcp。电压连接焊盘vcp通过延伸穿过钝化层pvx、第二层间电介质层ild2和第一层间电介质层ild1的第十三通孔v13连接到存储电容器cst的第二电容器电极ce2。
135.参考图2、图3a、图3j和图4e，在一些实施例中，多个第二复位信号线中的相应第二复位信号线vint2通过延伸穿过钝化层pvx、第二层间电介质层ild2、第一层间电介质层ild1、绝缘层in和栅极绝缘层gi的第八通孔v8连接到第二复位晶体管tr2(例如，连接到第二复位晶体管tr2的第一电极sr2)。相应第二复位信号线vint2通过延伸穿过钝化层pvx、第二层间电介质层ild2、第一层间电介质层ild1、绝缘层in和栅极绝缘层gi的第八通孔v8连接到包括第二复位晶体管tr2的第一电极sr2和相邻像素驱动电路中的第二复位晶体管的第一电极sr2’的一体结构。
136.参照图2、图3a、图3j与图4c，在一些实施例中，第二连接焊盘cp2连接第一复位晶体管tr1的第一电极sr1与多个第一复位信号线中的相应第一复位信号线vint1。第二连接
焊盘cp2通过延伸穿过钝化层pvx的第六通孔v6连接到相应第一复位信号线vint1，并通过延伸穿过钝化层pvx、第二层间电介质层ild2、第一层间电介质层ild1、绝缘层in和栅极绝缘层gi的第七通孔v7连接到第一复位晶体管tr1的第一电极sr1。
137.参见图2、图3a、图3j和图4a，在一些实施例中，第一连接焊盘cp1连接防漏晶体管tlp的第二电极dlp和第一复位晶体管tr1的第二电极dr1。第一连接焊盘cp1通过延伸穿过钝化层pvx和第二层间电介质层ild2的第一通孔v1连接到防漏晶体管tlp的第二电极dlp，并且通过延伸穿过钝化层pvx、第二层间电介质层ild2、第一层间电介质层ild1、绝缘层in和栅极绝缘层gi的第二通孔v2连接到第一复位晶体管tr1的第二电极dr1和第二晶体管t2的第一电极s2。
138.参照图2、图3a、图3o以及图4a至图4e，在一些实施例中，阵列基板还包括阳极层ad。
139.参照图2、图3a、图3p以及图4a至图4e，在一些实施例中，阵列基板还包括像素限定层pdl。像素限定层pdl限定子像素开口sa，发光层通过子像素开口sa分别连接到相应像素驱动电路中的阳极。
140.图6是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的第一导电层和第二导电层的结构的图。参照图6，辅助电容器电极ace在基底基板上的正投影与相应第一栅线gl在基底基板上的正投影至少部分重叠。参考图2，相应第一栅线gl连接到第一晶体管t1的栅极和第二晶体管t2的栅极。参照图6，阵列基板还包括辅助电容器，其包括辅助电容器电极ace与多个第一栅线中的相应第一栅线gl的一部分。通过具有形成辅助电容的这种独特结构，可以进一步优化各个像素驱动电路的数据范围。辅助电容器电极ace连接到相应像素驱动电路的n1节点。通过相应第一栅线gl的栅极驱动信号的上升沿可以有效地升高辅助电容器电极ace处的电压电平，从而升高连接到辅助电容器电极ace的n1节点处的电压电平，抑制显示面板在暗状态下的数据电压。参照图4a，可选地，辅助电容器还包括遮光件ls的一部分，且辅助电容包括位于辅助电容器电极ace与相应第一栅线gl的一部分之间的第一辅助电容，以及位于相应第一栅线gl的一部分与遮光件ls的一部分之间的第二辅助电容。可选地，遮光件ls被提供有与相应电压供应线vdd相同的电压信号。在一个示例中，遮光件ls电连接到阵列基板的外围区域中的外围电压供应线，该外围电压供应线电连接到多个电压供应线。
141.参照图4a，在一些实施例中，辅助电容器电极ace与相应第一栅线gl的一部分通过绝缘层in间隔开。相应第一栅线gl的一部分和遮光件ls的一部分至少通过栅极绝缘层gi和缓冲层buf间隔开。栅极绝缘层gi和缓冲层buf的组合厚度远大于绝缘层in的厚度。因此，第一辅助电容远大于第二辅助电容。可选地，第二辅助电容是可忽略的。
142.图7a是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的第一半导体材料层和遮光层的结构的图。参考图7a，在一些实施例中，遮光件ls在基底基板上的正投影覆盖驱动晶体管td的有源层actd在基底基板上的正投影的至少50％(例如，至少55％、至少60％、至少65％、至少70％、至少75％、至少80％、至少85％、至少90％、至少95％、至少98％、至少99％或100％)。通过具有至少部分覆盖驱动晶体管td的遮光件ls的这种独特结构，可以进一步改善驱动晶体管td的滞后特性，从而提高像素亮度的恢复率。
143.图7b是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的第一导电层和
遮光层的结构的图。参考图7b，在一些实施例中，遮光件ls在基底基板上的正投影覆盖存储电容器的第一电容器电极ce1在基底基板上的正投影的至少50％(例如，至少55％、至少60％、至少65％、至少70％、至少75％、至少80％、至少85％、至少90％、至少95％、至少98％、至少99％或100％)。
144.图7c是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的第二导电层和遮光层的结构的图。参考图7c，在一些实施例中，遮光件ls在基底基板上的正投影覆盖存储电容器的第二电容器电极ce2在基底基板上的正投影的至少50％(例如，至少55％、至少60％、至少65％、至少70％、至少75％、至少80％、至少85％、至少90％、至少95％、至少98％、至少99％或100％)。在一些实施例中，遮光件ls在基底基板上的正投影覆盖辅助电容器电极ace在基底基板上的正投影的至少50％(例如，至少55％、至少60％、至少65％、至少70％、至少75％、至少80％、至少85％、至少90％、至少95％、至少98％、至少99％或100％)。
145.图8a是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的节点连接线、第一连接焊盘、辅助电容器电极、相应电压供应线和防漏晶体管的有源层的结构的示意图。参考图8a，在一些实施例中，相应电压供应线vdd在基底基板上的正投影覆盖防漏晶体管的有源层actlp在基底基板上的正投影的至少50％(例如，至少55％、至少60％、至少65％、至少70％、至少75％、至少80％、至少85％、至少90％、至少95％、至少98％、至少99％或100％)。通过具有这种独特的结构，可以防止光照射在防漏晶体管的有源层actlp上。
146.在一些实施例中，相应电压供应线vdd在基底基板上的正投影覆盖节点连接线cln在基底基板上的正投影的至少50％(例如，至少55％、至少60％、至少65％、至少70％、至少75％、至少80％、至少85％、至少90％、至少95％、至少98％、至少99％或100％)。图9b是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的第一信号线层和第二信号线层的结构的图。参照图9b，相应电压供应线vdd的至少一部分和节点连接线cln的至少一部分具有共形轮廓(conforming contour)。在它们具有共形轮廓的区域中，相应电压供应线vdd和节点连接线cln的边缘彼此间隔开小于3μm的距离。
147.在一些实施例中，相应电压供应线vdd在基底基板上的正投影覆盖第一连接焊盘cp1在基底基板上的正投影的至少50％(例如，至少55％、至少60％、至少65％、至少70％、至少75％、至少80％、至少85％、至少90％、至少95％、至少98％、至少99％或100％)。在一些实施例中，相应电压供应线vdd在基底基板上的正投影覆盖辅助电容器电极ace在基底基板上的正投影的至少50％(例如，至少55％、至少60％、至少65％、至少70％、至少75％、至少80％、至少85％、至少90％、至少95％、至少98％、至少99％或100％)。参照图9b，相应电压供应线vdd的至少一部分和相应第一连接焊盘cp1的至少一部分具有共形的轮廓。在它们具有共形轮廓的区域中，相应电压供应线vdd和第一连接焊盘cp1的边缘彼此隔开小于3μm的距离。
148.参看图8a，在一些实施例中，分别连接到第一像素驱动电路pdc1和第二像素驱动电路pdc2的第一相应电压供应线和第二相应电压供应线彼此连接，从而形成一体结构us。在一个示例中，在一体结构us中，第一相应电压供应线与第二相应电压供应线之间的边界可为分别来自第一像素驱动电路pdc1和第二像素驱动电路pdc2的防漏晶体管的有源层之间的虚拟线。在另一示例中，在一体结构us中，第一相应电压供应线和第二相应电压供应线之间的边界可以由镜像对称平面限定，该镜像对称平面限定了彼此直接相邻且在当前级中
的第一像素驱动电路的对应层和第二像素驱动电路的对应层之间的镜像对称，该镜像对称平面垂直于阵列基板的主表面并且基本上平行于图3a中的数据线。
149.第一像素驱动电路pdc1和第二像素驱动电路pdc2彼此直接相邻，并处于同一级(例如，当前级)。在一些实施例中，一体结构us在基底基板上的正投影分别覆盖第一像素驱动电路pdc1和第二像素驱动电路pdc2的防漏晶体管的有源层在基底基板上的正投影的至少50％(例如，至少55％、至少60％、至少65％、至少70％、至少75％、至少80％、至少85％、至少90％、至少95％、至少98％、至少99％或100％)，分别覆盖第一像素驱动电路pdc1和第二像素驱动电路pdc2的节点连接线在基底基板上的正投影的至少50％(例如，至少55％、至少60％、至少65％、至少70％、至少75％、至少80％、至少85％、至少90％、至少95％、至少98％、至少99％或100％)，分别覆盖第一像素驱动电路pdc1和第二像素驱动电路pdc2的第一连接焊盘在基底基板上的正投影的至少50％(例如，至少55％、至少60％、至少65％、至少70％、至少75％、至少80％、至少90％、至少95％、至少98％、至少99％或100％)，并且分别覆盖第一像素驱动电路pdc1和第二像素驱动电路pdc2的辅助电容器电极在基底基板上的正投影的至少50％(例如，至少55％、至少60％、至少65％、至少70％、至少75％、至少80％、至少85％、至少90％、至少95％、至少98％、至少99％或100％)。
150.图8b是示出图3a中所示的阵列基板中的两个相邻像素驱动电路的第二导电层、第三导电层和相应电压供应线的结构的图。参考图8b，在一些实施例中，相应电压供应线vdd在基底基板上的正投影覆盖第一分支gln_b1的第一部分p1在基底基板上的正投影的至少50％(例如，至少55％、至少60％、至少65％、至少70％、至少75％、至少80％、至少85％、至少90％、至少95％、至少98％、至少99％或100％)。在一些实施例中，相应电压供应线vdd在基底基板上的正投影覆盖第二分支gln_b2的第三部分p3在基底基板上的正投影的至少50％(例如，至少55％、至少60％、至少65％、至少70％、至少75％、至少80％、至少85％、至少90％、至少95％、至少98％、至少99％或100％)。
151.参看图8b，在一些实施例中，分别连接到第一像素驱动电路pdc1和第二像素驱动电路pdc2的第一相应电压供应线和第二相应电压供应线彼此连接，从而形成一体结构us。第一像素驱动电路pdc1和第二像素驱动电路pdc2彼此直接相邻，并处于同一级(例如，当前级)。在一些实施例中，一体结构us在基底基板上的正投影覆盖第一分支gln_b1的第一部分p1在基底基板上的正投影的至少50％(例如，至少55％、至少60％、至少65％、至少70％、至少75％、至少80％、至少85％、至少90％、至少95％、至少98％、至少99％或100％)，并覆盖第二分支gln_b2的第三部分p3在基底基板上的正投影的至少50％(例如，至少55％、至少60％、至少65％、至少70％、至少75％、至少80％、至少85％、至少90％、至少95％、至少98％、至少99％或100％)。
152.参考图8b，在一些实施例中，第一分支gln_b1和第二分支gln_b2在基底基板上的正投影至少部分地彼此重叠。在一些实施例中，第一分支gln_b1的至少一部分(例如，第一部分p1)和第二分支gln_b2的至少一部分(例如，第三部分p3)具有共形的轮廓。在它们具有共形轮廓的区域中，第一分支gln_b1和第二分支gln_b2的边缘彼此间隔小于3μm的距离。
153.参照图8a与图8b，在一些实施例中，一体结构us在基底基板上的正投影分别覆盖第一像素驱动电路pdc1与第二像素驱动电路pdc2的防漏晶体管的有源层在基底基板上的正投影的至少50％(例如至少55％、至少60％、至少65％、至少70％、至少75％、至少80％、至
少85％、至少90％、至少95％、至少98％、至少99％、或100％)，分别覆盖第一像素驱动电路pdc1与第二像素驱动电路pdc2的节点连接线在基底基板上的正投影的至少50％(例如至少55％、至少60％、至少65％、至少70％、至少75％、至少80％、至少85％、至少90％、至少95％、至少98％、至少99％、或100％)，分别覆盖第一像素驱动电路pdc1与第二像素驱动电路pdc2的第一连接焊盘在基底基板上的正投影的至少50％(例如至少55％、至少60％、至少65％、至少70％、至少75％、至少80％、至少85％、至少90％、至少95％、至少98％、至少99％、或100％)，分别覆盖第一像素驱动电路pdc1与第二像素驱动电路pdc2的辅助电容器电极在基底基板上的正投影的至少50％(例如至少55％、至少60％、至少65％、至少70％、至少75％、至少80％、至少85％、至少90％、至少95％、至少98％、至少99％、或100％)，分别覆盖第一分支gln_b1的第一部分p1在基底基板上的正投影的至少50％(例如至少55％、至少60％、至少65％、至少70％、至少75％、至少80％、至少85％、至少90％、至少95％、至少98％、至少99％、或100％)，且分别覆盖第二分支gln_b2的第三部分p3在基底基板上的正投影的至少50％(例如至少55％、至少60％、至少65％、至少70％、至少75％、至少80％、至少85％、至少90％、至少95％、至少98％、至少99％、或100％)。
154.参看图8b，在一些实施例中，第一相应电压供应线与第二相应电压供应线在分别连接到第一像素驱动电路pdc1和第二像素驱动电路pdc2的第一相应数据线与第二相应数据线之间。
155.在一些实施例中，阵列基板包括新型像素驱动电路。在一些实施例中，像素驱动电路包括驱动晶体管td、存储电容器cst和防漏晶体管tlp，该防漏晶体管具有连接到多个第二栅线中的相应第二栅线gln的栅极、连接到第一电容器电极ce1和驱动晶体管td的栅极的第一电极、以及连接到第一复位晶体管tr1的第二电极和第二晶体管t2的第一电极的第二电极。驱动晶体管td的有源层和防漏晶体管tlp的有源层通过至少绝缘层in彼此隔开。驱动晶体管td的有源层包括第一半导体材料。防漏晶体管tlp的有源层包括不同于第一半导体材料的第二半导体材料。例如，第一半导体材料层包括多晶硅材料；第二半导体材料层包括金属氧化物半导体材料。
156.人眼对面板闪烁敏感。本公开的发明人惊奇和意外地发现，金属氧化物半导体材料具有优异的滞后特性、低漏电流(例如，低于1
×
e-14
安培)和低迁移率，通过使防漏晶体管tlp的有源层由这种金属氧化物半导体材料制成，可显著降低面板闪烁，尤其是在低频显示面板中的闪烁。通过具有独特结构和布局的本像素驱动电路，可以保持驱动晶体管的栅极电压，实现显示面板中的低漏电。
157.图10a是示出根据本公开的一些实施例中的阵列基板中的同一级的两个相邻像素驱动电路的结构的图。图10b是示出图10a中所示的阵列基板中的两个相邻像素驱动电路的遮光层的结构的图。图10c是示出图10a中所示的阵列基板中的两个相邻像素驱动电路的第一半导体材料层的结构的图。图10d是示出图10a中所示的阵列基板中的两个相邻像素驱动电路的第一导电层的结构的图。图10e是示出图10a中所示的阵列基板中的两个相邻像素驱动电路的第二导电层的结构的图。图10f是示出图10a中所示的阵列基板中的两个相邻像素驱动电路的第二半导体材料层的结构的图。图10g是示出图10a中所示的阵列基板中的两个相邻像素驱动电路的第三导电层的结构的图。图10h是示出图10a中所示的阵列基板中的延伸穿过钝化层、第二层间电介质层、第一层间电介质层、绝缘层和栅极绝缘层的通孔的图。
图10i是示出图10a中所示的阵列基板中的延伸穿过钝化层和第二层间电介质层的通孔的图。图10j是示出图10a中所示的阵列基板中的两个相邻像素驱动电路的第一信号线层的结构的图。图10k是示出图10a中所示的阵列基板中的延伸穿过第一平坦化层的通孔的图。图10l是示出图10a中所示的阵列基板中的延伸穿过钝化层、第二层间电介质层、第一层间电介质层、绝缘层和栅极绝缘层的通孔的图。图10m是示出图10a中所示的阵列基板中的两个相邻像素驱动电路的第二信号线层的结构的图。图10n是示出图10a中所示的阵列基板中的延伸穿过第二平坦化层的通孔的图。图10a至图10n示出一个实施例的阵列基板，其结构类似于图3a至图3n中所示的阵列基板。
158.图10a至图10n所示的阵列基板与图3a至图3n所示的阵列基板的不同之处尤其在于，多个发光控制信号线的相应发光控制信号线em在基底基板上的正投影与多个第一复位信号线的相应第一复位信号线vint1在基底基板上的正投影至少部分重叠。图10o是示出图10a中所示的阵列基板中的两个相邻像素驱动电路的第一导电层和第三导电层的结构的图。参照图10a、图10d、图10g与图10o，下一级的相应第一复位信号线vint1(n+1)在基底基板上的正投影与多个发光控制信号线中的相应发光控制信号线em在基底基板上的正投影至少部分重叠。
159.图11a是示出根据本公开的一些实施例中在阵列基板中第二信号线层、第二平坦化层、阳极层以及像素限定层的结构的图。图11b是示出根据本公开的一些实施例中在阵列基板中的第二信号线层的结构的图。图11c是示出根据本公开的一些实施例中在阵列基板中的第二平坦化层的结构的图。图11d是示出根据本公开的一些实施例中在阵列基板中的阳极层的结构的图。图11e是示出根据本公开的一些实施例中在阵列基板中的像素限定层的结构的图。图11a至图11e中所示的阵列基板具有不同的阳极排列和不同的子像素开口排列。
160.在一个示例中，多个子像素的阵列包括r-g-b-g格式重复阵列，其中各个第一子像素是红色子像素，各个第二子像素是绿色子像素，各个第三子像素是蓝色子像素，各个第四子像素是绿色子像素。图11e示出用于绿色子像素的子像素开口，如sa-g1和sa-g2。在一些实施例中，绿色子像素的子像素开口相对于与阵列基板垂直且平行于第一方向dr1(例如，各个第一栅线gl的延伸方向)的平面具有镜面对称性。此外，在一些实施例中，绿色子像素的子像素开口相对于与阵列基板垂直且平行于第二方向dr2(例如，相应数据线dl的延伸方向)的平面具有镜面对称性。
161.与图3a至图3p所示的阵列基板相比，图11a至图11e所示的阵列基板中延伸穿过第二平坦化层pln2的通孔(例如，见图11c)位于与图3a至图3p所示的位置不同的位置，以适应不同的阳极排列和不同的子像素开口排列。
162.在另一方面，本发明提供了一种显示设备，包括本文所述的或通过本文所述的方法制造的阵列基板，以及连接到阵列基板的一个或多个集成电路。适当的显示设备的示例包括但不限于电子纸、移动电话、平板计算机、电视、监视器、笔记本计算机、数字相册、gps等。可选地，所述显示设备是有机发光二极管显示设备。可选地，所述显示设备是液晶显示设备。
163.图12是根据本公开的一些实施例中在图像显示阶段操作显示设备的时序图。参考图2和图12，在一些实施例中，图像显示阶段包括初始子阶段t0、复位子阶段t1、数据写入子
阶段t2和发光子阶段t3。在初始子阶段t0，通过当前级的相应复位控制信号线rstn将截止复位控制信号提供给第一复位晶体管tr1的栅极，以截止第一复位晶体管tr1。在初始子阶段t0，栅线gl被提供有截止信号，因此第一晶体管t1与第二晶体管t2截止。在初始子阶段t0，截止信号通过相应第二栅线gln提供至防漏晶体管tlp的栅极以截止防漏晶体管tlp。
164.在复位子阶段t1，通过当前级的相应复位控制信号线rstn将导通复位控制信号提供给第一复位晶体管tr1的栅极，以导通第一复位晶体管tr1；允许初始化电压信号从第一复位晶体管tr1的第一电极传递到第一复位晶体管tr1的第二电极，并依次传递到防漏晶体管tlp的第二电极。导通信号通过相应第二栅线gln提供到防漏晶体管tlp的栅极以导通防漏晶体管tlp；允许初始化电压信号从防漏晶体管tlp的第二电极传递至防漏晶体管tlp的第一电极，且接着传递至第一电容器电极ce1和驱动晶体管td的栅极。驱动晶体管td的栅极被初始化。第二电容器电极ce2从相应电压供应线vdd接收高电压信号。由于第一电容器电极ce1与第二电容器电极ce2之间的电压差增加，第一电容器电极ce1在复位子阶段t1被充电。在复位子阶段t1，栅线gl被提供有截止信号，因此第一晶体管t1与第二晶体管t2截止。发光控制信号线em被提供有高电压信号以截止第三晶体管t3和第四晶体管t4。
165.在数据写入子阶段t2，再次通过当前级的相应复位控制信号线rstn将截止复位控制信号提供给第一复位晶体管tr1的栅极，以截止第一复位晶体管tr1。栅线gl被提供有导通信号，因此第一晶体管t1与第二晶体管t2导通。驱动晶体管td的第二电极与第二晶体管t2的第二电极连接。导通信号通过相应第二栅线gln提供到防漏晶体管tlp的栅极以导通防漏晶体管tlp。因此，驱动晶体管td的栅极与第二晶体管t2的第一电极电连接(例如，通过防漏晶体管tlp)。由于第二晶体管t2与防漏晶体管tlp在数据写入子阶段t2导通，驱动晶体管td的栅极与第二电极连接而短路，仅有驱动晶体管td的栅极与第一电极之间的pn结有效，使得驱动晶体管td呈二极管连接模式。第一晶体管t1在数据写入子阶段t2被导通。通过数据线dl传输的数据电压信号由第一晶体管t1的第一电极接收，并依次传输到驱动晶体管td的第一电极，该第一电极连接到第一晶体管t1的第二电极。连接至驱动晶体管td的第一电极的节点n2具有数据电压信号的电压电平。由于只有驱动晶体管td的栅极与第一电极之间的pn结有效，因此，数据写入子阶段t2中在n1节点处的电压电平逐渐上升至(vdata+vth)，其中vdata为数据电压信号的电压电平，vth为pn结的阈值电压th的电压电平。因为第一电容器电极ce1和第二电容器电极ce2之间的电压差降低到相对小的值，所以存储电容器cst放电。发光控制信号线em被提供有高电压信号以截止第三晶体管t3和第四晶体管t4。
166.在发光子阶段t3，再次通过当前级中的相应复位控制信号线rstn将截止复位控制信号提供给第一复位晶体管tr1的栅极，以截止第一复位晶体管tr1。相应第一栅线gl被提供有截止信号，第一晶体管t1与第二晶体管t2截止。发光控制信号线em被提供有低电压信号以导通第三晶体管t3和第四晶体管t4。在发光子阶段t3中，在节点n1处的电压电平维持在(vdata+vth)，驱动晶体管td被该电压电平导通，工作在饱和区。形成一路径，该路径通过第三晶体管t3、驱动晶体管td、第四晶体管t4至发光元件le。驱动晶体管td产生驱动电流，用于驱动发光元件le发光。在连接到驱动晶体管td的第二电极的节点n3处的电压电平等于发光元件le的发光电压。
167.在发光子阶段t3，驱动晶体管td的栅极的漏电路径(如果存在)包括从防漏晶体管tlp经过第一复位晶体管tr1的路径，以及从防漏晶体管tlp经过第二晶体管t2的路径。在发
光子阶段t3，截止信号通过相应第二栅线gln提供至防漏晶体管tlp的栅极以截止防漏晶体管tlp，截止信号通过相应第一栅线gl提供至第二晶体管t2的栅极以截止第二晶体管t2，以及截止复位控制信号通过在当前级的相应复位控制信号线rstn提供至第一复位晶体管tr1的栅极以截止第一复位晶体管tr1。由于防漏晶体管tlp在截止状态下，所以驱动晶体管td的栅极的漏电流(如果存在)可以进一步减小。
168.为了说明和描述的目的，已经给出了本发明的实施例的上述描述。其不是穷举的，也不是要将本发明限制为所公开的精确形式或示例性实施例。因此，前面的描述应当被认为是说明性的而不是限制性的。显然，许多修改和变化对于本领域技术人员将是显而易见的。选择和描述实施例是为了解释本发明的原理及其最佳模式实际应用，从而使得本领域技术人员能够理解本发明的各种实施例以及适合于所考虑的特定使用或实现的各种修改。本发明的范围旨在由所附权利要求及其等价物来限定，其中除非另有说明，否则所有术语都意味着其最广泛的合理意义。因此，术语“本发明(the invention、the present invention)”等不一定将权利要求范围限制为特定实施例，并且对本发明的示例性实施例的引用不意味着对本发明的限制，并且不应推断出这样的限制。本发明仅由所附权利要求的精神和范围来限定。此外，这些权利要求可能涉及使用“第一”、“第二”等，随后是名词或元素。这些术语应当被理解为命名法，并且不应当被解释为对由这些命名法所修改的元件的数量进行限制，除非已经给出了特定的数量。所描述的任何优点和益处可能不适用于本发明的所有实施例。应当理解，在不脱离由所附权利要求限定的本发明的范围的情况下，本领域技术人员可以对所描述的实施例进行改变。此外，本公开中的元件和组件都不是要贡献给公众，无论该元件或组件是否在所附权利要求中明确叙述。