一种LED显示屏恒流驱动电路、驱动芯片、电子设备的制作方法

一种led显示屏恒流驱动电路、驱动芯片、电子设备
技术领域
1.本技术涉及集成电路领域，具体涉及一种led显示屏恒流驱动电路、驱动芯片、电子设备。


背景技术：

2.恒流源电路主要是由输入级和输出级构成，输入级提供参考电流，输出级输出需要的恒定电流。恒流源电路就是要能够提供一个稳定的电流以保证其它电路稳定工作的基础。即要求恒流源电路输出恒定电流，因此作为输出级的器件应该是具有饱和输出电流的伏安特性。这可以采用工作于输出电流饱和状态的bjt或者mosfet来实现。图1是一种常用的led显示屏恒流源驱动芯片，图中的r_ext为驱动芯片的外置电阻。
3.恒流源的产生原理如下：
4.bandgap模块输出基准电压给偏置模块和电流产生模块，偏置模块输出偏置电流给电流产生模块，电流产生模块连接芯片外置电阻r_ext，利用基准电压和偏置电流产生精确的基准电流给通道电流输出模块，寄存器模块接收芯片外传输过来的控制指令，产生图像显示所需的控制信号给pwm产生模块，sram模块接收芯片外传输过来的图像数据信息，并将其输出到pwm产生模块，pwm产生模块根据需要显示的图像数据大小产生相应宽度的pwm信号，将pwm信号输出给通道电流输出模块，通道电流输出模块在pwm信号有效期间，输出恒定的基准电流
5.现有技术的缺陷在于：各输出通道之间存在电流偏差，使得显示效果不佳，其次，传统的pwm产生模块无法显示小数部分的波形，造成低灰显示不良的问题。


技术实现要素：

6.本技术的目的在于克服现有技术的不足，提供一种led显示屏恒流驱动电路、驱动芯片、电子设备，可解决现有技术各输出通道之间存在电流偏差，使得显示效果不佳以及低灰显示不良的问题。
7.各输出通道之间存在电流偏差由nm1和nm_c0构成的电流镜决定的，受限于艺偏差等因素的影响，使得各通道间存在电流一致性差的问题。基于分析可以发现，影响通道间电流一致性的因素包括：运算放大器的输入失调电压导致不同通道间mos管的漏端电压不同；以及mos管器件本身的参数失配造成的阈值电压偏差。
8.本技术的目的是通过以下技术方案来实现的：
9.本技术第一方面提供一种led显示屏恒流驱动电路，包括：
10.电压源，用于产生基准电压；
11.偏置模块，基于所述基准电压产生第一偏置电压vd、第二偏置电压vgi和偏置电流；
12.预充电模块，与所述偏置模块连接用于在非显示区间输出预充电电压；
13.参考电流产生模块，与所述偏置模块连接产生基准电流并输出；
14.pwm模块，产生包括小数部分的pwm波并输出；
15.一个或多个恒流源输出通道，与所述参考电流产生模块形成镜像输出通道，基于所述基准电流和pwm波输出恒流，各恒流源输出通道的小数部分的pwm波彼此独立；
16.通道修调模块，基于目标电流对所述恒流源输出通道进行修调。
17.本技术中通道修调模块基于目标电流对所述恒流源输出通道进行修调，无视运算放大器的输入失调电压导致不同通道间mos管的漏端电压不同以及不同mos之间的工艺偏差，提高了恒流输出精度，同时利用pwm模块对各通道进行小数显示，提高显示精度，其中，各通道中的小数部分是独立的，是基于该通道的显示数据决定的。
18.进一步的，所述通道修调模块包括：
19.第二电流修调模块，用于产生所述目标电流；
20.包括自动修调控制电路和通道修调电路的通道电流自动校准模块，所述自动修调控制电路基于所述目标电流发出修调控制信号；
21.所述通道修调电路包括：
22.一个修调输入端，输入所述第一偏置电压vd；
23.一个或多个修调输出端；
24.压降调节电路，位于输入端和输出端之间，基于修调控制信号调节所述输入端和输出端之间的电压降，将所述第一偏置电压vd修调至第三偏置电压vdo并输出至流源输出通道。
25.进一步的，所述恒流源输出通道包括：
26.第一mos管，控制恒流源输出通道的输出状态；
27.x组第二mos管，与所述参考电流产生模块形成电流镜输出，其中x为大于等于1的整数；
28.第一运算放大器，与所述偏置模块连接，基于所述通道修调模块将所述第二mos管的漏端电压钳位至所述第三偏置电压vdo；
29.第一运算放大器输出端与所述第一mos管的栅端连接。
30.进一步的，所述自动修调控制电路包括修调控制电路、第三mos管、选择器；
31.所述第一运算放大器的输出端经所述选择器二选一接入所述第三mos管栅端或所述第一mos管的栅端；
32.所述第一电流修调模块输出目标电流至第三mos管漏端，所述修调控制电路输入端连接所述第三mos管漏端；
33.输出状态下，选择器接入第一运算放大器的输出信号至所述第一mos管的栅端；
34.修调状态下，选择器接入第一运算放大器的输出信号至第三mos管栅端，修调控制电路基于第三mos管的漏端电压控制所述通道修调电路进行电流调节。
35.进一步的，所述压降调节电路包括：
36.固定电阻；
37.校准电路，与所述固定电阻连接用于调节流经所述固定电阻的电流大小；
38.与所述固定电阻两端连接的选择器或开关，用于选择所述固定电阻某一端与所述修调输入端连接，对应的另一端则接所述修调输出端；
39.或；
40.所述压降调节电路包括：
41.a+b个依次串联的分压电阻，其中a、b为整数；
42.选择器或开关，所述修调输入端连接在第个分压电阻节点，选择器或开关用于选择其中一个分压电阻节点与所述修调输出端连接。
43.本技术中，通过压降调节电路实现恒流源输出通道mos管漏端电压的调节，根据目标电流进行调节，当输出电流等于或接近目标电流范围内时，锁住该电压(第三偏置电压vdo)然后切换进行恒流输出，保证了恒流输出精度。
44.进一步的，所述校准电路包括：
45.偏置电路，用于产生第二偏置电流；
46.与所述偏置电路连接的第一校准电路和或第二校准电路；
47.所述第一校准电路包括m组mos管组件，每一组mos管组件与所述偏置电路形成第一电流镜，所述第二校准电路包括m组mos管组件，每一组mos管组件与所述偏置电路形成第二电流镜，或固定电阻连接在m组第一电流镜或m组第二电流镜所在路径中；
48.m组第一电流镜和m组第二电流镜一一对应形成m组镜像通道，所述固定电阻连接在m组第一电流镜和m组第二电流镜之间；
49.第一电流镜和第二电流镜均设置有基于所述修调控制信号控制的修调开关，所述固定电阻通过修调开关选择对应的镜像通道，以调节流经所述固定电阻的电流大小。
50.进一步的，所述m组mos管组件与偏置电路的镜像比例成2的指数倍递增，依次为20、21……2m-2
、2
m-1
。
51.可选的，所述校准电路包括电阻调节电路；
52.所述电阻调节电路包括依次串联的m组校准电阻，以及m路选择器，所述m路选择器用于控制接入所述电流通道的校准电阻个数以实现流经所述固定电阻的电流调节。
53.进一步的，所述pwm模块包括：
54.第一pmw产生模块，基于灰度数据、初始时钟信号、控制信号产生第一pwm波；
55.多相位产生模块，用于产生多相位时钟信号，所述多相位时钟信号与初始时钟信号之间存在f个完整相位差，其中，0≤f＜1；
56.第二pwm产生模块，基于所述多相位时钟信号和显示数据得到代表小数部分的第二pwm波；
57.逻辑模块，对所述第一pwm波和第二pwm波进行逻辑运算得到第三pwm波并输出至所述恒流源输出通道。
58.进一步的，所述pwm模块还包括一个匹配逻辑电路；
59.所述多相位时钟经选择器择一输入所述第二pwm产生模块；
60.所述初始时钟信号经匹配逻辑电路输入第一pmw产生模块，所述匹配逻辑电路与多相位时钟在选择器中经过的逻辑路径完全相同。
61.本技术第二方面一种led显示屏恒流驱动芯片，包括如第一方面所述的驱动电路。
62.本技术第三方面一种电子设备，其特征在于，包括如第二方面所述的驱动芯片。
63.本技术的有益效果是：本技术所提供的解决方案，是基于目标电流进行输出通道mos管漏端电压的调节，无视运算放大器的输入失调电压导致不同通道间mos管的漏端电压不同以及mos管器件本身的参数失配造成的阈值电压偏差的问题，输出一个恒定精准的电
流，同时通过pwm小数提供补偿，提示了芯片的显示效果。
附图说明
64.图1为现有技术系统框图；
65.图2为本技术实施例的原理图；
66.图3为本技术某一实施例的系统框图；
67.图4为本技术另一实施例的系统框图；
68.图5为本技术又一实施例的系统框图；
69.图6为本技术某一实施例的电路图；
70.图7为本技术另一实施例的电路图；
71.图8为本技术又一实施例的电路图；
72.图9为本技术实施例电流控制电路图；
73.图10为本技术实施例压降修调电路原理图；
74.图11为本技术实施例校准电路原理图；
75.图12a为一实施例的校准电路图；
76.图12b为另一实施例的校准电路图；
77.图13本技术实施例另一校准电路原理图；
78.图14为图13所示实施例的校准电路图；
79.图15为本技术另一实施例压降修调电路原理图；
80.图16为本技术实施例修调控制电路原理图；
81.图17为图16的输出波形图；
82.图18为本技术实施例pwm模块示意图；
83.图19为本技术实施例多相位时钟信号在选择器内的逻辑示意图；
84.图20为本技术实施例匹配逻辑电路示意图；
85.图21为本技术实施例的pwm小数波形示意图；
86.图22为本技术另一实施例的pwm小数波形示意图。
具体实施方式
87.下面结合具体实施例进一步详细描述本技术的技术方案，但本技术的保护范围不局限于以下所述。
88.参考图2所示，本实施例第一方面提供一种led显示屏恒流驱动电路，包括电压源、偏置模块、预充电模块、参考电流产生模块、pwm模块、一个或多个恒流源输出通道以及通道修调模块。电压源用于产生基准电压；偏置模块基于基准电压产生第一偏置电压vd、第二偏置电压vgi和偏置电流；预充电模块与偏置模块连接用于在非显示区间输出预充电电压，参考电流产生模块与偏置模块连接产生基准电流并输出；pwm模块，产生包括小数部分的pwm波并输出；恒流源输出通道与参考电流产生模块形成镜像输出通道，基于基准电流和pwm波输出恒流；通道修调模块基于目标电流对恒流源输出通道进行修调。
89.更进一步的，通道修调模块包括第二电流修调模块和通道电流自动校准模块。第二电流修调模块用于产生目标电流；通道电流自动校准模块包括自动修调控制电路和通道
修调电路，自动修调控制电路基于目标电流发出修调控制信号；通道修调电路包括：一个修调输入端，输入第一偏置电压vd；一个或多个修调输出端；压降调节电路，位于输入端和输出端之间，基于修调控制信号调节输入端和输出端之间的电压降，将第一偏置电压vd修调至第三偏置电压vdo并输出至流源输出通道。pwm模块包括第一pmw产生模块、第二pwm产生模块、多相位产生模块以及存储数据信号(灰度数据)和控制信号的sram存储器和寄存器以及逻辑模块。第一pmw产生模块基于灰度数据、初始时钟信号、控制信号产生第一pwm波；多相位产生模块用于产生多相位时钟信号，多相位时钟信号与初始时钟信号之间存在f个完整相位差，其中，0≤f＜1；第二pwm产生模块，基于多相位时钟信号和显示数据得到代表小数部分的第二pwm波，逻辑模块，对所述第一pwm波和第二pwm波进行逻辑运算得到第三pwm波并输出至所述恒流源输出通道。进一步的，恒流源输出通道包括第一mos管、x组第二mos管和第一运算放大器。第一mos管控制恒流源输出通道的输出状态；x组第二mos管与参考电流产生模块形成电流镜输出，其中x为大于等于1的整数；第一运算放大器与偏置模块连接，基于通道修调模块将第二mos管的漏端电压钳位至第三偏置电压vdo；第一运算放大器输出端与第一mos管的栅端连接。
90.参考图3所示，为进一步展开的实施例，包括一个调节偏置电流的外置电阻r_ext，电压源选择bandgap模块，预充电模块由电压修调模块和去耦合模块组成，参考电流产生模块和偏置模块之间连接了一个第一电流修调模块。bandgap模块输出基准电压给偏置模块，偏置模块输出偏置电流给电流修调模块，输出偏置电压给电压修调模块，电压修调模块利用寄存器进行电压修调，输出修调电压给去耦合模块，去耦合模块在非显示区间输出预充电电压，可以解决显示中存在的下鬼影、第一行偏暗、高低灰耦合和跨板色差等显示不良问题，具有有效改善作用，第一电流修调模块利用寄存器进行电流修调，输出修调电流给电流产生模块，电流产生模块产生精确的基准电流给通道电流输出模块，第二电流修调模块利用寄存器进行电流修调，输出参考电流给通道电流自动校准模块，通道电流自动校准模块通过比较基准电流和参考电流，对通道电流输出模块中的电流mos管漏端电压进行微调，直至基准电流和参考电流的偏差在一定范围之内，寄存器模块接收芯片外传输过来的控制指令，产生图像显示所需的控制信号给pwm产生模块，sram模块接收芯片外传输过来的图像数据信息，并将其输出到pwm产生模块，pwm产生模块根据需要显示的图像数据大小产生相应宽度的第一pwm波(表示整数)，pll模块产生多相位时钟，第二pwm产生模块利用多相位灰度时钟小数pwm产生代表小数灰度的第二pwm波信号。假设时钟周期为t，小数部分的相位可以为k/n*t，其中n等于pll输出的多相位时钟数目，k为整数且不大于n，通道电流输出模块在小数pwm信号有效期间，输出恒定的基准电流。参考图6是该实施例的具体电路，参考电流产生模块由电压源band gap、运放amp1以及一个nmos管nm0组成，间隙电压源band gap用于产生基准电压vref，运放amp1将nm0漏端电压钳位至vref，此时在nm0的源漏通道间产生参考电流i0，图7和图8中参考电流用iref表示，图中的参考电流i0＝vref/r_ext，其中r_ext表示外置电阻。偏置模块是基于参考电流i0和基准电压vref产生偏置电流和偏置电压，偏置模块由两个运放amp2、amp3、数个mos管以及增益buf1、参考电位选择电路组成，参考电位选择电路提供vref2，其中amp3反相输入端输入一个第二参考电压vref2，用于将恒流源输出通道mos管nm_c0漏端电压钳位至vref2，为恒流源输出通道mos管漏端提供第一偏置电压vd，amp3输出端经过增益buf1输出第二偏置电压vgi至恒流源输出通道第二mos管nm_c0的
栅端，此时恒流源输出通道第二mos管的x取值为1，也就是只包括1个mos管，具体的说是1个nmos管。
91.如图3和图6所示的实施例中，存在以下缺陷：1、一般的恒流源驱动芯片的输出范围都比较宽，市场上的绝大部分芯片，最大输出值是最小输出值的10倍以上，此时的电流变化量是通过r_ext来进行的调整，那么上面的i0、i1和iout的变化量都在10倍以上，r_ext越小，i0、i1越大，即芯片的功耗越大。2、当输出电流很小时，各mos管的|vgs|(vgs的绝对值)非常小，导致电流镜性能变差，输出的恒流源精度也会变差。3、为了满足最小输出电流的精度，需要增加mos管的宽度和长度，也就是增加mos管器件的面积，最有效的方法是增加长度；为了满足最大输出电流，需要增加mos管的宽长比w/l，在增加长度的基础上，同时增加宽长比w/l，也就是宽度也必须增加，也就造成芯片面积很大；电流精度很难提升，因为电流精度正比于器件面积的算数平方根，而且由于生产工艺的原因，当面积增大到一定的量的时候，精度并不会一直提升。
92.参考图4所示，为另一种实施例，区别于图3所示，在该实施例中不包括外置电阻r_ext，而是使用电流控制电路调节。bandgap输出基准电压给偏置模块。偏置模块输出偏置电流给电流修调模块，输出偏置电压给电压修调模块，电压修调模块利用寄存器进行电压修调，输出修调电压给去耦合模块，去耦合模块在非显示区间输出预充电电压，可以解决显示中存在的下鬼影、第一行偏暗、高低灰耦合和跨板色差等显示不良问题，具有有效改善作用，第一电流修调模块利用寄存器进行电流修调，输出修调电流给电流产生模块，电流产生模块产生精确的基准电流给通道电流输出模块，第二电流修调模块利用寄存器进行电流修调，输出参考电流给通道电流自动校准模块，通道电流自动校准模块通过比较基准电流和参考电流，对通道电流输出模块中的电流mos管漏端电压进行微调，直至基准电流和参考电流的偏差在一定范围之内，寄存器模块接收芯片外传输过来的控制指令，产生图像显示所需的控制信号给pwm产生模块，sram模块接收芯片外传输过来的图像数据信息，并将其输出到pwm产生模块，。
93.参考图7和图8所示，一种led显示屏恒流驱动电路，区别前述图6所示的实施例，本实施例中多了一个电流控制电路，电流控制电路串联在偏置模块和恒流源输出通道之间，用于调节恒流源输出通道的电流大小。电流控制电路包括x个输出端，以及至少一个输入端，输入端接第二偏置电压vgi，当对应输出端的控制信号s[0:x-1]有效时，其对应的输出端输出第二偏置电压vgi至对应第二mos管的栅端，通过改变接入的第二mos管数量以调节该恒流源输出通道的镜像比例。这里的x与mos管阵列中x取值相一致。参考图9所示，是电流控制电路的一种实现方式，电流控制电路包括一个输入端接入第二偏置电压vgi，x个输出端vgo[0]-vgo[x-1]，x个选择器或开关用于决定该输出端的导通或关闭，该输出端导通时则输出第二偏置电压vgi；对应的第二mos管包括x组并联的nmos管(nm_c0-nm_cx-1)，各nmos管的栅端分别与一个输出端连接，当该输出端输出第二偏置电压vgi时，该nmos管导通输出电流，通过控制接入的nmos管个数决定输出电流与参考电流之间的镜像比例，因此无需外置电阻r_ext即可实现输出电流的范围调节，节约了芯片面积。
[0094]
参考图5所示，为又一种实施例，bandgap模块输出基准电压给偏置模块，偏置模块输出偏置电流给电流修调模块和电流产生模块，输出偏置电压给去耦合模块，去耦合模块在非显示区间输出预充电电压，可以解决显示中存在的下鬼影、第一行偏暗、高低灰耦合和
跨板色差等显示不良问题，具有有效改善作用，电流产生模块产生精确的基准电流给通道电流输出模块，电流修调模块利用寄存器进行电流修调，输出参考电流给通道电流自动校准模块，通道电流自动校准模块通过比较基准电流和参考电流，对通道电流输出模块中的电流mos管漏端电压进行微调，直至基准电流和参考电流的偏差在一定范围之内，寄存器模块接收芯片外传输过来的控制指令，产生图像显示所需的控制信号给pwm产生模块，sram模块接收芯片外传输过来的图像数据信息，并将其输出到pwm产生模块。区别于图3和图所述的实施例，图5所示的实施例中，预充电模块仅包括一个去耦合模块，偏置模块产生的偏置电压直接传输给去耦合模块，去耦合模块用于完成预充电操作。
[0095]
可选的，在本实施例中还提供了一种通道修调模块，包括第二电流修调模块和通道电流自动校准模块。第二电流修调模块用于产生目标电流；通道电流自动校准模块包括自动修调控制电路和通道修调电路，自动修调控制电路基于目标电流发出修调控制信号；通道修调电路包括：一个修调输入端，输入第一偏置电压vd；一个或多个修调输出端；压降调节电路，位于输入端和输出端之间，基于修调控制信号调节输入端和输出端之间的电压降，将第一偏置电压vd修调至第三偏置电压vdo并输出至流源输出通道。
[0096]
由图6-8所示，可以看出，通道修调电路包括两种实施方式，道修调电路可接在第一运算放大器amp_c的同相输入端，也可以接在第一运算放大器amp_c的反相输入端。方式1：第一运算放大器amp_c的同相输入端与通道修调电路连接，使得第一偏置电压vd修调至第三偏置电压vdo输入第一运算放大器amp_c的同相输入端；第一运算放大器的反相输入端与mos管阵列的漏端连接。方式2：第一运算放大器amp_c的同相输入端输入第一偏置电压vd；第一运算放大器amp_c反相输入端经通道修调电路与mos管阵列的漏端连接。
[0097]
参考图6-8所示，是一种恒流源驱动电路的另外三种实施例，区别在于通道修调电路的修调方式包括基于寄存器或存储器修调控制信号的方式，或基于自动修调电路输出修调控制信号。图7即采用寄存器或存储器修调控制信号的方式，图6以及图8均采用的基于自动修调电路输出修调控制信号。
[0098]
参考图7所示，利用寄存器修调恒流源输出电路电流mos管漏端电压vdo，系统通过配置c[0:l]和s《m:0》，来设定所需通道电流输出iout[0:n]，由于工艺偏差等因素的影响，各通道iout不尽相同，并且会与预期值存在偏差；通道修调电路对vd电压进行微调，假定补偿寄存器为s《m:0》，其中包含1-bit失调补偿极性寄存器s《m》，和(m-1)-bit失调补偿寄存器s《m-1:0》；如果失调补偿极性寄存器s《m》＝1，则输出的vd《vdo；如果失调补偿极性寄存器s《m》＝0，则输出的vd《vdo，(m-1)-bit失调补偿寄存器s《m-1:0》控制vd补偿模块中电流的大小，不同大小的电流流过电阻产生不同大小的电压降，进而调节vdo和vd电压的差值，选择合适的s《m:0》使得iout与预期值的偏差在允许范围内，对每个通道依次执行上述步骤，则校准了所有通道的恒流源输出，任意输出电流范围内的电流都可以通过该方案校准通道间一致性。
[0099]
参考图6或图8所示，自动修调控制电路包括修调控制电路、第三mos管、选择器；第一运算放大器的输出端经选择器二选一接入第三mos管栅端或第一mos管的栅端；第一电流修调模块输出目标电流至第三mos管漏端，修调控制电路输入端连接第三mos管漏端；输出状态下，选择器接入第一运算放大器的输出信号至第一mos管的栅端；修调状态下，选择器接入第一运算放大器的输出信号至第三mos管栅端，修调控制电路基于第三mos管的漏端电
压控制通道修调电路进行电流调节。第一运算放大器amp_c的输出信号经选择器二选一接入第三mos管nm_c栅端或第一mos管nm_c1栅端；修调电路用于输出修调电流至第三mos管漏端，三mos管源端与电流校准电路连接；电流校准控制电路输入端连接第三mos管nm_c漏端。输出状态下，选择器接入第一运算放大器的输出信号至第一mos管栅端；校准状态下，选择器接入第一运算放大器的输出信号至第三mos管栅端，电流校准控制电路基于第三mos管的漏端电压控制电流校准电路进行电流调节。第三mos管的漏端电压用v_flag表示，此时，第三mos管的漏端与修调电路来连接，修调电路产生的是一个高精度目标电流iref，恒流输源输出通道的电流就等于第三mos管的漏端电流，用iout表示，n+1个通道用iout[0:n]表示。iref是修调到设定电流精度的基准电流，理想情况下，通道输出电流iout[0:n]与该基准电流iref被设定的电流值相同；由于芯片间和通道间各种非理想因素引起的电流偏差,导致各通道输出电流iout[0:n]都与iref存在电流偏差，因此需要逐通道进行电流校准；当校准某个通道校准时，amp_c的输出断开与nm_c1的连接，同时连接到nm_c的栅端，此时iref接入电流校准控制电路。如果iout》iref，nm_c的漏端电压v_flag很低，会被校准控制电路识别为0，进而通过调节s《m:0》来减小iout；如果iout《iref，nm_c的漏端电压v_flag很高，会被电流校准控制电路识别为1，进而通过调节s《m:0》来增加iout，直至iout调节到与iref接近的精度范围内，系统停止调节s《m:0》，并将校准值进行锁存。待通道校准结束，amp_c的输出断开与nm_c的连接，重新连接到nm_c1的栅端，此时，该通道可以进行正常显示。其中，oe[0:n]即为使能控制信号，用于控制对应恒流源输出通道的开启或关闭。
[0100]
参考图10所示，压降调节电路包括固定电阻r、校准电路、选择器或开关。校准电路与固定电阻r连接用于调节流经固定电阻r的电流大小；选择器或开关与固定电阻r两端连接，用于选择固定电阻r某一端修调输入端连接，对应的另一端则接修调输出端。也就是固定电阻r的其中一端与第二mos管nm_c0的漏端连接，另一端接第一偏置电压vd。如图10，将固定电阻r第一端用vtop表示，第二端用vbot表示，接入恒流源输出通道的电压用第三偏置电压vdo表示，选择器或开关分别与vtop和vbot连接，其中，vtop经选择器或开关引出两个端子vd1和vdo2，vbot经选择器或开关引出两个端子vd2和vdo1，从而形成了两个输入输出组合(不包括同一端既做输入又做输出的情形)，也就是vd1+vdo1和vd2+vdo2，其中，vd1和vd2与恒流源输出通道连接，更具体的说是与恒流源输出通道中mos管的漏端连接，vdo1和vdo2与第一偏置电压vd连接，通过选择器或开关决定vd1+vdo1或vd2+vdo2。假设电流如图10中箭头方向所指，vd1+vdo1组合下vdo＝vd-ir，vd2+vdo2组合下，vdo＝vd+ir。也就是说通过选择器或开关控制第三偏置电压vdo是增大或减小。由于vd是固定的，因此增大或减小的数值则由ir决定，也就是调节电流或固定电阻r的数值，以实现固定电阻r两端的压降调节。如图9所示的，本实施例中的修调控制信号和选择信号都是基于所需的目标电流进行控制的，具体的将在后文做进一步的描述。本技术的第一偏置电压vd就是偏置模块中nm1的漏端电压，理论上vref2＝vd。要保持输出通道的精度一致就要求输出通道中nm_c0漏端电压与第一偏置电压vd相等。由于运算放大器amp_c的输入失调电压导致nm_c0漏端电压与第一偏置电压vd不相等，又由于nm_c0和nm1的本身的参数或制备工艺不同，使得两者电压即使相等其输出电流也不同。而nm_c0和nm1是由器件本身决定的，因此无法去调节电流，只能通过调节nm_c0漏端电压来实现输出电流的调节。以接入nm_c0漏端电压为第三偏置电压vdo，参考图6或图8所示，运算放大器amp_c同相输入端输入第一偏置电压vd，反相输入端与nm_
c0漏端形成反馈，理论反相输入端电压为vd，实际上由于amp_c的输入失调电压导致反向输入端电压不等于vd，我们假设他等于vd，则有vdo＝vd
±
ir，其中vd理解为固定常量(因为这个值是不变的，就使得vdo＝常量
±
变量，当常量固定时，只需调节变量就可得到所需的vdo，所以不用关心vd误差)，i为流经固定电阻r的电流，r表示固定电阻r的阻值，ir部分即为通道修调电路调节的部分，通过改边该固定电阻r接入nm_c0漏端的端子选择实现正向调节或反向调节，当最终输出电流等于标准精度时，停止调节，该电压vdo即为最终修调后的电压，从而实现了输出电流的精度调节。
[0101]
如图11所示，一种具体的校准电路包括：电流源，偏置电路，第一校准电路和或第二校准电路。偏置电路与电流源连接的用于产生偏置电流，偏置电流用ical表示；固定电阻r连接在第一校准电路和或第二校准电路之间；第一校准电路和或第二校准电路的电流同步调节，使得流经固定电阻r的电流也随之同步调节。其本质是以第一校准电路、固定电阻r、第二校准电路三者形成一条电流通道，其中第一校准电路和或第二校准电路的电流大小同步调节，以使得该通道中的电流变化，以实现固定电阻r两端压降的变化，压降就等于ir。参考图12a所示，第一校准电路包括m组mos管组件，每一组mos管组件与偏置电路形成第一镜像输出通道；第二校准电路包括m组mos管组件，每一组mos管组件与偏置电路形成第二镜像输出通道；固定电阻r连接在m组第一镜像输出通道和m组第二镜像输出通道之间，每一组第一镜像输出通道和第二镜像输出通道均设置有修调开关s《m-1》，通过修调开关的切换调节接入固定电阻r的电流大小。其具体的是，修调开关s《m-1》同步开启或关闭，以保持第一校准电路和或第二校准电路的电流大小同步，例如，在图12a中，同步开启s《0》、s《1》、s《2》，则流经固定电阻r的电流i＝k/t*vs《2:0》*ical，其中k/t*vs《2:0》表示对应mos管组件的镜像比例。其中k/t为固定量，因此实际调节的就是vs《(m-1):0》的值，也就是对应mos管组件中mos管的数量，为了保证镜像比例精确统一，各mos管组件中使用的mos管参数相同。这里m即表示了调节精度，m越大调节的范围或者分辨率就越高。在图12a中，包括m+1组修调控制信号s《m:0》包括两种用途，其中s《m-1:0》用于修调开关导通或关闭的状态，通过控制第一校准电路和或第二校准电路与偏置电路形成的镜像输出的镜像比例实现固定电阻r两端的电流调节，另一组信号控制选择器/开关，对其单独命名为vs《m》，也就是通过vs《m》选择固定电阻r的第一端vtop或第二端vbot接入第二mos管的漏端。可选的，在一些实施例中，m组mos管组件的镜像比例成2的指数倍递增，依次为20、21……2m-2
、2
m-1
，也就是mos管组件中mos管的数量依次为20、21……2m-2
、2
m-1
。在进行调节时，m组第一镜像输出通道和m组第二镜像输出通道的输出电流呈比例依次增大或减小。也就是必须按20、21……2m-2
、2
m-1
正序或倒序方式依次调节进行判断是否达到输出精度要求，不允许跳跃调节。区别于图12a，在图12b中仅包括了第一校准电路，同样的也可以只包括第二校准电路，电阻r连接在由第一校准电路形成的镜像输出通道中，如此也能实现电阻r两端的电流调节。
[0102]
参考图13所示，本实施例还提供了另一种校准电路，其包括电压源、电阻调节电路。电压源、电阻调节电路、固定电阻r形成电流通道，这里的电流通道可变相理解为一个闭合回路，使得固定电阻r有电流形成。在本实施例的校准电路中，电压源为固定电压源，基于欧姆定律i＝u/r，当r值改变时，电流i值也随之改变。需要声明的是，本实施例中的电阻调节电路不是用于调节固定电阻r的值，而是调节该电流通道中的有效固定电阻r值，固定电阻r的值为固定值，所以当电流变化时，固定电阻r两端压降也会发生改变。电阻调节电路最
简单的方式就是控制接入其他固定电阻r来实现，也就是通过增加或减少其他固定电阻r的方式实现；或者说电阻调节电路本身就是一个阻值可调的电阻(例如滑动变阻器)。如图14所示，就给出了一种具体实现方式，电阻调节电路包括依次串联的m组校准电阻(等效于滑动变阻器)，以及m路选择器，m路选择器用于控制接入电流通道的校准电阻个数以实现流经固定电阻r的电流调节。为了更进一步的提高调节精度的分辨率，接入的m组校准电阻要么每个校准电阻的阻值相同，要么呈指数倍或几何倍增长。
[0103]
参考图15所示，本实施例还提供了另一种压降调节电路，包括电流源、a+b个分压电阻、选择器mux，其中a、b可以相等也可以不等。修调输入端连接在第个分压电阻节点，选择器mux用于选择其中一个分压电阻节点与修调输出端连接。区别于图12a和图14所给出的实施例，本实施例中电流是固定的，不存在固定电阻r，因此通过调节分压电阻的个数实现vdo的调节，a+b个修调控制信号用于选择器实现节点选择。参考图15所示，a+b个分压电阻依次串联，第a个分压电阻节点接第一偏置电压vd，a+b个分压电阻各节点接入选择器mux输入通道，选择器mux的输出通道接恒流源输出通道的mos管漏端，也就是作为第三偏置电压vdo输出。基于图15可以看出，当vdo节点位于vd上方时，vd＞vdo，反之，当vdo节点位于vd下方时，vd＜vdo，从而实现第三偏置电压vdo的增大或减小的调节，而具体的调节精度则基于分压电阻的节点选择，该选择由修调控制信号决定。值得说明的是，本技术及实施例钟校准电路的电流源或电压源可以是独立的，也可以是由驱动芯片的参考电流产生模块产生的电流或偏置产生电路产生的电压。值得说明的是，本技术及实施例中校准电路的电流源或电压源可以是独立的，也可以是由驱动芯片的参考电流产生模块产生的电流或偏置模块产生的电压。
[0104]
基于以上的实施例可以看出，压降调节电路是基于u＝ir的原理，固定电阻调节电流，或固定电流调节电阻的方式实现电压降的调节，当然，也可以固电阻和电流同时调节。值得说明的是以上实施例均是基于共阳极驱动芯片为例进行的演示说明，对于共阴极芯片，本技术所提供的方案同样适用，区别仅在于mos管的类型不同，共阳极芯片中输出通道以nmos作输出，共阴极用pmos管作输出，其他mos管类型对应翻转即可。
[0105]
具体如图16所示，给出了修调控制电路的控制原理，图示中以补偿寄存器包含5bit修调控制信号为例，实际可以为任意bit数。clk是控制时钟，通过d触发器依次产生起始时刻不同的时钟信号cks《5》-cks《0》以及end_flag信号，end_flag信号用于结束校准功能(end_flag高电平进入校准，低电平结束校准)。当end_flag(高电平)有效后，通过d触发器导致lock信号变为高电平，锁定了或逻辑门，使得cksi《5:0》不再翻转，在此时刻之前，lock信号为低电平，cks《5:0》输出为信号cksi《5:0》。本控制电路采集v_flag信号并将其依次存储进补偿寄存器vs《4:0》的每一bit中，各信号输出逻辑参考图17所示。
[0106]
补偿寄存器s《4:0》，其中包含1bit失调补偿极性寄存器s《4》，和4bit失调补偿寄存器s《3:0》；如果失调补偿极性寄存器s《4》＝1，则输出的vdo》vd；如果失调补偿极性寄存器s《4》＝0，则输出的vdo《vd。4bit失调补偿寄存器s《3:0》控制校准电路中电流的大小，不同大小的电流流过固定电阻r产生不同大小的电压降，进而调节vdo和vd电压的差值，en信号初始为低电平，d触发器复位，控制电路不工作。当en信号变为高电平，开始进行电流校准。
[0107]
如果初始iout《iref，v_flag＝1，clksi《5》上升沿采集v_flag，并将其存储到vs《4
》，失调补偿极性寄存器s《4》＝1，则输出的vdo》vd，vdo增加则iout增加，缩小了与iref的偏差；下一个时钟周期，如果iout》iref，v_flag＝0，clksi《4》上升沿采集v_flag，并将其存储到vs《3》，s《3》＝0；如果iout《iref，v_flag＝1，clksi《4》上升沿采集v_flag，并将其存储到vs《3》，s《3》＝1，s《3:0》增加，导致电流校准电路中电流增加，vdo与vd电压差增加，vdo增大，导致iout增加，缩小了与iref的偏差。依次进行下去，直至s《3:0》每一bit比较完成。
[0108]
如果初始iout》iref，v_flag＝0，clksi《5》上升沿采集v_flag，并将其存储到vs《4》，失调补偿极性寄存器s《4》＝0，则输出的vdo《vd；下一个时钟周期，如果iout》iref，v_flag＝0，clksi《4》上升沿采集v_flag，并将其存储到vs《3》，经过一个反向器s《3》＝1，s《3:0》增加，导致电流校准电路中电流增加，vdo与vd电压差增加，vdo减小，导致iout减小，缩小了与iref的偏差；如果iout《iref，v_flag＝1，clksi《4》上升沿采集v_flag，并将其存储到vs《3》，经过一个反向器s《3》＝0，依次进行下去，直至s《3:0》每一bit比较完成。
[0109]
下一轮电流校准开始之前，将en信号置为低电平，则d触发器复位，lock信号变为低电平解除锁定状态。接下来重新将en信号置为高电平，则开始了下一轮电流校准。
[0110]
可选的，在一些实施例中，pwm模块还包括一个匹配逻辑电路，参考图18所示，多相位时钟经选择器择一输入第二pwm产生模块；初始时钟信号经匹配逻辑电路输入第一pmw产生模块，匹配逻辑电路与多相位时钟在选择器中经过的逻辑路径完全相同，具体可参考图19和图19所示，总共包括8个时钟信号，即clk1、clk2、clk3
……
clk8，选择clk1作为初始时钟信号直接输入匹配逻辑电路，选择任一时钟信号作为作为延迟时钟信号输入第一设备。由于在某一具体应用中，初始时钟信号是固定的，因此直接将clk1接入匹配逻辑电路即可，而延迟时钟信号是基于显示数据或其他设计需求是需要变化的，因此必须基于第一设备进行延迟时钟信号的选择。本实施例中基于3-8译码器产生8个选择信号cs1-cs8用于选择对应的延迟时钟信号，选择信号输入第一设备，第一设备基于选择信号的逻辑选择相应的延迟时钟信号。参考图19所示，为第一设备的内部逻辑电路，其本质是一个多路选择器，由图19可以看出，时钟信号clk1-clk8均经过相同的逻辑路径，依次为与非门、与非门、或非门、与非门，同时外加一个buffer电路，这个buffer电路可以是一个反相器。参考图20所示，初始时钟信号经过的匹配逻辑电路也对应的设置为非门、与非门、或非门、与非门，外加一个buffer电路。由于本技术中第一设备是8路选择器，因此内部逻辑为与非门、与非门、或非门、与非门，当第一设备不是8路选择器时，其逻辑信号也必然不同。而第一设备的内部逻辑是不可能修改的，因此只能通过调节匹配逻辑电路，使匹配逻辑电路与第一设备的内部逻辑电路相同即可。小数部分pwm波形可参考图21或图22所示，pwm波包含了小数部分，从而提高了低灰补偿能力。
[0111]
本技术第二方面一种led显示屏恒流驱动芯片，包括如第一方面的驱动电路。
[0112]
本技术第三方面一种电子设备，其特征在于，包括如第二方面的驱动芯片。
[0113]
以上所述仅是本技术的优选实施方式，应当理解本技术并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本技术的精神和范围，则都应在本技术所附权利要求的保护范围内。