应用于GOA驱动层的控制方法、GOA驱动装置和显示面板与流程

应用于goa驱动层的控制方法、goa驱动装置和显示面板
技术领域
1.本技术涉及显示技术领域，特别是涉及一种应用于goa驱动层的控制方法、goa驱动装置和显示面板。


背景技术：

2.随着显示技术的不断发展，为了减少显示面板的边框尺寸和降低成本，goa(gate on array，栅阵列)驱动结构被广泛应用在显示面板领域。goa驱动结构设计发展到如今，已经衍生出20t1c型等诸多经典结构。一般，采用级传下拉的goa驱动结构中包含尾级dummy goa(无效的goa)电路，而尾级dummy goa电路的下拉模块的下拉是由下一帧的stv(start voltage，起始电压)信号打开，但是对于尾级dummy goa电路并无级传的下一帧的stv信号。因此，在实际产品中，该设计会造成尾级dummy goa电路的q点长期处于高电位，使得与q点相连的tft(thin film transistor，薄膜晶体管)受应力作用的时间更长，iv(电流电压)特性容易漂移，导致尾级dummy goa电路对前级goa电路的下拉效果变差，导致点灯异常。


技术实现要素：

3.基于此，有必要针对如何改善薄膜晶体管受应力作用的时间更长而导致的iv特性漂移的问题，提供一种应用于goa驱动层的控制方法、goa驱动装置和显示面板。
4.为了实现上述目的，第一方面，本技术实施例提供了一种应用于goa驱动层的控制方法，包括以下步骤：
5.在一帧画面时长内，轮询至goa驱动层的尾级正常区域内的normal goa电路驱动时，向尾级无效区域内对应级的dummy goa电路输入控制信号；
6.其中，在一帧画面时长内，控制信号包含第一脉冲和第二脉冲；第一脉冲为一帧画面时长的起始信号，用于打开normal goa电路的上拉控制模块；第二脉冲用于关闭dummy goa电路的下拉模块。
7.在其中一个实施例中，尾级无效区域内包括m级dummy goa电路；goa驱动层包括x条时钟信号线；
8.当x小于m，且m为x的整数倍时，第二脉冲的上升沿位于第一类时钟信号的最后一个脉冲的下降沿处或之后；第一类时钟信号为连接最后一级dummy goa电路的时钟信号线传输的时钟信号。
9.在其中一个实施例中，尾级无效区域内包括m级dummy goa电路；goa驱动层包括x条时钟信号线；
10.当x小于m，且m非x的整数倍时，第二脉冲的上升沿位于第一类时钟信号的最后一个脉冲的下降沿处或之后；第一类时钟信号为连接最后一级dummy goa电路的时钟信号线传输的时钟信号；
11.或者
12.第二脉冲的上升沿位于第二类时钟信号的最后一个脉冲的下降沿处或之后；第二
类时钟信号为未与dummy goa电路连接的时钟信号线传输的时钟信号。
13.在其中一个实施例中，尾级无效区域内包括m级dummy goa电路；goa驱动层包括x条时钟信号线；
14.当x等于m时，第二脉冲的上升沿位于第一类时钟信号的最后一个脉冲的下降沿处或之后；第一类时钟信号为连接最后一级dummy goa电路的时钟信号线传输的时钟信号。
15.在其中一个实施例中，尾级无效区域内包括m级dummy goa电路；goa驱动层包括x条时钟信号线；
16.当x大于m时，第二脉冲的上升沿位于第一类时钟信号的最后一个脉冲的下降沿处或之后；第一类时钟信号为连接最后一级dummy goa电路的时钟信号线传输的时钟信号；
17.或者
18.第二脉冲的上升沿位于第二类时钟信号的最后一个脉冲的下降沿处或之后；第二类时钟信号为未与dummy goa电路连接的时钟信号线传输的时钟信号。
19.在其中一个实施例中，第二脉冲的脉宽等于goa驱动层的时钟信号的脉宽。
20.第二方面，本技术实施例提供了一种goa驱动装置，包括信号输入器以及goa驱动层；
21.goa驱动层上包括n级normal goa电路和m级dummy goa电路；
22.各级normal goa电路和各级所dummy goa电路依次级传连接；各级normal goa电路依次级传连接形成的线路尾部的m级normal goa电路为尾级正常区域；各级所dummy goa电路依次级传连接形成的线路为尾级无效区域；
23.信号输入器分别连接各级所dummy goa电路的下拉模块；
24.其中，信号输入器用于执行实现上述的应用于goa驱动层的控制方法。
25.在其中一个实施例中，dummy goa电路包括上拉控制模块、上拉模块、反相器、下拉维持模块、下拉模块以及重置模块；
26.上拉控制模块的第一端分别连接上拉模块的第一端、下拉模块的第一端和下拉维持模块的第一端，第二端连接反相器的第一端，第三端通过重置模块连接v
ssq
信号；
27.上拉模块的第二端连接下拉维持模块的第二端，第三端连接下拉模块的第二端；反相器的第二端连接下拉维持模块的第三端，第三端连接v
ssq
信号；
28.下拉维持模块的第四端连接v
ssq
信号，第五端连接v
ssg
信号；下拉模块的第三端连接v
ssq
信号，第四端连接v
ssg
信号。
29.在其中一个实施例中，反相器包括第一反相器和第二反相器；下拉维持模块包括第一下拉维持模块和第二下拉维持模块；
30.第一下拉维持模块的第一端和所第二下拉维持模块的第一端分别连接上拉控制模块的第一端；第一下拉维持模块的第二端和所第二下拉维持模块的第二端分别连接上拉模块的第二端；第一下拉维持模块的第三端连接第一反相器的第二端；第二下拉维持模块的第三端连接第二反相器的第二端；第一下拉维持模块的第四端和所第二下拉维持模块的第四端分别连接v
ssq
信号；第一下拉维持模块的第五端和所第二下拉维持模块的第五端分别连接v
ssg
信号；
31.第一反相器的第一端和第二反相器的第一端分别连接上拉控制模块的第二端；第一反相器的第三端和第二反相器的第三端分别连接v
ssq
信号。
32.第三方面，本技术实施例提供了一种显示面板，包括显示层、控制器以及上述的goa驱动装置；
33.其中，控制器连接goa驱动装置；goa驱动装置连接显示层。
34.上述技术方案中的一个技术方案具有如下优点和有益效果：
35.在显示层显示每一帧画面的过程中需要逐行扫描。在一帧画面时长内，当逐行扫描到最后几行，即轮询至goa驱动层的尾级正常区域内的normal goa电路驱动时，向尾级无效区域内对应级的dummy goa电路输入控制信号。而控制信号包含第一脉冲和第二脉冲，其中，第一脉冲为一帧画面时长的起始信号，用于打开normal goa电路的上拉控制模块，第二脉冲用于关闭dummy goa电路的下拉模块。实现在同一帧画面时长内就对dummy goa电路进行下拉，改变了传统技术需要等到下一帧画面时长内才对dummy goa电路进行下拉的方式，从而提前下拉了dummy goa电路的q点电压，减轻与q点连接的薄膜晶体管的压应力，抑制iv特性容易漂移，避免发光器件的点亮异常。
附图说明
36.图1为传统技术中dummy goa电路的等效电路图。
37.图2为图1的dummy goa电路的工作时序图。
38.图3为本技术实施例提供的应用于goa驱动层的控制方法的流程图。
39.图4为本技术实施例提供的控制信号的波形图。
40.图5为本技术实施例提供的dummy goa电路的示意图。
具体实施方式
41.为了便于理解本技术，下面将参照相关附图对本技术进行更全面的描述。附图中给出了本技术的首选实施例。但是，本技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本技术的公开内容更加透彻全面。
42.需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件并与之结合为一体，或者可能同时存在居中元件。本文所使用的术语“安装”、“一端”、“另一端”以及类似的表述只是为了说明的目的。
43.除非另有定义，本文所使用的所有的技术和科学术语与属于本技术的技术领域的技术人员通常理解的含义相同。本文中在本技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本技术。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
44.传统技术中，以12个ck信号，6级dummy goa(等效电路图如图1所示)电路，分辨率为2160*3180的产品为例。如图1所示，dummy goa电路(2161～2166级)的t31/t41的下拉是由下一帧的stv信号打开的。其工作时序如图2所示，ck1～ck12是时钟信号，stv是每一帧的起始信号，reset信号与stv信号波形一致。在该产品中dummy goa电路的q点长期处于高电位，导致t21/22、t52/54等与q点相连的tft(thin film transistor，薄膜晶体管)受压应力作用的时间更长，iv特性容易漂移，会造成dummy goa电路的st(n)输出变弱。而在该产品中，2161～2166行的st(n)是2155～2160行的下拉信号，因此，会引发(2155～2160级)normal goa电路中t31/t41的下拉变差，导致点灯异常。
45.为了解决上述问题，如图3所示，提供了一种应用于goa驱动层的控制方法，包括以下步骤：
46.步骤31，在一帧画面时长内，轮询至goa驱动层的尾级正常区域内的normal goa电路驱动时，向尾级无效区域内对应级的dummy goa电路输入控制信号。
47.一帧画面时长是指影像动画中最小单位的单幅影像画面的播放时长。在显示图像时，在一帧画面时长内，goa驱动层会从第一行逐行扫描至最后一行，例如，分辨率为2048*1024的显示产品，包含1024级goa电路，在一帧画面时长内，会从第1级goa电路至第1024级goa电路驱动对应行的扫描线。
48.normal goa电路是指与扫描线连接的goa电路，能够驱动扫描线。dummy goa电路是指无效的goa电路，连接在normal goa电路的尾部。尾级正常区域是指由最后几级normal goa电路组成，尾级正常区域内包含的normal goa电路的数量与尾级无效区域内包含的dummy goa电路的数量相等。尾级无效区域内包含所有级的dummy goa电路。同样，以分辨率为2048*1024的显示产品为例说明，例如，该显示产品包括4级dummy goa电路，该4级dummy goa电路依次级传连接在第1024级normal goa电路之后，尾级正常区域内包括第4级(1021-1024级)normal goa电路。
49.轮询至goa驱动层的尾级正常区域内的normal goa电路驱动，理解为goa电路逐级工作驱动扫描线，轮候到尾级正常区域内的normal goa电路。同样，以上述分辨率为2048*1024的显示产品为例说明，轮询至goa驱动层的尾级正常区域内的normal goa电路驱动，是指轮到1021-1024级中的一级normal goa电路启动工作驱动扫描线。
50.尾级正常区域内第n级normal goa电路的下拉是由尾级无效区域内对应级dummy goa电路输出st(n)信号控制。同样，以上述分辨率为2048*1024的显示产品为例说明，第1022级normal goa电路的下拉由第2级dummy goa电路输出st(1026)信号控制。
51.控制信号用于控制dummy goa电路的下拉，具体的，如图4所示，在一帧画面时长内，控制信号包含第一脉冲和第二脉冲。其中，第一脉冲为一帧画面时长的起始信号，用于打开normal goa电路的上拉控制模块。第二脉冲用于关闭dummy goa电路的下拉模块，从而实现在同一帧画面时长内对当前级dummy goa电路进行下拉，下拉q点的电压值。
52.以下列举几种设置第二脉冲的方式：
53.在第一示例中，尾级无效区域内包括m级dummy goa电路；goa驱动层包括x条时钟信号线。其中，dummy goa电路的级数m为根据实际的goa驱动层的类型而定，同样，时钟信号线的条数x为根据实际的goa驱动层的类型而定。
54.当x小于m，且m为x的整数倍时，第二脉冲的上升沿位于第一类时钟信号的最后一个脉冲的下降沿处或之后。需要说明的是，第一类时钟信号为连接最后一级dummy goa电路的时钟信号线传输的时钟信号。例如，当m为6时，x为1、2、3。
55.其中，第二脉冲的上升沿位于第一类时钟信号的最后一个脉冲的下降沿处，是指在时间轴上，第二脉冲的上升沿与第一类时钟信号的最后一个脉冲的下降沿相叠。第二脉冲的上升沿位于第一类时钟信号的最后一个脉冲的下降沿之后，是指在时间轴上，第二脉冲的上升晚于第一类时钟信号的最后一个脉冲的下降沿。
56.以3个时钟信号，6级dummy goa电路，分辨率为2160*3180的产品为例说明，每个时钟信号上有722个脉冲，第772个脉冲即为最后一个脉冲。
57.在第二个示例，尾级无效区域内包括m级dummy goa电路；goa驱动层包括x条时钟信号线；
58.当x小于m，且m非x的整数倍时，第二脉冲的上升沿位于第一类时钟信号的最后一个脉冲的下降沿处或之后；第一类时钟信号为连接最后一级dummy goa电路的时钟信号线传输的时钟信号。例如，m为6，x为4、5。
59.或者，第二脉冲的上升沿位于第二类时钟信号的最后一个脉冲的下降沿处或之后。需要说明的是，第二类时钟信号为未与dummy goa电路连接的时钟信号线传输的时钟信号。
60.以4个时钟信号，6级dummy goa电路，分辨率为2160*3180的产品为例说明，每个时钟信号上有542个脉冲，第542个脉冲即为最后一个脉冲。第一类时钟信号为由第2条时钟信号线传输的时钟信号。第二类时钟信号为有第3和第4条时钟信号线传输的时钟信号。
61.在第三个示例中，尾级无效区域内包括m级dummy goa电路；goa驱动层包括x条时钟信号线；
62.当x等于m时，第二脉冲的上升沿位于第一类时钟信号的最后一个脉冲的下降沿处或之后；第一类时钟信号为连接最后一级dummy goa电路的时钟信号线传输的时钟信号。例如，m为6，x为。
63.以6个时钟信号，6级dummy goa电路，分辨率为2160*3180的产品为例说明，每个时钟信号上有361个脉冲，第361个脉冲即为最后一个脉冲。
64.在第四个示例中，尾级无效区域内包括m级dummy goa电路；goa驱动层包括x条时钟信号线；
65.当x大于m时，第二脉冲的上升沿位于第一类时钟信号的最后一个脉冲的下降沿处或之后；第一类时钟信号为连接最后一级dummy goa电路的时钟信号线传输的时钟信号。例如，m为6，x为12。
66.或者，第二脉冲的上升沿位于第二类时钟信号的最后一个脉冲的下降沿处或之后；第二类时钟信号为未与dummy goa电路连接的时钟信号线传输的时钟信号。
67.以12个时钟信号，6级dummy goa电路，分辨率为2160*3180的产品为例说明，每个时钟信号上有181个脉冲，第181个脉冲即为最后一个脉冲。第一类时钟信号为由第6条时钟信号线传输的时钟信号(如图4所示)。第二类时钟信号为有第7至第12条时钟信号线传输的时钟信号。
68.在一个示例中，第二脉冲的脉宽等于goa驱动层的时钟信号的脉宽。
69.在显示层显示每一帧画面的过程中需要逐行扫描。在一帧画面时长内，当逐行扫描到最后几行，即轮询至goa驱动层的尾级正常区域内的normal goa电路驱动时，向尾级无效区域内对应级的dummy goa电路输入控制信号。而控制信号包含第一脉冲和第二脉冲，其中，第一脉冲为一帧画面时长的起始信号，用于打开normal goa电路的上拉控制模块，第二脉冲用于关闭dummy goa电路的下拉模块。实现在同一帧画面时长内就对dummy goa电路进行下拉，改变了传统技术需要等到下一帧画面时长内才对dummy goa电路进行下拉的方式，从而提前下拉了dummy goa电路的q点电压，减轻与q点连接的薄膜晶体管的压应力，抑制iv特性容易漂移，避免发光器件的点亮异常。
70.基于本技术的应用于goa驱动层的控制方法，提供了一种goa驱动装置，包括信号
输入器以及goa驱动层。
71.其中，goa驱动层上包括n级normal goa电路和m级dummy goa电路。例如，n为2160，m为6。
72.各级normal goa电路和各级所dummy goa电路依次级传连接；各级normal goa电路依次级传连接形成的线路尾部的m级normal goa电路为尾级正常区域；各级所dummy goa电路依次级传连接形成的线路为尾级无效区域。以n为2160，m为6为例进行说明，normal goa电路从第1级至第2160级依次级传连接，第1级至第6级dummy goa电路依次级传连接在第2160级normal goa电路之后。
73.信号输入器分别连接各级所dummy goa电路的下拉模块。其中，信号输入器用于执行实现上述的应用于goa驱动层的控制方法。
74.需要说明的是，该实施例中的应用于goa驱动层的控制方法与前述实施例相同，此处不再赘述。
75.在一个示例中，如图5所示，dummy goa电路包括上拉控制模块510、上拉模块520、反相器530、下拉维持模块540、下拉模块550以及重置模块560。需要说明的是，上拉控制模块510用于对dummy goa电路的q点进行预充、上拉模块520用于输出高电位。下拉模块550用于将dummy goa电路的q点和输出拉低。下拉维持模块540用于维持dummy goa电路q点的低电压。反相器530用于反将输入信号的相位反转180度。
76.连接关系为：上拉控制模块510的第一端分别连接上拉模块520的第一端、下拉模块550的第一端和下拉维持模块540的第一端，第二端连接反相器530的第一端，第三端通过重置模块560连接v
ssq
信号。
77.上拉模块520的第二端连接下拉维持模块540的第二端，第三端连接下拉模块550的第二端；反相器530的第二端连接下拉维持模块540的第三端，第三端连接v
ssq
信号；
78.下拉维持模块540的第四端连接v
ssq
信号，第五端连接v
ssg
信号；下拉模块550的第三端连接v
ssq
信号，第四端连接v
ssg
信号。
79.在一个示例中，反相器包括第一反相器和第二反相器；下拉维持模块包括第一下拉维持模块和第二下拉维持模块。第一反相器和第一下拉维持模块组合，与第二反相器和第二下拉维持模块的组合交通工作，防止第一反相器和第一下拉维持模块的连接点，第二反相器和第二下拉维持模块的连接点长期受到pbts，vth正向漂移严重，g(n)不能被拉到低。
80.连接关系为：第一下拉维持模块的第一端和所第二下拉维持模块的第一端分别连接上拉控制模块的第一端；第一下拉维持模块的第二端和所第二下拉维持模块的第二端分别连接上拉模块的第二端；第一下拉维持模块的第三端连接第一反相器的第二端；第二下拉维持模块的第三端连接第二反相器的第二端；第一下拉维持模块的第四端和所第二下拉维持模块的第四端分别连接v
ssq
信号；第一下拉维持模块的第五端和所第二下拉维持模块的第五端分别连接v
ssg
信号。
81.第一反相器的第一端和第二反相器的第一端分别连接上拉控制模块的第二端；第一反相器的第三端和第二反相器的第三端分别连接v
ssq
信号。
82.本技术的goa驱动装置，能够实现dummy goa电路的下拉模块的同帧关闭，尽早的拉低dummy goa电路的q点的电位，避免与q点连接的tft长期受压，导致iv特性漂移。
83.将上述goa驱动装置应当到显示面板中，提供了一种显示面板，包括显示层、控制器以及上述的goa驱动装置；其中，控制器连接goa驱动装置；goa驱动装置连接显示层。
84.本技术显示面板，由于dummy goa电路的下拉模块能够同帧关闭，使得显示面板的性能好，不会产生点亮异常。
85.以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
86.以上所述实施例仅表达了本技术的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因此，本技术专利的保护范围应以所附权利要求为准。