一种像素驱动电路及显示面板的制作方法

1.本发明涉及显示技术领域，具体而言，尤其涉及像素驱动电路及显示面板。


背景技术：

2.对于部分顶发射的大尺寸显示面板，为了保障光取出效率，阴极一般为整面并且膜层厚度较薄的形态。但是在阴极的膜层厚度较薄时，阴极的阻抗会显著提升，出现压降(ir drop)，使得显示面板中心区域发光器件两端的电压小于边缘区域发光器件两端的电压，中心区域的亮度低于设定亮度的同时，也会低于边缘区域的亮度，影响显示面板的均一性。
3.目前常规的设置方式，是在像素单元内设置辅助电极，辅助电极用于和阴极电性连接。辅助电极的设计能够明显改善阴极电压降的问题，但辅助电极的走线设计较复杂，并且工艺难度较大，经常会出现辅助电极和阴极接触不良的问题。
4.所以，如何改善像素发驱动电路所出现的压降问题成为一个亟待解决的问题。


技术实现要素：

5.综上，本技术所要解决的技术问题是：提供一种新的像素驱动电路及显示面板。
6.第一方面，本技术提供了一种像素驱动电路，包括像素驱动单元、电位控制单元和第一信号线，所述像素驱动单元包括发光元件，所述第一信号线通过所述电位控制单元与所述发光元件的阴极电性连接；
7.在所述像素驱动单元处于发光阶段时，所述第一信号线用于输出低电位信号，且所述电位控制单元用于使所述第一信号线与所述发光元件的阴极导通，以通过所述低电位信号拉低所述发光元件阴极的电位。
8.可选地，在本技术部分实施例中，所述电位控制单元包括电位控制薄膜晶体管和第一栅极线，所述电位控制薄膜晶体管的第一端与所述发光元件的阴极电性连接，所述电位控制薄膜晶体管的第二端与所述第一信号线电性连接，所述第一栅极线与所述电位控制薄膜晶体管的控制端电性连接；
9.所述第一栅极线，用于在所述像素驱动单元处于发光阶段时，使所述电位控制薄膜晶体管的第一端和第二端导通。
10.可选地，在本技术部分实施例中，所述像素驱动单元包括侦测模块，所述侦测模块包括侦测信号线，所述侦测信号线构成所述第一信号线。
11.可选地，在本技术部分实施例中，所述发光元件的阳极电性连接至第一节点，所述侦测模块包括侦测薄膜晶体管和第二栅极线；
12.所述侦测薄膜晶体管的第一端电性连接至所述第一节点，所述侦测薄膜晶体管的第二端与所述侦测信号线电性连接，所述侦测薄膜晶体管的控制端与所述第二栅极线电性连接。
13.可选地，在本技术部分实施例中，在所述像素驱动单元处于发光阶段时，所述侦测
模块用于使所述侦测薄膜晶体管的第一端和第二端断开，并使所述侦测信号线输出低电位信号。
14.可选地，在本技术部分实施例中，所述像素驱动单元包括驱动模块，所述驱动模块包括数据信号线，所述数据信号线构成所述第一信号线。
15.可选地，在本技术部分实施例中，所述发光元件的阳极电性连接至第一节点，所述驱动模块包括开关薄膜晶体管、驱动薄膜晶体管以及第三栅极线，所述开关薄膜晶体管的第一端与所述数据信号线电性连接，所述开关薄膜晶体管的第二端与所述驱动薄膜晶体管的控制端电性连接，所述开关薄膜晶体管的控制端与所述第三栅极线电性连接，所述驱动薄膜晶体管的第一端用于输入参考电压信号，所述驱动薄膜晶体管的第二端连接至所述第一节点。
16.可选地，在本技术部分实施例中，在所述像素驱动单元处于发光阶段时，所述驱动模块使所述开关薄膜晶体管的第一端、第二端断开，并使所述数据信号线输出低电位信号。
17.可选地，在本技术部分实施例中，所述第一信号线的数量为多条，所述电位控制单元的数量与所述第一信号线的数量相对应，所述第一信号线通过对应所述电位控制单元而与所述发光元件的阴极电性连接。
18.可选地，在本技术部分实施例中，所述像素驱动单元包括侦测模块和驱动模块，所述侦测模块包括侦测信号线，所述驱动模块包括数据信号线，多个电位控制单元包括第一电位控制单元和第二电位控制单元，所述侦测信号线通过第一电位控制单元而与所述发光元件的阴极电性连接，所述数据信号线通过第二电位控制单元而与所述发光元件的阴极电性连接。
19.第二方面，本技术提供了一种显示面板，包括如第一方面所述像素驱动电路。
20.由于采用了上述技术方案，本技术所提供的像素驱动电路及显示面板，
21.在本技术所提供的像素驱动电路及显示面板当中，像素驱动单元当中的第一信号线通过电位控制单元而与发光元件的阴极电性连接，在像素驱动单元处于发光阶段，即发光元件进行发光显示时，第一信号线输出低电位信号，以将发光元件的阴极电位拉低至低电位，进而保障该像素单元内发光元件的阴极始终处于低电位，在适用于显示面板时，能够保障显示面板阴极各处均处于低电位，改善了像素驱动电路所出现的压降问题以及显示面板的显示均一性。
附图说明
22.为了更清楚地说明本技术实施例或现有技术中的技术方案，下面对实施例中所需要使用的附图作简单的介绍。下面描述中的附图仅为本技术的部分实施例，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获取其他的附图。
23.图1为本发明所提供实施例1中像素驱动电路的电路结构示意图；
24.图2为本发明所提供实施例2中像素驱动电路的电路结构示意图；
25.图3为本发明所提供实施例3中像素驱动电路的电路结构示意图；
26.图4为本发明所提供各实施例中像素驱动电路信号的时序示意图；
27.附图标记说明：
28.110-发光元件，120-侦测薄膜晶体管，130-第二栅极线，140-侦测信号线，150-开
关薄膜晶体管，160-驱动薄膜晶体管，170-第三栅极线，180-数据信号线，190-存储模块，200-电位控制单元，210-电位控制薄膜晶体管，220-第一栅极线。
具体实施方式
29.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下获得的所有其他实施例，都属于本发明保护的范围。
30.本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有独特的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明或者隐含地包括一个或者更多个特征。在本发明的描述中，“多个”的含义两个或两个以上，除非另有明确具体的限定。
31.在申请中，“示例性”一词用来表示“用作例子、例证或说明”。本技术中被描述为示例性”的任何实施例不一定被解释为比其他实施例更优选或更具优势。为使本领域任何技术人员能够实现和使用本发明，给出了以下描述。在以下描述，为了解释的目的而列出了细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本发明。在其他实例中，不会对已知的结构和过程进行详细阐述，以避免不必要的细节使本发明的描述变得晦涩。因此，本发明并非旨在限于所示的实施例，而是与符合本技术所公开的原理的最广范围相一致。
32.实施例1
33.本实施例的主体是一种显示面板，具体是一种amoled显示面板，其包括像素驱动电路。请参见图1，本实施例所提供显示面板当中像素驱动电路的电路结构示意图，可以看出的是：
34.在本实施例中，上述像素驱动电路具体包括像素驱动单元、电位控制单元200和第一信号线，像素驱动单元包括发光元件110，第一信号线通过电位控制单元200与发光元件110的阴极电性连接：
35.在像素驱动单元处于发光阶段时，第一信号线用于输出低电位信号，且电位控制单元200用于使第一信号线与发光元件110的阴极导通，以通过低电位信号拉低发光元件阴极的电位。
36.详细的，在像素驱动单元处于发光阶段(即像素发光阶段)，发光元件110进行发光显示时，第一信号线输出低电位信号，将发光元件110的阴极电位拉低至低电位(例如0v)，进而保障该像素单元内发光元件110的阴极始终处于低电位。在上述像素驱动电路适用于显示面板时，能够使得整个显示面板中阴极各处的电位一致，均处于低电位，改善了像素驱动电路所出现的压降问题以及显示面板显示均一性较差的问题。
37.需要说明的是，像素驱动单元即指像素驱动电路在显示面板中用于实现发光元件
110驱动显示的电路单元结构，除发光元件110，其一般设置有数据信号线、扫描信号线、侦测信号线等信号线。上述第一信号线可以采用像素驱动单元当中的既有走线，也即对既有走线进行复用，上述第一信号线也可以为独立走线，独立于像素驱动单元，本技术对此不做特别限定。本实施例对像素驱动单元中既有的信号线进行了复用，使其构成第一信号线，进而简化了走线结构、方便了走线设计。
38.还需要说明的是，上述第一信号线并不限制于一条信号线；在采用多条信号线作为第一信号线时，各信号线也并不限制于必须为同一类型的信号线，第一信号线可以是多条不同类型的信号线，在不影响发明目的的前提下，实施人员可以依据自身需求而具体选择上述信号线的具体类型。
39.更为具体的，在本实施例中，电位控制单元200包括电位控制薄膜晶体管210和第一栅极线220，电位控制薄膜晶体管210的第一端与发光元件110的阴极电性连接，电位控制薄膜晶体管210的第二端与第一信号线电性连接，第一栅极线220与电位控制薄膜晶体管210的控制端电性连接；第一栅极线220，用于在像素驱动单元处于发光阶段时，控制电位控制薄膜晶体管210的第一端和第二端导通。
40.在像素驱动单元处于发光阶段时，第一栅极线220输出高电平信号，电位控制薄膜晶体管210响应于第一栅极线220的信号，而使得其第一端和第二端导通，同时，由于第一信号线与电位控制薄膜晶体管210的第二端电性连接，所以第一信号线内低电位信号能够将发光元件110阴极的电位拉低至低电位，进而保障了显示面板阴极各处电压的均一性。
41.下面将对本实施例所提供的像素驱动电路的具体结构做进一步介绍。
42.在本实施例中，发光元件110的阳极连接至第一节点，像素驱动单元包括侦测模块，侦测模块包括侦测薄膜晶体管120、第二栅极线130和侦测信号线140；侦测薄膜晶体管120的第一端电性连接至第一节点，侦测薄膜晶体管120的第二端与侦测信号线140电性连接，侦测薄膜晶体管120的控制端与第二栅极线130电性连接，电位控制薄膜晶体管210的第二端与侦测信号线140电性连接。也即，在本实施例所提供的技术方案当中，主要对侦测模块中的侦测信号线140进行了复用，使得侦测信号线140构成第一信号线。
43.更进一步的，在本实施例中，像素驱动单元具体包括驱动模块和存储模块，驱动模块包括开关薄膜晶体管150、驱动薄膜晶体管160、第三栅极线170以及数据信号线180，开关薄膜晶体管150的第一端与数据信号线180电性连接，开关薄膜晶体管150的第二端与驱动薄膜晶体管160的控制端电性连接，开关薄膜晶体管150的控制端与第三栅极线170电性连接，驱动薄膜晶体管160的第一端用于输入参考电压信号，驱动薄膜晶体管160的第二端连接至第一节点，开关薄膜晶体管150的第二端、驱动薄膜晶体管160的控制端连接至第二节点；而存储模块190即指存储电容，存储电容一端连接至第一节点，另一端连接至第二节点。
44.这里需要说明的是，对于如上所描述的电位控制薄膜晶体管210，其第一端、第二端即指电位控制薄膜晶体管210的源漏极两端，而其控制端即指其栅极一端，对于侦测薄膜晶体管120、开关薄膜晶体管150以及驱动薄膜晶体管160也是如此。此外，现有技术当中已经公开了一些像素驱动电路，其包括上述侦测模块、驱动模块以及存储模块，所以本技术不再对侦测模块、驱动模块以及存储模块的具体运行原理进行累述。
45.请参见图4，本实施例所提供像素驱动电路信号的时序图，date即指数据信号线180，gate1即指第一栅极线220，gate2即指第二栅极线130，gate3即指第三栅极线170，
sense即指侦测信号线140，可以看出的是：
46.在像素写入阶段，侦测信号线140输出低电平信号，第二栅极线130、第三栅极线170以及数据信号线180均输出高电平信号，从而使得开关薄膜晶体管150第一端、第二端导通，侦测薄膜晶体管120第一端、第二端导通；在开关薄膜晶体管150的作用下，驱动薄膜晶体管160的第一端、第二端也即导通，存储模块190在参考电压和数据电压的电压差作用下被写入电压。此时，第一栅极线220输出低电平信号，以使得电位控制薄膜晶体管210的第一端、第二端断开，电位控制薄膜晶体管210并不影响存储模块190写入电压。
47.在发光阶段，第二栅极线130、第三栅极线170以及数据信号线180输出低电平信号。而驱动薄膜晶体管160则在存储模块190的作用下，处于第一端和第二端导通的导通状态。此时，侦测信号线140依然输出低电平信号，但与像素写入阶段有所区别的，第一栅极线220转而输出高电平信号，从而使得电位控制薄膜晶体管210第一端、第二端导通，侦测信号线140即拉低发光元件110阴极的电位，使得显示面板中阴极各处电位一致，改善了显示面板的显示均一性。
48.实施例2
49.本实施例提供了一种显示面板，包括像素驱动电路，请参见图2，本实施例所提供显示面板当中像素驱动电路的电路结构示意图。可以看出的是，本实施例所提供的像素驱动电路包括如实施例1中所描述的驱动模块、存储模块以及侦测模块，但电位控制薄膜晶体管210的第二端所连接的信号线有所不同。具体而言，本实施例中将数据信号线180作为第一信号线，也即电位控制薄膜晶体管210的第二端连接在数据信号线180上，数据信号线180构成第一信号线。
50.请参见图4，本实施例所提供像素驱动电路信号的时序图，date即指数据信号线180，gate1即指第一栅极线220，gate2即指第二栅极线130，gate3即指第三栅极线170，sense即指侦测信号线140，可以看出的是：
51.在像素写入阶段，侦测信号线140输出低电平信号，第二栅极线130、第三栅极线170以及数据信号线180均输出高电平信号，从而使得开关薄膜晶体管150第一端、第二端导通，侦测薄膜晶体管120第一端、第二端导通；在开关薄膜晶体管150的作用下，驱动薄膜晶体管160的第一端、第二端也即导通，存储模块190在参考电压和数据电压的电压差作用下被写入电压。此时，第一栅极线220输出低电平信号，以使得电位控制薄膜晶体管210的第一端、第二端断开，电位控制薄膜晶体管210并不影响存储模块190写入电压。
52.在发光阶段，第二栅极线130、第三栅极线170以及数据信号线180输出低电平信号。而驱动薄膜晶体管160则在存储模块190的作用下，处于第一端和第二端导通的导通状态。与像素写入阶段有所区别的，第一栅极线220转而输出高电平信号，从而使得电位控制薄膜晶体管210第一端、第二端导通，数据信号线180即拉低发光元件110阴极的电位，保障显示面板阴极各处的电位均一性，使得显示面板中阴极各处电位一致，改善了像素驱动电路所出现的压降问题以及显示面板的显示均一性。
53.实施例3
54.本实施例提供了一种显示面板，包括像素驱动电路，请参见图3，本实施例所提供显示面板当中像素驱动电路的电路结构示意图。可以看出的是，本实施例所提供的像素驱动电路包括如实施例1中所描述的驱动模块、存储模块以及侦测模块，同时，在该实施例中，
第一信号线的数量为多条，电位控制单元200的数量与第一信号线的数量相对应，并且第一信号线通过对应电位控制单元200而与发光元件110的阴极电性连接。也即，本实施例所提供的技术方案，在发光阶段时，多条第一信号线一并通过输出低电位信号而拉低发光元件110阴极的电位，如此设置，整个电路具有较高的冗余度，可靠性更为理想。这里需要说明的是，本实施例中，第一信号线具体为两条，对应的电位控制单元200的数量也为两组，但这并不应当理解为第一信号线及电位控制单元200数量上的限制。在不影响发明目的的前提下，实施人员可以依据自身需求而对应选择上述第一信号线和电位控制单元200的组件数。
55.更为具体的，在本实施例中，多个电位控制单元200包括第一电位控制单元和第二电位控制单元，第一电位控制单元中电位控制薄膜晶体管210的第二端与侦测信号线140电性连接，第二电位控制单元中电位控制薄膜晶体管210的第二端与数据信号线180电性连接，以使得侦测信号线140、数据信号线180分别构成第一信号线。
56.请参见图4，本实施例所提供像素驱动电路信号的时序图，date即指数据信号线180，gate1即指第一栅极线220，gate2即指第二栅极线130，gate3即指第三栅极线170，sense即指侦测信号线140，可以看出的是：
57.在像素写入阶段，侦测信号线140输出低电平信号，第二栅极线130、第三栅极线170以及数据信号线180均输出高电平信号，从而使得开关薄膜晶体管150第一端、第二端导通，侦测薄膜晶体管120第一端、第二端导通；在开关薄膜晶体管150的作用下，驱动薄膜晶体管160的第一端、第二端也即导通，存储模块190在参考电压和数据电压的电压差作用下被写入电压。此时，在对应电位控制单元200中，第一栅极线220输出低电平信号，以使得电位控制薄膜晶体管210的第一端、第二端断开，各电位控制薄膜晶体管210并不影响存储模块190写入电压。
58.在发光阶段，第二栅极线130、第三栅极线170以及数据信号线180输出低电平信号。而驱动薄膜晶体管160则在存储模块190的作用下，处于第一端和第二端导通的导通状态。此时，侦测信号线140依然输出低电平信号，与像素写入阶段有所区别的，数据信号线180转而输出低电平信号，各电位控制单元200中的第一栅极线220转而输出高电平信号，从而使得对应的电位控制薄膜晶体管210第一端、第二端导通，侦测信号线140、数据信号线180即拉低发光元件110阴极的电位，使得显示面板中阴极各处电位一致，改善了像素驱动电路所出现的压降问题以及显示面板的显示均一性。
59.上文已对基本概念做了描述，显然，对于本领域技术人员来说，上述详细披露仅仅作为示例，而并不构成对本技术的限定。虽然此处并没有明确说明，本领域技术人员可能会对本技术进行各种修改、改进和修正。该类修改、改进和修正在本技术中被建议，所以该类修改、改进、修正仍属于本技术示范实施例的精神和范围。
60.同时，本技术使用了特定词语来描述本技术的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本技术至少一个实施例相关的某一特征、结构或特点。因此，应强调并注意的是，本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一个替代性实施例”并不一定是指同一实施例。此外，本技术的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。
61.同理，应当注意的是，为了简化本技术披露的表述，从而帮助对一个或多个发明实施例的理解，前文对本技术实施例的描述中，有时会将多种特征归并至一个实施例、附图或
对其的描述中。但是，这种披露方法并不意味着本技术对象所需要的特征比权利要求中提及的特征多。实际上，实施例的特征要少于上述披露的单个实施例的全部特征。
62.一些实施例中使用了描述成分、属性数量的数字，应当理解的是，此类用于实施例描述的数字，在一些示例中使用了修饰词“大约”、“近似”或“大体上”来修饰。除非另外说明，“大约”、“近似”或“大体上”表明数字允许有
±
％的变化。相应地，在一些实施例中，说明书和权利要求中使用的数值参数均为近似值，该近似值根据个别实施例所需特点可以发生改变。在一些实施例中，数值参数应考虑规定的有效数位并采用一般位数保留的方法。尽管本技术一些实施例中用于确认其范围广度的数值域和参数为近似值，在具体实施例中，此类数值的设定在可行范围内尽可能精确。
63.针对本技术引用的每个专利、专利申请、专利申请公开物和其他材料，如文章、书籍、说明书、出版物、文档等，特此将其全部内容并入本技术作为参考，但与本技术内容不一致或产生冲突的申请历史文件除外，对本技术权利要求最广范围有限制的文件(当前或之后附加于本技术中的)也除外。需要说明的是，如果本技术附属材料中的描述、定义、和/或术语的使用与本技术内容有不一致或冲突的地方，以本技术的描述、定义和/或术语的使用为准。