选通驱动器和使用其的显示装置的制作方法

1.本公开涉及选通驱动器和使用其的显示装置。


背景技术：

2.显示装置包括液晶显示(lcd)装置、电致发光显示装置、场发射显示(fed)装置、等离子显示面板(pdp)等。
3.电致发光显示装置根据发光层的材料而被分为无机发光显示装置和有机发光显示装置。有源矩阵型有机发光显示装置使用自身发光的自发光元件(例如，有机发光二极管(在下文中，称为“oled”)再现输入图像。有机发光显示装置的优点在于响应速度快并且发光效率、亮度和视角大。
4.一些显示装置，例如，液晶显示装置或有机发光显示装置，包括：显示面板，其包括多个子像素；驱动器，其输出用于驱动显示面板的驱动信号；电源，其生成要提供给显示面板或驱动器的电力等。驱动器包括向显示面板提供扫描信号或选通信号的选通驱动器以及向显示面板提供数据信号的数据驱动器。
5.在这样的显示装置中，当诸如扫描信号、em信号和数据信号之类的驱动信号被提供给形成在显示面板中的多个子像素时，所选择的子像素透射光或直接发光以由此显示图像。
6.每个子像素包括控制流过发光元件的电流的驱动薄膜晶体管(tft)以及对电流进行开关的一个或更多个开关tft。在这种情况下，会发生由于驱动tft的长时间驱动而导致的劣化，并且应用基于电流感测的补偿方法来对此劣化进行补偿。然而，尽管基于电流感测的补偿方法在用户没有观看的时间中操作，但它具有有机发光二极管(oled)被识别为发光的结构的缺点。


技术实现要素：

7.本公开旨在解决所有上述需要和问题。
8.本公开旨在提供选通驱动器和使用其的显示装置。
9.需要注意的是，本公开的目的不限于上述目的，并且本公开的其它目的通过以下描述对本领域技术人员来说将是显而易见的。
10.根据本公开的选通驱动器被配置为向像素电路输出选通信号，该像素电路具有连接在第一电源线和第一节点之间的驱动元件、连接在第一节点和第二电源线之间的发光元件、以及连接在第一节点和第三电源线之间以由选通信号驱动的开关元件，该选通驱动器包括：第一电路单元，其被配置为从先前信号传输单元接收进位信号以对第一控制节点和第二控制节点进行充电或放电；第二电路单元，其具有第一缓冲晶体管和第二缓冲晶体管，被配置为根据第一控制节点和第二控制节点的电位基于第一时钟信号和第一低电位电压输出选通信号，其中第一低电位电压当在感测模式下驱动时具有高电平电压。
11.根据本公开的显示装置包括：数据驱动器，其被配置为输出数据电压；选通驱动
器，其包括第一电路单元和第二电路单元，第一电路单元被配置为从先前信号传输单元接收进位信号并且对第一控制节点或第二控制节点进行充电，第二电路单元被配置为根据第一控制节点和第二控制节点的电位基于时钟信号和低电位电压输出选通信号；以及多个像素电路，其被配置为接收数据电压和选通信号以再现输入图像，其中，当在感测模式下驱动时，第二电路单元基于第一时钟信号和第一低电位电压输出选通信号，第一低电位电压具有高电平电压，并且像素电路包括连接在第一电源线和第一节点之间的驱动元件、连接在第一节点和第二电源线之间的发光元件、以及连接在第一节点和第三电源线之间以由选通信号驱动的开关元件。
附图说明
12.通过参照附图详细描述本公开的示例性实施方式，本公开的上述和其它目的、特征和优点对于本领域普通技术人员将变得更加清楚，其中：
13.图1是例示根据本公开的实施方式的显示装置的框图；
14.图2是例示本公开的连接到外部补偿电路的像素电路的电路图；
15.图3至图7是用于描述根据实施方式的感测电路的操作原理的图；
16.图8是示意性地例示根据本公开的实施方式的选通驱动器的图；
17.图9是例示图8所示的选通驱动器的控制节点的输入/输出信号和电压的波形图；
18.图10是用于描述根据本公开的实施方式的根据模式的驱动方法的图；
19.图11是例示根据实施方式的电平移位器的输入输出信号的图；
20.图12是例示根据实施方式的选通驱动器的信号传输单元的图；
21.图13是例示图12所示的信号传输单元的输入信号的波形图；
22.图14是例示根据第一实施方式的选通驱动器的信号传输单元的图；
23.图15是例示图14所示的信号传输单元的输入信号的波形图；
24.图16是例示图14所示的选通驱动器的仿真结果的图；
25.图17是例示根据第二实施方式的选通驱动器的信号传输单元的图；
26.图18是例示图17所示的信号传输单元的输入信号的波形图；
27.图19是例示根据第三实施方式的选通驱动器的信号传输单元的图；
28.图20是例示图19所示的信号传输单元的输入信号的波形图；
29.图21是例示根据本公开的另一实施方式的像素电路的电路图；
30.图22是例示图21所示的像素电路的驱动方法的波形图；
31.图23是例示图21所示的像素电路的初始化操作的电路图；
32.图24是例示图21所示的像素电路的采样操作的电路图；
33.图25是例示图21所示的像素电路的寻址操作的电路图；
34.图26是例示图21所示的像素电路的感测操作的电路图；
35.图27是例示根据本公开的又一实施方式的像素电路的电路图；以及
36.图28是例示图27所示的像素电路的驱动方法的波形图。
具体实施方式
37.本公开的优点和特征及其实现方法将从下面参照附图描述的实施方式中被更清
楚的理解。然而，本公开不限于以下实施方式，而是可以以各种不同的形式实现。相反，本实施方式将使本公开的公开内容是完整的，并允许本领域技术人员完全理解本公开的范围。本公开仅在所附权利要求的范围内限定。
38.附图中所示的用于描述本公开的实施方式的形状、尺寸、比率、角度、数量等仅仅是示例，并且本公开不限于此。贯穿本说明书，相似的附图标记通常标示相似的元件。此外，在描述本公开时，可以省略对已知相关技术的详细描述以避免不必要地模糊本公开的主题。
39.本文使用的诸如“包括”、“包含”、“具有”和“由
…
组成”之类的术语通常旨在允许添加其它组件，除非这些术语与术语“仅”一起使用。除非另有明确说明，否则对单数的任何引用可以包括复数。
40.即使没有明确说明，组件也被解释为包括普通误差范围。
41.当使用诸如“在
…
上”、“在
…
上方”、“在
…
下方”和“挨着
…”
等的术语来描述两个组件之间的位置关系时，一个或更多个组件可以位于两个组件之间，除非这些术语与术语“立即”或“直接”一起使用。
42.术语“第一”、“第二”等可以用于将组件彼此区分开，但组件的功能或结构不受组件前面的序号或组件名称的限制。
43.贯穿本公开，相同的附图标记可以指代基本相同的元件。
44.以下实施方式可以部分地或全部地相互接合或组合，并且可以在技术上以各种方式链接和操作。这些实施方式可以彼此独立地或相互关联地执行。
45.在下文中，将参照附图详细描述本公开的各种实施方式。
46.图1是例示根据本公开的实施方式的显示装置的框图。
47.参照图1，根据本公开的实施方式的显示装置包括显示面板100和显示面板驱动电路。
48.显示面板100包括显示输入图像的像素阵列aa。输入图像的像素数据被显示在像素阵列aa的像素101上。像素阵列aa包括多条数据线102、与数据线102交叉的多条选通线103、以及以矩阵形式布置的像素。像素101的布置形式除了矩阵形式之外，还可以包括诸如共享发出相同颜色的像素的形式、条带形式、菱形形式等的各种形式。
49.当像素阵列aa的分辨率为n*m时，像素阵列aa包括n个像素列和与像素列交叉的m个像素行l1至lm。像素列包括在y轴方向上布置的像素。像素行包括在x轴方向上布置的像素。一个水平时段1h是将一个帧时段划分为m个像素行l1至lm的数量的时间。在一个水平时段1h中将像素数据写入到一个像素行的像素。
50.为了实现颜色，每个像素可以被划分为红色子像素(在下文中，称为“r子像素”)、绿色子像素(在下文中，称为“g子像素”)和蓝色子像素(在下文中，称为“b子像素”)。每个像素还可以包括白色子像素。每个子像素101包括像素电路。像素电路包括像素电极、多个薄膜晶体管(tft)和电容器。像素电路连接到数据线dl和选通线gl。
51.触摸传感器可以设置在显示面板100上以实现触摸屏。可以使用单独的触摸传感器来感测触摸输入，或者可以通过像素来感测触摸输入。触摸传感器可以作为oncell(单元上)类型或附加(add-on)类型设置在显示面板的屏幕上，或者被实现为嵌入在像素阵列aa中的incell(单元内)类型的触摸传感器。
52.显示面板驱动电路包括数据驱动器110、选通驱动器120和用于控制驱动器110和120的操作定时的定时控制器130。显示面板驱动电路在定时控制器(tcon)130的控制下将输入图像的像素数据(数字数据)写入到显示面板100的像素。
53.数据驱动器110将针对每一帧从定时控制器130作为数字信号接收的输入图像的像素数据v-data转换为模拟伽马补偿电压以输出数据信号vdata1至vdata3。数据驱动器110将数据信号vdata1至vdata3提供给数据线dl。数据驱动器110使用将数字信号转换为模拟伽马补偿电压的数模转换器(在下文中，称为“dac”)来输出数据信号vdata1至vdata3。
54.选通驱动器120可以形成在显示面板100中的不显示图像的边框区域bz中。选通驱动器120接收从电平移位器140接收的选通定时控制信号以生成选通信号(或扫描信号)gate1至gate3并且将选通信号提供给选通线gl。施加到选通线gl的选通信号gate1至gate3使子像素的开关元件导通以选择数据信号vdata1至vdata3的电压被充电到的像素。选通信号gate1至gate3可以被生成为在选通高电压vgh和选通低电压vgl之间摆动的脉冲信号。选通驱动器120使用移位寄存器来对选通信号进行移位。
55.定时控制器130将输入帧频率乘以i，并且用输入帧频率
×
i(i为大于0的正整数)hz的帧频率控制显示面板驱动电路的操作定时。输入帧频率在ntsc(国家电视标准委员会)方案中为60hz并且在pal(相位交替线)方案中为50hz。
56.定时控制器130从主机系统(未示出)接收输入图像的像素数据和与其同步的定时信号。由定时控制器130接收的输入图像的像素数据是数字信号。定时控制器130将像素数据发送到数据驱动器110。定时信号包括垂直同步信号vsync、水平同步信号hsync、主时钟clk、数据使能信号de等。因为通过对数据使能信号de计数可以知道垂直时段和水平时段，所以可以省略垂直同步信号vsync和水平同步信号hsync。数据使能信号de具有一个水平时段(1h)的周期。
57.显示面板驱动电路还可以包括设置在数据驱动器110和选通驱动器120之间的解复用器(demux)112。解复用器112将数据驱动器110的一个通道依次连接到多条数据线102并且以时分方式将从数据驱动器110的一个通道输出的数据电压分发给数据线102，由此减少了数据驱动器110的通道的数量。
58.定时控制器130可以基于从主机系统200接收的定时信号生成用于控制数据驱动器110的数据定时控制信号、用于控制选通驱动器120的选通定时控制信号、用于控制解复用器阵列112的开关元件的mux控制信号等。选通定时控制信号可以包括起始脉冲(选通起始脉冲)vst、移位时钟gclk等。起始脉冲vst控制选通驱动器120在每个帧时段中的起始定时。移位时钟gclk控制从选通驱动器120输出的选通信号的移位定时。定时控制器130可以生成用于控制电平移位器140的控制信号。
59.主机系统200可以是电视(tv)、机顶盒、导航系统、个人计算机(pc)、家庭影院、移动系统和可穿戴系统中的任何一种。在移动装置和可穿戴装置中，数据驱动器110、定时控制器130、电平移位器140等可以被集成到一个驱动ic(未示出)中。
60.在移动系统中，主机系统200可以被实现为应用处理器(ap)。主机系统200可以通过移动工业处理器接口(mipi)将输入图像的像素数据发送到驱动ic。主机系统200可以通过柔性印刷电路(例如，柔性印刷电路(fpc))连接到驱动ic。
61.电平移位器140对从定时控制器130接收的控制信号的电压进行转换。例如，电平
移位器140将作为数字信号电压电平接收的输入信号的高逻辑电压(或高电位输入电压)转换为选通高电压vgh，并且将输入信号的低逻辑电压(或低电位输入电压)转换为选通低电压vgl。
62.电平移位器140的输出信号可以被施加到解复用器阵列112、选通驱动器120、数据驱动器110、触摸传感器驱动器和电源单元400中的至少一个。
63.本公开的显示装置还包括电源单元400。
64.电源单元400通过使用dc-dc转换器生成用于驱动显示面板100的像素阵列aa和显示面板驱动电路所需的dc电力。dc-dc转换器可以包括电荷泵、整流器、降压转换器、升压转换器、降压-升压转换器等。电源单元400调整来自主机系统200的dc输入电压以生成诸如伽马参考电压vgma、选通高电压vgh和veh、选通低电压vgl和vel、半vdd hvdd、像素的公共电压等的dc电压。伽马参考电压vgma被提供给数据驱动器110。半vdd电压是与vdd相比的一半电压并且可以用作源驱动ic的输出缓冲器驱动电压。伽马参考电压vgma通过分压电路针对每个灰度级进行分压，并且被提供给数据驱动器110的dac。
65.图2是例示本公开的连接到外部补偿电路的像素电路的电路图。
66.参照图2，像素电路包括发光元件el、向发光元件el提供电流的驱动元件dt、响应于扫描脉冲scan而连接数据线40的第一开关元件m01、连接到驱动元件dt的栅电极的电容器cst、以及响应于感测脉冲sense而连接参考电压线43的第二开关元件m02。
67.像素驱动电压(即，高电位电压evdd)通过高电位电压线41施加到驱动元件dt的第一电极。驱动元件dt通过根据栅极-源极电压vgs向发光元件oled提供电流来驱动发光元件oled。当阳极和阴极之间的正向电压大于或等于阈值电压时，发光元件oled导通并发光。向发光元件el的阴极施加低电位电压evss。电容器cst连接在驱动元件dt的栅电极和第二电极之间，以维持驱动元件dt的栅极-源极电压vgs。
68.第一开关元件m01根据从选通线施加的扫描脉冲scan的选通导通电压而导通，并且将数据线40连接到驱动元件dt的栅电极和电容器cst。
69.第二开关元件m02响应于扫描脉冲scan或单独的感测脉冲sense而施加参考电压vref。参考电压vref通过参考电压线43施加到像素电路。
70.发光元件el可以被实现为oled。oled包括形成在阳极和阴极之间的有机化合物层。有机化合物层可以包括空穴注入层(hil)、空穴传输层(htl)、发光层(eml)、电子传输层(etl)、电子注入层(eil)等，但不限于此。开关元件m01和m02可以被实现为n沟道氧化物薄膜晶体管(tft)。
71.用作发光元件的有机发光二极管可以具有层叠有多个发光层的串联结构。具有串联结构的有机发光二极管可以改善像素的亮度和寿命。
72.在感测模式下，通过参考电压线43感测流过驱动元件dt的沟道的电流或驱动元件dt和发光元件oled之间的电压。流过参考电压线43的电流通过积分器被转换为电压，并且通过模数转换器(adc)被转换为数字数据。该数字数据是包括驱动元件dt的阈值电压或迁移率信息的感测数据。感测数据被发送到数据操作单元。数据操作单元可以从adc接收感测数据以通过将基于感测数据选择的补偿值加到或乘以像素数据来补偿像素的驱动偏差和劣化。
73.图3至图7是用于描述根据实施方式的感测电路的操作原理的图。
74.参照图3，可以将膜上芯片(cof)粘附到显示面板pnl。cof包括驱动ic sic并且将源极pcb(spcb)连接到显示面板pnl。驱动ic sic包括数据驱动器。
75.定时控制器130和电源单元150可以安装在控制pcb cpcb上。控制pcb cpcb可以通过柔性电路膜(例如，柔性印刷电路(fpc))连接到源极pcb spcb。
76.定时控制器130可以通过包括上述参考电压控制器来基于将来自显示面板pnl的参考电压vref_sensed与从电源单元150输出的参考电压vref进行比较的结果调整从电源单元150输出的参考电压vref。
77.从电源单元150输出的参考电压vref可以经由fpc、源极pcb spcb和cof提供给显示面板pnl。因此，在显示面板pnl中，参考电压vref的引入部分in靠近驱动ic sic。
78.显示面板pnl上的参考电压线refl可以经由cof、spcb和fpc连接到电源单元150。参考电压线refl可以由短路棒(short bar)sb进行分组。短路棒可以形成在显示面板pnl的一侧，并且可以形成为显示面板上的玻璃上线(log)线而不是形成在驱动ic sic中。连接到显示面板pnl上的所有像素的参考电压线refl可以连接到短路棒。
79.感测单元160当在电源被关断后在感测模式下驱动时感测流过施加有高电位电压evdd的像素电源线的电流。感测单元160将感测到的电流提供给定时控制器130。
80.参照图5，感测单元可以包括连接到像素电源线的电阻器和连接到电阻器的模数转换器(adc)。感测单元还可以包括连接在像素电源线和电阻器之间的开关。开关在显示模式下被关断并且在感测模式下被接通。
81.当开关sw在显示模式下被关断时，高电位电压evdd通过像素电源线施加到像素pxl。当开关sw在感测模式下被接通时，高电位电压通过像素电源线和电阻器r施加到像素，并感测流过电阻器的电流。
82.参照图4，感测单元以包括预定数量的像素的块为单位感测电流。这里，块可以具有其中在行方向x上的像素的数量和在列方向y上的像素的数量相同的正方形形状，例如，30个像素
×
30个像素的正方形形状。块不限于正方形形状并且可以以各种形状实现。
83.感测单元以块为单位感测电流，并且以预定顺序感测流过每个块的电流。根据每个块中包括的像素的特性和劣化级别来感测不同的电流。
84.与以像素为单位感测电流的方法相比，以块为单位感测电流的方法可以减少总感测时间，并且可以以简单的结构实现。
85.参照图6a，在实施方式中，当在感测模式下驱动时，感测脉冲sense的选通导通电压被施加到第二开关元件。当施加选通导通电压时，第二开关元件导通以形成流过像素驱动电压线41的电流流过参考电压线43而不是流向发光元件的电流路径。因此，可以在不从发光元件发光的情况下进行电流感测。
86.参照图6b，在比较例中，在感测模式下，感测脉冲的选通截止电压被施加到第二开关元件。由于在施加选通截止电压时第二开关元件截止，因此流过像素驱动电压线41的电流被施加到发光元件，因此发光元件发光。当发光元件在关断电源之后发光时，用户可能会注意到该光。
87.因此，可以当在感测模式下驱动时通过驱动感测晶体管并改变电流路径来测量流过像素电源线的电流而无需使发光元件发光。
88.参照图7，实施方式示出了用于以块为单位感测电流的像素结构。参考电压线和高
电位电压线连接到显示面板上的所有像素以共享，并且数据电压线连接到在列方向y上的像素中的每一个。
89.因此，即使将参考电压和高电位电压施加到显示面板上的所有像素，也可以根据是否施加数据来选择执行感测的块。例如，将白色数据施加到执行感测的第一块onblk中的所有像素，并且将黑色数据施加到不执行感测的第二块offblk中的所有像素。
90.这里，在白色数据被施加到显示面板上的一个块的同时，黑色数据被施加到剩余块。
91.当白色数据被施加到要被感测的第一块中的所有像素时，感测单元感测流过像素驱动电压线的电流。在这种情况下，由于流过像素驱动电压线的电流以块为单位具有较大的值，因此感测单元中不需要积分器。
92.图8是示意性地例示根据本公开的实施方式的选通驱动器的图。图9是例示图8所示的选通驱动器的控制节点的电压和输入/输出信号的波形图。
93.参照图8和图9，根据实施方式的选通驱动器120包括经由发送进位信号的进位线级联连接的多个信号处理单元st1、st2、st3、st4和st5。
94.定时控制器130可以使用输入到选通驱动器120的起始脉冲vst来调整选通驱动器的输出信号sc_out的宽度和多输出。
95.信号处理单元stg1、stg2、stg3、stg4和stg5中的每一个接收从先前的奇数编号的或偶数编号的信号处理单元输出的起始脉冲或进位信号以及时钟信号clk1、clk2、clk3和clk4。第一信号处理单元stg1根据起始脉冲vst开始被驱动，并且其它信号处理单元stg2、stg3、stg4和stg5从先前的奇数编号的或偶数编号的信号处理单元接收进位信号并且开始被驱动。
96.信号处理单元stg1、stg2、stg3、stg4和stg5中的每一个通过根据时钟信号的定时对从先前的奇数编号的或偶数编号的信号处理单元输出的起始脉冲或进位信号进行移位来依次输出扫描信号。
97.图10是用于描述根据本公开的实施方式的根据模式的驱动方法的图。
98.参照图10，当在显示模式下驱动时，选通驱动器依次输出扫描信号和感测信号，并且数据驱动器输出图像数据以显示图像。
99.当在电源被关断之后在感测模式下驱动时，选通驱动器在依次输出扫描信号的同时将感测信号输出为高电平电压，并且数据驱动器将白色数据输出到要感测的块并且将黑色数据输出到不被感测的块以感测电流而无需使要感测的块发光。
100.图11是例示根据实施方式的电平移位器的输入/输出信号的图。图12是例示根据实施方式的选通驱动器的信号传输单元的图，并且图13是例示图12所示的信号传输单元的输入信号的波形图。
101.参照图11，根据实施方式的电平移位器140可以安装在源极印刷电路板(pcb)spcb1和spcb2中的每一个上。在这种情况下，电平移位器140包括安装在第一源极pcb spcb1上的第一电平移位器141和安装在第二源极pcb spcb2上的第二电平移位器142。电平移位器141和142的输入端子通过连接控制板cpcb、fpc 151和源极pcb spcb1和spcb2的线连接到定时控制器130。电平移位器141和142的输出端子可以通过连接源极pcb spcb1和spcb2、膜上芯片(cof)和显示面板100上的选通驱动器120的线连接到选通驱动器120。
102.尽管这里描述了其中电平移位器140安装在源极pcb spcb1和spcb2上的示例，但是本公开不限于此，并且电平移位器140可以安装在控制板cpcb上。
103.参照图12和图13，根据实施方式的选通驱动器的每个信号传输单元包括第一电路单元10和第二电路单元20。第一电路单元10对第一控制节点(在下文中，称为“q节点”)和第二控制节点(在下文中，称为“qb节点”)进行充电或放电。
104.在这种情况下，第一电路单元10包括用于控制q节点q和qb节点qb的充电和放电的控制电路以及将q节点q的电压反相并且将电压施加到qb节点qb的反相器电路。反相器电路包括qb节点充电单元和qb节点放电单元。
105.第二电路单元20响应于q节点q和qb节点qb的电位而输出选通信号g_out(n)。
106.第二电路单元20包括输出选通信号g_out(n)的第一缓冲晶体管t1和t2。第一缓冲晶体管t1和t2被分类为基于q节点q的电位而导通的第一上拉晶体管t1和基于qb节点qb的电位而导通的第一下拉晶体管t2。在第一上拉晶体管t1中，栅电极连接到q节点q，第一电极连接到时钟信号线clk(n)，并且第二电极连接到第一输出端子70。在第一下拉晶体管t2中，栅电极连接到qb节点qb，第一电极连接到输出端子70，并且第二电极连接到低电位电压线90。第一缓冲晶体管t1和t2基于通过时钟信号线80施加的时钟信号和通过低电位电压线90施加的低电位电压来输出选通信号g_out(n)。
107.在这种情况下，时钟信号的电压和低电位电压可以根据像素电路的模式(例如，显示模式或感测模式)而变化。也就是说，在感测像素电路的电特性的同时，时钟信号的电压和低电位电压可以维持设置为像素电路的开关元件导通的条件的电压。
108.例如，在像素电路根据像素数据发光的显示模式下，时钟信号可以在高电压和低电压之间摆动并且低电位电压可以是低电压，并且在感测像素电路的电特性的感测模式下，时钟信号的电压可以维持高电压并且低电位电压可以是高电压。
109.参照图14和图15，根据第一实施方式的选通驱动器的每个信号传输单元包括第一电路单元10和第二电路单元20。第一电路单元10对第一控制节点(在下文中，称为“q节点”)和第二控制节点(在下文中，称为“qb节点”)进行充电或放电。
110.在这种情况下，第一电路单元10包括用于控制q节点q和qb节点qb的充电和放电的控制电路以及将q节点q的电压反相并且将电压施加到qb节点qb的反相器电路。反相器电路包括qb节点充电单元和qb节点放电单元。
111.第二电路单元20包括第二a电路单元、第二b电路单元和第二c电路单元。第二c电路单元响应于q节点q和qb节点qb的电位而输出进位信号c(n)。第二b电路单元响应于q节点q和qb节点qb的电位而输出扫描信号sc_out(n)。第二a电路单元响应于q节点q和qb节点qb的电位而输出感测信号se_out(n)。
112.第二c电路单元包括输出进位信号c(n)的第三缓冲晶体管t5和t6。第三缓冲晶体管t5和t6被分类为基于q节点q的电位而导通的第三上拉晶体管t5和基于qb节点qb的电位而导通的第三下拉晶体管t6。在第三上拉晶体管t5中，栅电极连接到q节点q和电容器c的一端，第一电极连接到第一时钟信号线83，并且第二电极连接到第三输出端子73和电容器c的另一端。在第三下拉晶体管t6中，栅电极连接到qb节点qb，第一电极连接到第三输出端子73和电容器c的另一端，并且第二电极连接到第三低电位电压线93。第三缓冲晶体管t5和t6基于通过第一时钟信号线83施加的第一时钟信号和通过第三低电位电压线93施加的第三低
电位电压来输出进位信号c(n)。
113.第二b电路单元包括输出扫描信号的第二缓冲晶体管t3和t4。第二缓冲晶体管t3和t4被分类为基于q节点q的电位而导通的第二上拉晶体管t3和基于qb节点qb的电位而导通的第二下拉晶体管t4。在第二上拉晶体管t3中，栅电极连接到q节点q，第一电极连接到第二时钟信号线82，并且第二电极连接到第二输出端子72。在第二下拉晶体管t4中，栅电极连接到qb节点qb，第一电极连接到第二输出端子72，并且第二电极连接到第二低电位电压线92。第二缓冲晶体管t3和t4基于通过第二时钟信号线82施加的第二时钟信号和通过第二低电位电压线92施加的第二低电位电压来输出扫描信号。
114.第二a电路单元包括输出感测信号se_out(n)的第一缓冲晶体管t1和t2。第一缓冲晶体管t1和t2被分类为基于q节点q的电位而导通的第一上拉晶体管t1和基于qb节点qb的电位而导通的第一下拉晶体管t2。在第一上拉晶体管t1中，栅电极连接到q节点q，第一电极连接到第三时钟信号线81，并且第二电极连接到第一输出端子71。在第一下拉晶体管t2中，栅电极连接到qb节点qb，第一电极连接到第一输出端子71，并且第二电极连接到第一低电位电压线91。第一缓冲晶体管t1和t2基于通过第三时钟信号线81施加的第三时钟信号和通过第一低电位电压线91施加的第一低电位电压来输出感测信号se_out(n)。
115.在这种情况下，由于第二b电路单元和第二a电路单元共享q节点和qb节点，所以当输出sc_out(n)和感测信号se_out(n)时，第三时钟信号线81和第一低电位电压线91被设置为始终输出高电平电压。因此，感测信号se_out(n)在感测驱动期间总是成为高电平电压。
116.图16是例示图14所示的选通驱动器的仿真结果的图。
117.参照图16，当第三时钟信号线81和第一低电位电压线91始终处于高电平电压时，可以看出感应信号在预定时间(例如，200μs)之后变为高电平电压。也就是说，当在电源被关断之后在感测模式下驱动时，正常输出高电平电压的感应信号。
118.此外，可以看出流过第一低电位电压线91的电流的有效值i_rms是18ma。电流的有效值i_rms在像素电路中生成的功率损耗少并且因此在测量为30ma以下时使用没有问题。
119.图17是例示根据第二实施方式的选通驱动器的信号传输单元的图，并且图18是例示图17所示的信号传输单元的输入信号的波形图。
120.参照图17和图18，根据第二实施方式的选通驱动器的每个信号传输单元包括第一电路单元10和第二电路单元20。第一电路单元10包括第一a电路单元21和第一b电路单元11。第一a电路单元21对第一a控制节点(在下文中，称为“se_q节点”)和第二a控制节点(在下文中，称为“se_qb节点”)进行充电或放电。第一b电路单元11对第一b控制节点(在下文中，称为“sc_q节点”)和第二b控制节点(在下文中，称为“sc_qb节点”)进行充电或放电。
121.第二电路单元20包括第二a电路单元22和第二b电路单元12。第二b电路单元12包括第二b1电路单元和第二b2电路单元。第二b1电路单元响应于第一b q节点sc_q和第二b qb节点sc_qb的电位而输出第一b进位信号sc_c(n)。第二b2电路单元响应于第一b q节点sc_q和第二b qb节点sc_qb的电位而输出扫描信号sc_out(n)。
122.第二b1电路单元包括输出第一b进位信号sc_c(n)的第三b缓冲晶体管t5b和t6b。第三b缓冲晶体管t5b和t6b被分类为基于第一b q节点sc_q的电位而导通的第三b上拉晶体管t5b和基于第二b qb节点sc_qb的电位而导通的第三b下拉晶体管t6b。在第三b上拉晶体管t5b中，栅电极连接到第一b q节点sc_q和电容器c的一端，第一电极连接到第三b时钟信
号线83b，并且第二电极连接到第一b输出端子73b和电容器c的另一端。在第三b下拉晶体管t6b中，栅电极连接到第二bqb节点sc_qb，第一电极连接到第1b输出端子73b和电容器c的另一端，并且第二电极连接到第二b低电位电压线93b。第三b缓冲晶体管t5b和t6b基于通过第三b时钟信号线83b施加的第三b时钟信号和通过第二b低电位电压线93b施加的第二第二b低电位电压来输出第一b进位信号sc_c(n)。
123.第二b2电路单元包括输出扫描信号sc_out(n)的第二缓冲晶体管t3和t4。第二缓冲晶体管t3和t4被分类为基于第一b q节点sc_q的电位而导通的第二上拉晶体管t3和基于第二b qb节点sc_qb的电位而导通的第二下拉晶体管t4。在第二上拉晶体管t3中，栅电极连接到第一b q节点sc_q，第一电极连接到第二时钟信号线82，并且第二电极连接到第二输出端子72。在第二下拉晶体管t4中，栅电极连接到第二b qb节点sc_qb，第一电极连接到第二输出端子72，并且第二电极连接到第一b低电位电压线92。第二缓冲晶体管t3和t4基于通过第二时钟信号线82施加的第二时钟信号和通过第一b低电位电压线92施加的第一b低电位电压来输出扫描信号sc_out(n)。
124.第二a电路单元22包括第二a1电路单元和第二a2电路单元。第二a2电路单元响应于第一a q节点se_q和第二a qb节点se_qb的电位而输出第一a进位信号se_c(n)。第二a1电路单元响应于第一b q节点se_q和第二b qb节点se_qb的电位而输出感测信号se_out(n)。
125.第二a2电路单元包括输出第一a进位信号se_c(n)的第三a缓冲晶体管t5b和t6b。第三a缓冲晶体管t5b和t6b被分类为基于第一a q节点se_q的电位而导通的第三a上拉晶体管t5b和基于第二a qb节点se_qb的电位而导通的第三a下拉晶体管t6b。在第三a上拉晶体管t5b中，栅电极连接到第一a q节点se_q和电容器c的一端，第一电极连接到第三a时钟信号线83a，并且第二电极连接到第三a输出端子73b和电容器c的另一端。在第三a下拉晶体管t6b中，栅电极连接到第二aqb节点se_qb，第一电极连接第三a输出端子73b和电容器c的另一端，并且第二电极连接到第二a低电位电压线93a。第三a缓冲晶体管t5b和t6b基于通过第三a时钟信号线83a施加的第三a时钟信号和通过第二a低电位电压线93a施加的第二a低电位电压来输出第一a进位信号se_c(n)。
126.第二a1电路单元包括输出感测信号se_out(n)的第一缓冲晶体管t1和t2。第一缓冲晶体管t1和t2被分类为基于第一a q节点se_q的电位而导通的第一上拉晶体管t1和基于第二a qb节点se_qb的电位而导通的第一下拉晶体管t2。在第一上拉晶体管t1中，栅电极连接到第一a q节点se_q，第一电极连接到第一时钟信号线81，并且第二电极连接到第一输出端子71。在第一下拉晶体管t2中，栅电极连接到第二a qb节点se_qb，第一电极连接到第一输出端子71，并且第二电极连接到第一a低电位电压线91。第一缓冲晶体管t1和t2基于通过第一时钟信号线81施加的第一时钟信号和通过第一低电位电压线91施加的第一低电位电压来输出感测信号se_out(n)。
127.在这种情况下，由于第二a1电路单元处于在电源被关断之后第二a qb节点维持高电平电压的状态，因此第一低电位电压线91被设置为始终维持高电平电压。另一方面，第一时钟信号线81可以是高电平电压、低电平电压和时钟信号中的任何一个。在功耗方面，第一时钟信号线81可以具有低电平电压。因此，在感测驱动期间，感测信号se_out(n)始终成为高电平电压，而与第一时钟信号线81无关。
128.图19是例示根据第三实施方式的选通驱动器的信号传输单元的图。图20是例示图
19所示的信号传输单元的输入信号的波形图。
129.参照图19和图20，根据第三实施方式的选通驱动器包括第一电路单元10和第二电路单元20。第一电路单元10包括第一a电路单元21和第一b电路单元11。第一a电路单元21对第一a控制节点(在下文中，称为“se_q节点”)和第二a控制节点(在下文中，称为“se_qb节点”)进行充电或放电。第一b电路单元11对第一b控制节点(在下文中，称为“sc_q节点”)和第二b控制节点(在下文中，称为“sc_qb节点”)进行充电或放电。
130.第二电路单元20包括第二a电路单元22和第二b电路单元12。第二b电路单元12响应于第一b q节点sc_q和第二b qb节点sc_qb的电位而输出扫描信号sc_out(n)。这些扫描信号sc_out(n)也用作第一b进位信号。第二a电路单元22响应于第一a q节点se_q和第二a qb节点se_qb的电位而输出感测信号se_out(n)。这些感测信号se_out(n)也用作第一a进位信号。
131.第二b电路单元12包括输出扫描信号sc_out(n)的第二缓冲晶体管t3和t4。第二缓冲晶体管t3和t4被分类为基于第一b q节点sc_q的电位而导通的第二上拉晶体管t3和基于第二b qb节点sc_qb的电位而导通的第二下拉晶体管t4。在第二上拉晶体管t3中，栅电极连接到第一b q节点sc_q，第一电极连接到第二时钟信号线82，并且第二电极连接到第二输出端子72。在第二下拉晶体管t4中，栅电极连接到第二b qb节点sc_qb，第一电极连接到第二输出端子72，并且第二电极连接到第一b低电位电压线92。第二缓冲晶体管t3和t4基于通过第二时钟信号线82施加的第二时钟信号和通过第一b低电位电压线92施加的第一b低电位电压来输出扫描信号sc_out(n)。
132.第二a电路单元22包括输出感测信号se_out(n)的第一缓冲晶体管t1和t2。第一缓冲晶体管t1和t2被分类为基于第一a q节点se_q的电位而导通的第一上拉晶体管t1和基于第二a qb节点se_qb的电位而导通的第一下拉晶体管t2。在第一上拉晶体管t1中，栅电极连接到第一a q节点se_q，第一电极连接到第一时钟信号线81，并且第二电极连接到第一输出端子71。在第一下拉晶体管t2中，栅电极连接到第二a qb节点se_qb，第一电极连接到第一输出端子71，并且第二电极连接到第一a低电位电压线91。第一缓冲晶体管t1和t2基于通过第一时钟信号线81施加的第一时钟信号和通过第一a低电位电压线91施加的第一a低电位电压来输出感测信号se_out(n)。
133.在这种情况下，由于进位信号和感测信号被集成并因此当第二a电路单元输出感测信号se_out(n)时第一时钟信号被用作第一进位信号，第一时钟信号线81和第一a低电位电压线91被设置为始终输出高电平电压。因此，感测信号se_out(n)在感测驱动期间始终成为高电平电压。
134.图21是例示根据本公开的另一实施方式的像素电路的电路图。图21所示的像素电路包括内部补偿电路，其通过对驱动元件dt的阈值电压进行采样来补偿驱动元件dt的阈值电压改变。图22是例示图21所示的像素电路的驱动方法的波形图。
135.参照图21和图22，像素电路包括发光元件el、驱动元件dt、第一电容器c1和第二电容器c2、以及第一开关元件t1至第八开关元件t8。驱动元件dt和开关元件t1至t8可以被实现为n沟道氧化物tft。
136.诸如像素驱动电压vdd、低电位电源电压vss、参考电压vref和初始化电压vinit之类的直流电压，根据像素数据的灰度级而变化的数据电压vdata，扫描脉冲sc1、sc2和sc3，
以及em脉冲em1和em2被提供给像素电路。扫描脉冲sc1、sc2和sc3的电压以及em脉冲em1和em2的电压在选通导通电压vgh和veh与选通截止电压vgl和vel之间摆动。
137.通常施加到像素的电压的关系可以设置为vdd》vref》vinit》vss。数据电压vdata可以在低于像素驱动电压vdd且高于低电位电源电压vss的电压范围内生成为根据来自数据驱动器110的像素数据的灰度级选择的伽马补偿电压。初始化电压vinit可以被设置为低于或等于发光元件el的阈值电压的电压。参考电压vref可以被设置为大于初始化电压vinit的电压，使得在采样操作smpl中向驱动元件dt施加负反向偏压。选通导通电压vgh和veh可以设置为大于像素驱动电压vdd。选通截止电压vgl和vel可以设置为低于低电位电源电压vss。
138.扫描脉冲sc1、sc2和sc3可以包括施加到第一选通线gl1的第一扫描脉冲sc1、施加到第二选通线gl2的第二扫描脉冲sc2和施加到第三选通线gl3的第三扫描脉冲sc3。em脉冲em1和em2可以包括施加到第四选通线gl4的第一em脉冲em1和施加到第五选通线gl5的第二em脉冲em2。
139.像素电路的驱动时段可以被划分为初始化像素电路的初始化操作init、对驱动元件dt的阈值电压vth进行采样的采样操作smpl、数据电压vdata被充电并且像素数据被写入的寻址操作addr、以及感测像素电路的电特性(即，流过像素电源线的电流)的感测操作sens。
140.第一扫描脉冲sc1在寻址操作addr中可以是选通导通电压vgh。第一扫描脉冲sc1在初始化操作init、采样操作smpl和感测操作sens中可以是选通截止电压vgl。第一扫描脉冲sc1可以被生成为小于或等于与像素数据的数据电压vdata同步的一个水平时段1h的脉冲。在与第一扫描脉冲sc1同步的寻址操作addr中，数据电压vdata通过数据线dl提供给像素电路。
141.第二扫描脉冲sc2可以在第三扫描脉冲sc3之前上升到选通导通电压vgh，并且可以在第三扫描脉冲sc3的下降沿之前下降到选通截止电压vgl。第二扫描脉冲sc2在初始化操作init和采样操作smpl中可以是选通导通电压vgh。第二扫描脉冲sc2在寻址操作addr和感测操作sens中可以是选通截止电压vgl。
142.第三扫描脉冲sc3可以在采样操作smpl和寻址操作addr中被生成为选通导通电压vgh。在寻址操作addr中，第三扫描脉冲sc3的选通导通电压区段可以与第一扫描脉冲sc1的选通导通电压区段交叠。第三扫描脉冲sc3可以在第二扫描脉冲sc2的上升沿之后上升到选通导通电压vgh，然后可以在第二扫描脉冲sc2vgl的下降沿之后下降到选通截止电压。第三扫描脉冲sc3在初始化操作init和感测操作sens中可以是选通截止电压vgl。
143.第一em脉冲em1可以在初始化操作init中被生成为选通导通电压vgh，并且可以在感测操作sens的至少部分区段中被生成为选通导通电压veh。第一em脉冲em1在采样操作init和寻址操作addr中可以是选通截止电压vel。第一em脉冲em1可以在第二em脉冲em2的下降沿之后下降到选通截止电压vel，并且可以在第二em脉冲em2的上升沿之前上升到选通导通电压veh。
144.第二em脉冲em2可以在感测操作sens的至少部分区段中生成为选通导通电压veh。第二em脉冲em2在初始化操作init、采样操作init和寻址操作addr中可以是选通截止电压vel。
145.在感测操作sens的至少部分区段中，第三em脉冲em3可以被生成为选通导通电压veh。第三em脉冲em3在初始化操作init、采样操作init和寻址操作addr中可以是选通截止电压vel。
146.发光元件el可以被实现为有机发光二极管(oled)。发光元件el的阳极可以连接到第四节点n4，并且低电位电源电压vss可以被施加到发光元件el的阴极。
147.第一电容器c1可以连接在第二节点n2和第五节点n5之间。第一电容器c1在采样操作smpl中存储驱动元件dt的阈值电压vth。在寻址操作addr中，数据电压vdata通过第一电容器c1被发送到驱动元件dt的第一栅电极。
148.第二电容器c2连接在第三节点n3和第五节点n5之间。第二电容器c2在感测操作sens的开始处存储驱动元件dt的第二电极电压(即，源极电压)，并且在感测操作sens中维持驱动元件的栅极-源极电压vgs。
149.驱动元件dt可以是具有双栅极结构的金属氧化物半导体场效应晶体管(mosfet)。驱动元件dt包括连接到第二节点n2的第一栅电极、连接到第四节点n4的第二栅电极、连接到第一节点n1的第一电极以及连接到第三节点n3的第二电极。驱动元件dt的第一栅电极和第二栅电极可以彼此交叠并且半导体有源图案act位于其间。
150.第一开关元件t1包括连接到第一节点n1的第一电极、连接到第二节点n2的第二电极以及施加有第二扫描脉冲sc2的栅电极。第一开关元件t1响应于第二扫描脉冲sc2的选通导通电压vgh而在初始化操作init和采样操作smpl中导通，以连接第一节点n1和第二节点n2。当第一开关元件t1导通时，由于第一栅电极和第一电极连接，驱动元件dt作为二极管进行操作。
151.第二开关元件t2包括连接到第三节点n3的第一电极、连接到第四节点n4的第二电极以及施加有第二em脉冲em2的栅电极。第二开关元件t2响应于第二em脉冲em2的选通导通电压veh而在感测操作sens的至少部分区段中导通，以在驱动元件dt和发光元件之间形成电流路径。在第二开关元件t2处于断开状态的初始化操作init、采样操作smpl和寻址操作addr中，由于驱动元件dt和发光元件el之间的电流路径被切断，所以发光元件el不发光。
152.第三开关元件t3包括连接到施加有初始化电压vinit的第二电源线inl的第一电极、连接到第五节点n5的第二电极、以及施加有第二扫描脉冲sc2的栅电极。第三开关元件t3响应于第二扫描脉冲sc2的选通导通电压vgh而在初始化操作init和采样操作smpl中导通，以将初始化电压vinit提供给第五节点n5。在其中第三开关元件t3关断的寻址操作addr和感测操作sens中，第二电源线inl和第五节点n5之间的电流路径被切断。
153.第四开关元件t4包括连接到被施加有数据电压vdata的数据线dl的第一电极、连接到第五节点n5的第二电极以及被施加有第一扫描脉冲sc1的栅电极。第四开关元件t4响应于第一扫描脉冲sc1的选通导通电压vgh而在寻址操作addr中导通，以将数据电压vdata提供给第五节点n5。在第四开关元件t4被关断的初始化操作init、采样操作smpl和感测操作sens期间，数据线dl和第五节点n5之间的电流路径被切断。
154.第五开关元件t5包括连接到施加有像素驱动电压vdd的第一电源线vddl的第一电极、连接到第一节点n1的第二电极、以及施加有第一em脉冲em1的栅电极。第五开关元件t5响应于第一em脉冲em1的选通导通电压veh而在初始化操作init和感测操作sens中导通，以将像素驱动电压vdd提供给节点n1。在第五开关元件t5关断的采样操作smpl和寻址操作
addr中，第一电源线vddl和第一节点n1之间的电流路径被切断。
155.第六开关元件t6包括连接到第三节点n3的第一电极、连接到被施加有参考电压vref的第三电源线refl的第二电极、以及被施加有第三扫描脉冲sc3的栅电极。第六开关元件t6响应于第三扫描脉冲sc3的选通导通电压vgh而在采样操作smpl和寻址操作addr中导通，以将参考电压vref提供给第三节点n3。在其中第六开关元件t6关断的初始化操作init和感测操作sens中，第三电源线refl和第三节点n3之间的电流路径被切断。
156.第七开关元件t7包括连接到施加有初始化电压vinit的第二电源线inl的第一电极、连接到第四节点n4的第二电极、以及施加有第三扫描脉冲sc3的栅电极。第七开关元件t7响应于第三扫描脉冲sc3的选通导通电压vgh而在采样操作smpl和寻址操作addr中导通，以将初始化电压vinit提供给第四节点n4。当第七开关元件t7导通时，参考电压vref通过第六开关元件t6施加到第三节点n3。在第七开关元件t7关断的初始化操作init和感测操作sens中，第二电源线inl和第四节点n4之间的电流路径被切断。
157.第八开关元件t8包括连接到第四节点n4的第一电极、连接到被施加有低电位电源电压vss的第四电源线vssl的第二电极、以及被施加有第三em脉冲em3的栅电极。第八开关元件t8响应于第三em脉冲em3的选通导通电压veh而在感测操作sens中导通，以在第四节点n4和第四电源线vssl之间形成电流路径。
158.在本公开中，由于在采样操作smpl中通过将参考电压vref施加到第三节点n3来采样驱动元件dt的阈值电压vth，并且在寻址操作addr中将数据电压vdata施加到第五节点n5，所以采样操作smpl和寻址操作addr可以分开。结果，根据本公开，可以通过确保采样操作smpl的足够长的时间(例如，两个或更多个水平时段)来补偿阈值电压vth'的偏移，以准确地感测驱动元件dt的阈值电压vth'。
159.在下文中，将参照图23至图26详细描述用于像素电路的操作的驱动方法。
160.图23是例示图21所示的像素电路的初始化操作init的电路图。
161.参照图23，在初始化操作init中，第二扫描脉冲sc2和第一em脉冲em1被生成为选通导通电压vgh和veh，并且其它选通信号sc1、sc3和em2是选通截止电压vgl和vel。在初始化操作init中，第二开关元件t2、第四开关元件t4、第六开关元件t6和第七开关元件t7被关断。因此，在初始化操作init中，第一开关元件t1、第三开关元件t3和第五开关元件t5以及驱动元件dt被接通。在这种情况下，驱动元件dt的第一栅电极和第一电极通过二极管连接来连接。
162.在初始化操作init中，第一节点n1和第二节点n2的电压被初始化为像素驱动电压vdd，并且第三节点n3的电压变为vdd-vth0。这里，vth0是未向驱动元件dt施加vbs的初始阈值电压。第五节点n5的电压是初始化电压vinit。第四节点n4的电压维持为施加到前一帧的初始化电压vinit。
163.图24是例示图21所示的像素电路的初始化操作smpl的电路图。
164.参照图24，在采样操作smpl中，第三扫描脉冲sc3反相为选通导通电压vgh，并且第一em脉冲em1反相为选通截止电压vel。第二扫描脉冲sc2在采样操作smpl中维持选通导通电压vgh。在采样操作smpl中，第二扫描脉冲sc2和第三扫描脉冲sc3是选通导通电压vgh，而其它选通信号sc1、em1和em2是选通截止电压vgl和vel。因此，在采样操作smpl中，第一开关元件t1、第三开关元件t3、第六开关元件t6和第七开关元件t7以及驱动元件dt被接通。
165.在采样操作smpl中，初始化电压vinit通过被接通的第七开关元件t7施加到驱动元件dt的第二栅电极g2，并且大于初始化电压vinit的参考电压vref通过接通的第六开关元件t6被施加到驱动元件dt的第二电极。因此，由于可以将vbs施加到驱动元件，所以驱动元件dt的阈值电压可以偏移到大于零的正电压。
166.在采样操作smpl中，第一节点n1和第二节点n2的电压变为vref+vth0+α。这里，α等于β(vref-vinit)，并且β等于cbuf/cgi。第三节点n3的电压是参考电压vref，并且第四节点n4和第五节点n5的电压维持为初始化电压vinit。
167.图25是例示图21所示的像素电路的寻址操作addr的电路图。
168.参照图25，在寻址操作addr中，与像素数据的数据电压vdata同步的第一扫描脉冲sc1被生成为选通导通电压vgh。在寻址操作addr中，第三扫描脉冲sc3维持为选通导通电压vgh，然后反相为选通截止电压vgl。在寻址操作addr中，第一em脉冲em1维持为选通截止电压vel，然后在第一扫描脉冲sc1的下降沿之后反相为选通导通电压。在寻址操作addr中，第二扫描脉冲sc2反相为选通截止电压vgl。在寻址操作addr中，第一em脉冲em1和第二em脉冲em2的电压可以是选通截止电压vel。因此，在寻址操作addr中，第四开关元件t4、第六开关元件t6和第七开关元件t7以及驱动元件dt被接通。
169.在寻址操作addr中，第一节点n1的电压维持为vref+vth0+α，而第二节点n2的电压变为vref+vth0+α+c'(vdata-vinit)。这里，c'可以表示为c'＝c1/(c1+cpar)。“cpar”是连接到驱动元件dt的第一栅电极的寄生电容。当cpar为0时，由于c'为1，因此数据传输速率高，并且数据传输速率随着cpar的增加而降低。第三节点n3的电压是参考电压vref，并且第四节点n4和第五节点n5的电压维持为初始化电压vinit。
170.图26是例示图21所示的像素电路的感测操作sens的电路图。
171.参照图26，当在电源被关断之后在感测模式下驱动时，感测操作sens中的扫描脉冲sc1、sc2和sc3的电压为选通截止电压vgl。在感测操作sens中的至少一些区段中，第一em脉冲em1和第二em脉冲em2被生成为选通导通电压veh。因此，在感测像素电路的电特性的感测操作sens中，驱动元件dt和第二开关元件t2、第五开关元件t5和第八开关元件t8被接通，并且第一开关元件t1、第三开关元件t3、第四开关元件t4、第六开关元件t6和第七开关元件t7被关断。
172.在这种情况下，由于流过像素电压线的电流形成穿过低电压线的电流路径而不形成穿过发光元件el的电流路径时，所以发光元件el可以被关断。
173.图27是例示根据本公开的又一实施方式的像素电路的电路图。图28是例示图27所示的像素电路的驱动方法的波形图。
174.参照图27和图28，像素电路包括发光元件el、驱动元件dt、第一电容器c1和第二电容器c2、以及第一开关元件t1至第八开关元件t8。驱动元件dt和开关元件t1至t8可以被实现为n沟道氧化物tft。
175.除了第八开关元件之外，这里的像素电路可以具有与图21所示的像素电路相同的开关元件配置，并且可以具有与图21所示的像素电路相同的功能。
176.第八开关元件t8包括连接到第三节点n3的第一电极、连接到电流感测线vsc的第二电极以及施加有第四扫描脉冲sc4的栅电极。第八开关元件t8响应于第四扫描脉冲sc4的选通导通电压veh而在感测操作sens中接通，以在第三节点n3和电流感测线vsc之间形成电
流通路。
177.这里，如图5所示的感测单元可以连接到除了像素电源线之外的电流感测线vsc，因此可以感测流过电流感测线vsc的电流。
178.在本公开中，当在显示装置的电源被关断之后在感测模式下驱动时，可以通过在流过施加有像素驱动电压的电源线的电流形成绕过发光元件的路径作为电流路径的同时感测流过像素驱动电压线的电流来抑制发光元件的发光。
179.在本公开中，当在感测模式下驱动时，由于抑制了发光元件的发光，因此可以解决可视性问题。
180.尽管已经参照附图更详细地描述了本公开的实施方式，但是本公开不限于此并且可以在不背离本公开的技术构思的情况下以许多不同的形式实施。因此，本公开中公开的实施方式仅用于例示的目的而提供，而不旨在限制本公开的技术构思。本公开的技术构思的范围不限于此。因此，应当理解的是，上述实施方式在所有方面都是例示性的，而不限制本公开。本公开的保护范围应当基于所附权利要求来解释，并且其等同范围内的所有技术构思应当被解释为落入本公开的范围内。
181.相关申请的交叉引用
182.本技术要求于2021年7月8日递交的韩国专利申请no.10-2021-0090008和于2021年12月3日提交的韩国专利申请no.10-2021-0171603的优先权和利益，其全部公开内容通过引用并入本文。