阵列基板及其制备方法、显示装置与流程

1.本技术涉及显示技术领域，特别是涉及一种阵列基板及其制备方法、显示装置。


背景技术：

2.在像素电路中，单个像素至少需要提供包括扫描线(scan)、数据线(data)、发光开关信号线(emit)、电源电压线(vdd)、初始化电压线(vint)等信号线，这些信号线会占据大量的像素布线空间，无法满足市场提出的更高的开口率要求以及更好的显示效果。


技术实现要素：

3.本技术的目的旨在提供一种阵列基板及其制备方法、显示装置，其可以减少信号线的占用空间，提高开口率，或者在保持占用空间不变的情况下增加信号线的线宽，降低信号线的负载。
4.第一方面，本技术实施例提出了一种阵列基板，包括衬底基板、位于衬底基板上且呈阵列分布的多个子像素及多条信号线，多条信号线包括沿第一方向延伸的数据线、电源电压线以及沿第二方向延伸的扫描线、发光开关信号线，以限定对应的子像素，第一方向与第二方向相交，多条信号线还包括沿第一方向延伸的初始化电压线，初始化电压线、数据线及电源电压线层叠布置，且初始化电压线或者数据线在与扫描线及发光开关信号线同层且相交的位置桥接设置。
5.在一种可能的实施方式中，阵列基板还包括依次形成于衬底基板上的调制层、缓冲层、第一金属层、层间绝缘层、第二金属层、钝化层及电极层；初始化电压线包括沿第一方向交错连接的第一部分信号线和第二部分信号线，第二部分信号线在衬底基板上的正投影与扫描线、发光开关信号线在衬底基板上的正投影交叠，且与数据线及电源电压线在衬底基板上的正投影互不交叠；其中，数据线位于调制层；第一部分信号线、扫描线及发光开关信号线位于第一金属层；电源电压线位于第二金属层；第二部分信号线位于第二金属层，并通过位于层间绝缘层的过孔与第一部分信号线电连接；或者，第二部分信号线位于电极层，并通过贯穿钝化层至层间绝缘层之间的膜层的过孔与第一部分信号线电连接。
6.在一种可能的实施方式中，阵列基板还包括依次形成于衬底基板上的调制层、缓冲层、第一金属层、层间绝缘层、第二金属层、钝化层及电极层；数据线包括沿第一方向交错连接的第三部分信号线和第四部分信号线，第四部分信号线在衬底基板上的正投影与扫描线、发光开关信号线在衬底基板上的正投影交叠，且与初始化电压线及电源电压线在衬底基板上的正投影互不交叠；其中，初始化电压线位于调制层；第三部分信号线、扫描线及发光开关信号线位于第一金属层；电源电压线位于第二金属层；第四部分信号线位于第二金属层，并通过位于层间绝缘层的过孔与第三部分信号线电连接；或者，第四部分信号线位于电极层，并通过贯穿钝化层至层间绝缘层之间的膜层的过孔与第三部分信号线电连接。
7.在一种可能的实施方式中，层叠布置的初始化电压线、数据线及电源电压线位于对应的子像素的一侧。
8.在一种可能的实施方式中，电源电压线的线宽大于数据线的线宽及初始化电压线的线宽。
9.第二方面，本技术实施例提出了一种如前所述的阵列基板的制备方法，包括：提供衬底基板；在衬底基板上形成阵列分布的多个子像素及多条信号线，多条信号线包括沿第一方向延伸的数据线、电源电压线、初始化电压线以及沿第二方向延伸的扫描线、发光开关信号线，以限定对应的子像素，第一方向与第二方向相交；其中，初始化电压线、数据线及电源电压线层叠布置，且初始化电压线或者数据线在与扫描线及发光开关信号线同层且相交的位置桥接设置。
10.在一种可能的实施方式中，在衬底基板上形成多条信号线包括：在衬底基板上沉积形成调制层，刻蚀形成数据线；在调制层上形成缓冲层；在缓冲层上形成图案化的第一金属层，刻蚀形成初始化电压线的第一部分信号线、扫描线及发光开关信号线；在第一金属层上形成图案化的层间绝缘层，层间绝缘层包括与第一部分信号线的端部对应的过孔；在层间绝缘层上沉积形成第二金属层，刻蚀形成电源电压线和初始化电压线的第二部分信号线，第二部分信号线在衬底基板上的正投影与扫描线、发光开关信号线在衬底基板上的正投影交叠，且与数据线及电源电压线在衬底基板上的正投影互不交叠，第二部分信号线通过过孔与第一部分信号线电连接；或者，在层间绝缘层上沉积形成第二金属层，刻蚀形成电源电压线；在第二金属层上形成图案化的钝化层；在钝化层上沉积形成电极层，刻蚀形成初始化电压线的第二部分信号线，第二部分信号线在衬底基板上的正投影与扫描线、发光开关信号线在衬底基板上的正投影交叠，且与数据线及电源电压线在衬底基板上的正投影互不交叠，第二部分信号线通过贯穿钝化层至层间绝缘层之间的膜层的过孔与第一部分信号线电连接。
11.在一种可能的实施方式中，在衬底基板上形成多条信号线包括：在衬底基板上沉积形成调制层，刻蚀形成初始化电压线；在调制层上形成缓冲层；在缓冲层上形成图案化的第一金属层，刻蚀形成数据线的第三部分信号线、扫描线及发光开关信号线；在第一金属层上形成图案化的层间绝缘层，层间绝缘层包括与第三部分信号线的端部对应的过孔；在层间绝缘层上沉积形成第二金属层，刻蚀形成电源电压线和数据线的第四部分信号线，第四部分信号线在衬底基板上的正投影与扫描线、发光开关信号线在衬底基板上的正投影交叠，且与初始化电压线及电源电压线在衬底基板上的正投影互不交叠，第四部分信号线通过过孔与第三部分信号线电连接；或者，在层间绝缘层上沉积形成第二金属层，刻蚀形成电源电压线；在第二金属层上形成图案化的钝化层；在钝化层上沉积形成电极层，刻蚀形成数据线的第四部分信号线，第四部分信号线在衬底基板上的正投影与扫描线、发光开关信号线在衬底基板上的正投影交叠，且与初始化电压线及电源电压线在衬底基板上的正投影互不交叠，第四部分信号线通过贯穿钝化层至层间绝缘层之间的膜层的过孔与第三部分信号线电连接。
12.第二方面，本技术实施例提出了一种显示装置，包括：如前所述的阵列基板。
13.根据本技术实施例提供的阵列基板及其制备方法、显示装置，通过将沿第一方向延伸的初始化电压线、数据线及电源电压线层叠布置，且初始化电压线或者数据线在与扫描线及发光开关信号线同层且相交的位置桥接设置，可以信号线的占用空间，提高开口率，或者在保持占用空间不变的情况下增加信号线的线宽，降低信号线的负载。
附图说明
14.下面将参考附图来描述本技术示例性实施例的特征、优点和技术效果。在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制，仅用于示意相对位置关系，某些部位的层厚采用了夸大的绘图方式以便于理解，附图中的层厚并不代表实际层厚的比例关系。
15.图1示出相关技术中的一种阵列基板的结构示意图；
16.图2示出本技术第一实施例提供的阵列基板的结构示意图；
17.图3示出图2沿方向a-a的剖面图；
18.图4示出图2沿方向b-b的剖面图；
19.图5示出本技术第二实施例提供的阵列基板的结构示意图；
20.图6示出图5沿方向c-c的剖面图；
21.图7示出本技术第三实施例提供的阵列基板的结构示意图；
22.图8示出图7沿方向e-e的剖面图；
23.图9示出图7沿方向f-f的剖面图；
24.图10示出本技术第四实施例提供的阵列基板的结构示意图；
25.图11示出图10沿方向j-j的剖面图；
26.图12示出相关技术中的另一种阵列基板的结构示意图；
27.图13示出本技术第五实施例提供的阵列基板的结构示意图；
28.图14示出图13沿方向a-a的剖面图；
29.图15示出图13沿方向b-b的剖面图；
30.图16示出本技术第六实施例提供的阵列基板的结构示意图；
31.图17示出图16沿方向c-c的剖面图；
32.图18示出本技术第七实施例提供的阵列基板的结构示意图；
33.图19示出图18沿方向e-e的剖面图；
34.图20示出图18沿方向f-f的剖面图；
35.图21示出本技术第八实施例提供的阵列基板的结构示意图；
36.图22示出图21沿方向j-j的剖面图。
37.附图标记说明：
38.1、阵列基板；px、子像素；x、第一方向；y、第二方向；
39.10、衬底基板；11、调制层；12、缓冲层；13、第一金属层；14、层间绝缘层；15、第二金属层；16、钝化层；17、电极层；h、过孔；
40.d、数据线；d1、第三部分信号线；d2、第四部分信号线；
41.vdd、电源电压线；s、扫描线；emit、发光开关信号线；
42.vint、初始化电压线；vint1、第一部分信号线；vint2、第二部分信号线。
具体实施方式
43.下面将详细描述本技术的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本技术的全面理解。但是，对于本领域技术人员来说很明显的是，本技术可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施
例的描述仅仅是为了通过示出本技术的示例来提供对本技术的更好的理解。在附图和下面的描述中，至少部分的公知结构和技术没有被示出，以便避免对本技术造成不必要的模糊；并且，为了清晰，可能夸大了区域结构的尺寸。此外，下文中所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。
44.本技术的目的旨在提供一种阵列基板及其制备方法、显示面板，其可以减少信号线的占用空间，提高开口率，或者在保持占用空间不变的情况下增加信号线的线宽，降低信号线的负载。下面结合附图对各实施例进行详细描述。
45.如图1所示，相关技术中的一种阵列基板，包括阵列分布的多个子像素及各种信号线走线，其中，数据线d与电源电压线vdd沿第一方向x竖向并行走线，且同层布置于同一金属层。发光开关信号线(emit)、初始化电压线(vint)及扫描线(gate)沿第二方向y横向并行走线，且同层布置于同一金属层，每个子像素px位于上述多条信号线围合形成的区域。由于走线均有各自的线宽及线距的需求，在信号线的排布空间日益缩减的趋势下，如何节省布线空间以及如何降低信号线的负载成为亟待解决的难题。
46.第一实施例
47.图2示出本技术第一实施例提供的阵列基板的结构示意图。
48.如图2所示，本技术第一实施例提供了一种阵列基板1，包括衬底基板10、位于衬底基板10上且呈阵列分布的多个子像素px及多条信号线，多条信号线包括沿第一方向x延伸的数据线d、电源电压线vdd以及沿第二方向y延伸的扫描线s、发光开关信号线emit，以限定对应的子像素px，第一方向x与第二方向y相交。可选地，衬底基板10为玻璃基板等绝缘基板。
49.其中，多条信号线还包括沿第一方向x延伸的初始化电压线vint，初始化电压线vint、数据线d及电源电压线vdd层叠布置，且初始化电压线vint在与扫描线s及发光开关信号线emit同层且相交的位置桥接设置。
50.本实施例中，将初始化电压线vint由原来沿第二方向y横向布置改为沿第一方向x竖向布置，可以减小信号线在第一方向x上的布线空间；另外，初始化电压线vint与数据线d及电源电压线vdd层叠布置，且初始化电压线vint在与扫描线s及发光开关信号线emit同层且相交的位置桥接设置，还可以减小信号线在第二方向y上的布线空间，从而可以节省信号线的走线布线空间，有利于提高像素开口率。或者，在保证原有信号线的走线布线空间不变的情况下，可以增大各信号线的线宽，进而降低各信号线的负载。
51.在一个示例中，层叠布置的初始化电压线vint、数据线d及电源电压线vdd位于对应的子像素px的一侧。与相关技术中沿第一方向x延伸的数据线d及电源电压线vdd分别位于子像素px的两侧相比，可以将各信号线集中且层叠布置，极大地减小了信号线走线在第二方向上的布线空间。
52.图3示出图2沿方向a-a的剖面图；图4示出图2沿方向b-b的剖面图。
53.如图3和图4所示，阵列基板1还包括依次形成于衬底基板10上的调制层11、缓冲层12、第一金属层13、层间绝缘层14、第二金属层15、钝化层16及电极层17。
54.初始化电压线vint包括沿第一方向x交错连接的第一部分信号线vint1和第二部分信号线vint2，第二部分信号线vint2在衬底基板10上的正投影与扫描线s、发光开关信号线emit在衬底基板10上的正投影交叠，且与数据线d及电源电压线vdd在衬底基板10上的正
投影互不交叠。
55.其中，数据线d位于调制层11；第一部分信号线vint1、扫描线s及发光开关信号线emit位于第一金属层13；电源电压线vdd位于第二金属层15。
56.第二部分信号线vint2位于第二金属层15，并通过位于层间绝缘层14的过孔h与第一部分信号线vint1电连接。
57.在一个示例中，位于第一金属层13的第一部分信号线vint1呈“l”型设置，一部分沿第一方向x延伸，另一部分沿第二方向y延伸；位于第二金属层15的第二部分信号线vint2的端部与第一部分信号线vint1沿第二方向y延伸的端部对齐，并通过位于层间绝缘层14的过孔h相互电连接，从而使初始化电压线vint在与扫描线s及发光开关信号线emit同层且相交的位置桥接设置。
58.可选地，调制层11、第一金属层13、第二金属层15及电极层17中的任一者可以采用诸如钼(mo)、钛(ti)、铌(nb)、钨(w)、铝(al)、铬(cr)、铜(cu)和银(ag)中的任一种金属或者至少两种金属的合金形成。
59.可选地，层间绝缘层14可以采用例如氧化硅(sio
x
)或者氮化硅(sin
x
)形成。层间绝缘层14可以通过层压氧化硅和氮化硅形成。
60.在一些实施例中，电源电压线vdd的线宽大于数据线d的线宽及初始化电压线vint的线宽。由于流经电源电压线vdd的电流大于流经数据线d或者初始化电压线vint的电流，故电源电压线vdd的线宽大于数据线d的线宽及初始化电压线vint的线宽，满足对应信号线的负载要求。
61.第二实施例
62.图5示出本技术第二实施例提供的阵列基板的结构示意图；图6示出图5沿方向c-c的剖面图。
63.如图5和图6所示，本技术第二实施例提供的阵列基板1与第一实施例提供的阵列基板1结构类似，不同之处在于，初始化电压线vint用于桥接的第二部分信号线vint2所在的膜层不同。
64.具体来说，初始化电压线vint包括沿第一方向x交错连接的第一部分信号线vint1和第二部分信号线vint2，第二部分信号线vint2在衬底基板10上的正投影与扫描线s、发光开关信号线emit在衬底基板10上的正投影交叠，且与数据线d及电源电压线vdd在衬底基板10上的正投影互不交叠。
65.其中，数据线d位于调制层11；第一部分信号线vint1、扫描线s及发光开关信号线emit位于第一金属层13；电源电压线vdd位于第二金属层15。
66.第二部分信号线vint2位于电极层17，并通过贯穿钝化层16至层间绝缘层14之间的膜层的过孔h与第一部分信号线vint1电连接。
67.当阵列基板1应用于oled显示面板时，电极层17为发光元件的阳极。当阵列基板1应用于液晶显示面板时，电极层17为像素电极。
68.在一个示例中，位于第一金属层13的第一部分信号线vint1呈“l”型设置，一部分沿第一方向x延伸，另一部分沿第二方向y延伸；位于电极层17的第二部分信号线vint2的端部与第一部分信号线vint1沿第二方向y延伸的端部对齐，并通过贯穿钝化层16至层间绝缘层14之间的膜层的过孔h相互电连接，从而使初始化电压线vint在与扫描线s及发光开关信
号线emit同层且相交的位置桥接设置。
69.第三实施例
70.图7示出本技术第三实施例提供的阵列基板的结构示意图；图8示出图7沿方向e-e的剖面图；图9示出图7沿方向f-f的剖面图。
71.如图7至图9所示，本技术第三实施例提供的阵列基板1与第一实施例提供的阵列基板1结构类似，不同之处在于，初始化电压线vint与数据线d所在的膜层互换，且数据线d在与扫描线s及发光开关信号线emit同层且相交的位置桥接设置。
72.具体来说，阵列基板1包括依次形成于衬底基板10上的调制层11、缓冲层12、第一金属层13、层间绝缘层14、第二金属层15、钝化层16及电极层17。
73.数据线d包括沿第一方向x交错连接的第三部分信号线d1和第四部分信号线d2，第四部分信号线d2在衬底基板10上的正投影与扫描线s、发光开关信号线emit在衬底基板10上的正投影交叠，且与初始化电压线vint及电源电压线vdd在衬底基板10上的正投影互不交叠。
74.其中，初始化电压线vint位于调制层11；第三部分信号线d1、扫描线s及发光开关信号线emit位于第一金属层13；电源电压线vdd位于第二金属层15。
75.第四部分信号线d2位于第二金属层15，并通过位于层间绝缘层14的过孔与第三部分信号线d1电连接。
76.在一个示例中，位于第一金属层13的第三部分信号线d1呈“l”型设置，一部分沿第一方向x延伸，另一部分沿第二方向y延伸；位于第二金属层15的第四部分信号线d2的端部与第三部分信号线d1沿第二方向y延伸的端部对齐，并通过位于层间绝缘层14的过孔h相互电连接，从而使数据线d在与扫描线s及发光开关信号线emit相交的位置桥接设置。
77.另外，由于数据线d所在的膜层结构发生变化，与数据线d相连的薄膜晶体管tft的源漏极所在的膜层也将随之而改变。例如第三部分信号线d1位于第一金属层13，tft的源漏极也可以位于第一金属层13。第四部分信号线d2仅用于桥接，不与tft的源漏极的源漏极电连接，以降低阵列基板1的制作难度。
78.第四实施例
79.图10示出本技术第四实施例提供的阵列基板的结构示意图；图11示出图10沿方向c-c的剖面图。
80.如图10和图11所示，本技术第四实施例提供的阵列基板1与第三实施例提供的阵列基板1结构类似，不同之处在于，数据线d用于桥接的第四部分信号线d2所在的膜层不同。
81.具体来说，阵列基板1包括依次形成于衬底基板10上的调制层11、缓冲层12、第一金属层13、层间绝缘层14、第二金属层15、钝化层16及电极层17。
82.数据线d包括沿第一方向x交错连接的第三部分信号线d1和第四部分信号线d2，第四部分信号线d2在衬底基板10上的正投影与扫描线s、发光开关信号线emit在衬底基板10上的正投影交叠，且与初始化电压线vint及电源电压线vdd在衬底基板10上的正投影互不交叠。
83.其中，初始化电压线vint位于调制层11；第三部分信号线d1、扫描线s及发光开关信号线emit位于第一金属层13；电源电压线vdd位于第二金属层15。
84.第四部分信号线d2位于电极层17，并通过贯穿钝化层16至层间绝缘层14之间的膜
层的过孔与第三部分信号线d1电连接。
85.当阵列基板1应用于oled显示面板时，电极层17为发光元件的阳极。当阵列基板1应用于液晶显示面板时，电极层17为像素电极。
86.在一个示例中，位于第一金属层13的第三部分信号线d1呈“l”型设置，一部分沿第一方向x延伸，另一部分沿第二方向y延伸；位于电极层17的第四部分信号线d2的端部与第三部分信号线d1沿第二方向y延伸的端部对齐，并通过贯穿钝化层16至层间绝缘层14之间的膜层的过孔h相互电连接，从而使数据线d在与扫描线s及发光开关信号线emit同层且相交的位置桥接设置。
87.图12示出相关技术中的另一种阵列基板的结构示意图。
88.如图12所示，相关技术中的另一种阵列基板，包括阵列分布的多个子像素及各种信号线走线，其中，数据线d与电源电压线vdd沿第一方向x竖向并行走线，且同层布置于同一金属层。发光开关信号线(emit)、初始化电压线(vint)及扫描线(gate)沿第二方向y横向并行走线，且同层布置于同一金属层，相邻的两个子像素px镜像设置并共用同一条电源电压线vdd。由于走线均有各自的线宽及线距的需求，在信号线的排布空间日益缩减的趋势下，如何节省布线空间以及如何降低信号线的负载成为亟待解决的难题。
89.第五实施例
90.图13示出本技术第五实施例提供的阵列基板的结构示意图；图14示出图13沿方向a-a的剖面图；图15示出图13沿方向b-b的剖面图。
91.如图13至图15所示，本技术第五实施例提供的阵列基板1与第一实施例提供的阵列基板1结构类似，不同之处在于，像素电路架构不同。
92.具体来说，在第一方向x上，相邻的两个子像素px镜像设置并共用同一条电源电压线vdd，两条数据线d和两条初始化电压线vint与一条电源电压线vdd层叠布置于相邻的两个子像素px之间。
93.进一步地，阵列基板1还包括依次形成于衬底基板10上的调制层11、缓冲层12、第一金属层13、层间绝缘层14、第二金属层15、钝化层16及电极层17。
94.初始化电压线vint包括沿第一方向x交错连接的第一部分信号线vint1和第二部分信号线vint2，第二部分信号线vint2在衬底基板10上的正投影与扫描线s、发光开关信号线emit在衬底基板10上的正投影交叠，且与数据线d及电源电压线vdd在衬底基板10上的正投影互不交叠。
95.其中，数据线d位于调制层11；第一部分信号线vint1、扫描线s及发光开关信号线emit位于第一金属层13；电源电压线vdd位于第二金属层15。
96.第二部分信号线vint2位于第二金属层15，并通过位于层间绝缘层14的过孔h与第一部分信号线vint1电连接。
97.在一个示例中，位于第一金属层13的第一部分信号线vint1呈“l”型设置，一部分沿第一方向x延伸，另一部分沿第二方向y延伸；位于第二金属层15的第二部分信号线vint2的端部与第一部分信号线vint1沿第二方向y延伸的端部对齐，并通过位于层间绝缘层14的过孔h相互电连接，从而使初始化电压线vint在与扫描线s及发光开关信号线emit同层且相交的位置桥接设置。
98.两条数据线d和两条初始化电压线vint分别对称布置，与第一实施例至第四实施
例相比，第五实施例提供的阵列基板的多条信号线的占用空间更小，从而可以进一步节省信号线的走线布线空间，进一步提高像素开口率。或者，在保证原有信号线的走线布线空间不变的情况下，可以进一步增大各信号线的线宽，进而降低各信号线的负载。
99.第六实施例
100.图16示出本技术第六实施例提供的阵列基板的结构示意图；图17示出图16沿方向c-c的剖面图。
101.如图16至图17所示，本技术第六实施例提供的阵列基板1与第五实施例提供的阵列基板1结构类似，不同之处在于，初始化电压线vint用于桥接的第二部分信号线vint2所在的膜层不同。
102.具体来说，初始化电压线vint包括沿第一方向x交错连接的第一部分信号线vint1和第二部分信号线vint2，第二部分信号线vint2在衬底基板10上的正投影与扫描线s、发光开关信号线emit在衬底基板10上的正投影交叠，且与数据线d及电源电压线vdd在衬底基板10上的正投影互不交叠。
103.其中，数据线d位于调制层11；第一部分信号线vint1、扫描线s及发光开关信号线emit位于第一金属层13；电源电压线vdd位于第二金属层15。
104.第二部分信号线vint2位于电极层17，并通过贯穿钝化层16至层间绝缘层14之间的膜层的过孔h与第一部分信号线vint1电连接。
105.当阵列基板1应用于oled显示面板时，电极层17为发光元件的阳极。当阵列基板1应用于液晶显示面板时，电极层17为像素电极。
106.在一个示例中，位于第一金属层13的第一部分信号线vint1呈“l”型设置，一部分沿第一方向x延伸，另一部分沿第二方向y延伸；位于电极层17的第二部分信号线vint2的端部与第一部分信号线vint1沿第二方向y延伸的端部对齐，并通过贯穿钝化层16至层间绝缘层14之间的膜层的过孔h相互电连接，从而使初始化电压线vint在与扫描线s及发光开关信号线emit同层且相交的位置桥接设置。
107.第七实施例
108.图18示出本技术第七实施例提供的阵列基板的结构示意图；图19示出图18沿方向e-e的剖面图；图20示出图18沿方向f-f的剖面图。
109.如图18至图20所示，本技术第七实施例提供的阵列基板1与第五实施例提供的阵列基板1结构类似，不同之处在于，初始化电压线vint与数据线d所在的膜层互换，且数据线d在与扫描线s及发光开关信号线emit同层且相交的位置桥接设置。
110.具体来说，阵列基板1包括依次形成于衬底基板10上的调制层11、缓冲层12、第一金属层13、层间绝缘层14、第二金属层15、钝化层16及电极层17。
111.数据线d包括沿第一方向x交错连接的第三部分信号线d1和第四部分信号线d2，第四部分信号线d2在衬底基板10上的正投影与扫描线s、发光开关信号线emit在衬底基板10上的正投影交叠，且与初始化电压线vint及电源电压线vdd在衬底基板10上的正投影互不交叠。
112.其中，初始化电压线vint位于调制层11；第三部分信号线d1、扫描线s及发光开关信号线emit位于第一金属层13；电源电压线vdd位于第二金属层15。
113.第四部分信号线d2位于第二金属层15，并通过位于层间绝缘层14的过孔与第三部
分信号线d1电连接。
114.在一个示例中，位于第一金属层13的第三部分信号线d1呈“l”型设置，一部分沿第一方向x延伸，另一部分沿第二方向y延伸；位于第二金属层15的第四部分信号线d2的端部与第三部分信号线d1沿第二方向y延伸的端部对齐，并通过位于层间绝缘层14的过孔h相互电连接，从而使数据线d在与扫描线s及发光开关信号线emit同层且相交的位置桥接设置。
115.另外，由于数据线d所在的膜层结构发生变化，与数据线d相连的薄膜晶体管tft的源漏极所在的膜层也将随之而改变。例如第三部分信号线d1位于第一金属层13，tft的源漏极也可以位于第一金属层13。第四部分信号线d2仅用于桥接，不与tft的源漏极的源漏极电连接，以降低阵列基板1的制作难度。
116.第八实施例
117.图21示出本技术第八实施例提供的阵列基板的结构示意图；图22示出图21沿方向j-j的剖面图。
118.如图21至图22所示，本技术第八实施例提供的阵列基板1与第七实施例提供的阵列基板1结构类似，不同之处在于，数据线d用于桥接的第四部分信号线d2所在的膜层不同。
119.具体来说，阵列基板1包括依次形成于衬底基板10上的调制层11、缓冲层12、第一金属层13、层间绝缘层14、第二金属层15、钝化层16及电极层17。
120.数据线d包括沿第一方向x交错连接的第三部分信号线d1和第四部分信号线d2，第四部分信号线d2在衬底基板10上的正投影与扫描线s、发光开关信号线emit在衬底基板10上的正投影交叠，且与初始化电压线vint及电源电压线vdd在衬底基板10上的正投影互不交叠。
121.其中，初始化电压线vint位于调制层11；第三部分信号线d1、扫描线s及发光开关信号线emit位于第一金属层13；电源电压线vdd位于第二金属层15。
122.第四部分信号线d2位于电极层17，并通过贯穿钝化层16至层间绝缘层14之间的膜层的过孔与第三部分信号线d1电连接。
123.当阵列基板1应用于oled显示面板时，电极层17为发光元件的阳极。当阵列基板1应用于液晶显示面板时，电极层17为像素电极。
124.在一个示例中，位于第一金属层13的第三部分信号线d1呈“l”型设置，一部分沿第一方向x延伸，另一部分沿第二方向y延伸；位于电极层17的第四部分信号线d2的端部与第三部分信号线d1沿第二方向y延伸的端部对齐，并通过贯穿钝化层16至层间绝缘层14之间的膜层的过孔h相互电连接，从而使数据线d在与扫描线s及发光开关信号线emit同层且相交的位置桥接设置。
125.另外，本技术实施例还提供一种如前所述的任一种阵列基板1的制备方法，包括：
126.步骤s1：提供衬底基板10；
127.步骤s2：在衬底基板10上形成阵列分布的多个子像素px及多条信号线，多条信号线包括沿第一方向x延伸的数据线d、电源电压线vdd、初始化电压线vint以及沿第二方向y延伸的扫描线s、发光开关信号线emit，以限定对应的子像素px，第一方向x与第二方向y相交；其中，初始化电压线vint、数据线d及电源电压线vdd层叠布置，且初始化电压线vint或者数据线d在与扫描线s及发光开关信号线emit同层且相交的位置桥接设置。
128.对于前述第一实施例和第五实施例，步骤s2中，在衬底基板10上形成多条信号线
包括如下步骤s21～s25。
129.步骤s21：在衬底基板10上沉积形成调制层11，刻蚀形成数据线d；
130.步骤s22：在调制层11上形成缓冲层12；
131.步骤s23：在缓冲层12上形成图案化的第一金属层13，刻蚀形成初始化电压线vint的第一部分信号线vint1、扫描线s及发光开关信号线emit；
132.步骤s24：在第一金属层13上形成图案化的层间绝缘层14，层间绝缘层14包括与第一部分信号线vint1的端部对应的过孔；
133.步骤s25：在层间绝缘层14上沉积形成第二金属层15，刻蚀形成电源电压线vdd和初始化电压线vint的第二部分信号线vint2，第二部分信号线vint2在衬底基板10上的正投影与扫描线s、发光开关信号线emit在衬底基板10上的正投影交叠，且与数据线d及电源电压线vdd在衬底基板10上的正投影互不交叠，第二部分信号线vint2通过过孔h与第一部分信号线vint1电连接。
134.对于前述第二实施例和第六实施例，步骤s2中，在衬底基板10上形成多条信号线包括如上步骤s21～s24以及步骤s25’～s27’。
135.其中，步骤s25’：在层间绝缘层14上沉积形成第二金属层15，刻蚀形成电源电压线vdd；
136.步骤s26’：在第二金属层15上形成图案化的钝化层16；
137.步骤s27’：在钝化层16上沉积形成电极层17，刻蚀形成初始化电压线vint的第二部分信号线vint2，第二部分信号线vint2在衬底基板10上的正投影与扫描线s、发光开关信号线emit在衬底基板10上的正投影交叠，且与数据线d及电源电压线vdd在衬底基板10上的正投影互不交叠，第二部分信号线vint2通过贯穿钝化层16至层间绝缘层14之间的膜层的过孔h与第一部分信号线vint1电连接。
138.对于前述第三实施例和第七实施例，步骤s2中，在衬底基板10上形成多条信号线包括如下步骤s31～s35。
139.步骤s31：在衬底基板10上沉积形成调制层11，刻蚀形成初始化电压线vint；
140.步骤s32：在调制层11上形成缓冲层12；
141.步骤s33：在缓冲层12上形成图案化的第一金属层13，刻蚀形成数据线d的第三部分信号线d1、扫描线s及发光开关信号线emit；
142.步骤s34：在第一金属层13上形成图案化的层间绝缘层14，层间绝缘层14包括与第三部分信号线d1的端部对应的过孔；
143.步骤s35：在层间绝缘层14上沉积形成第二金属层15，刻蚀形成电源电压线vdd和数据线d的第四部分信号线d2，第四部分信号线d2在衬底基板10上的正投影与扫描线s、发光开关信号线emit在衬底基板10上的正投影交叠，且与初始化电压线vint及电源电压线vdd在衬底基板10上的正投影互不交叠，第四部分信号线d2通过过孔与第三部分信号线d1电连接。
144.对于前述第四实施例和第八实施例，步骤s2中，在衬底基板10上形成多条信号线包括如上步骤s31～s34以及步骤s35’～s37’。
145.其中，步骤s35’：在层间绝缘层14上沉积形成第二金属层15，刻蚀形成电源电压线vdd；
146.步骤s36’：在第二金属层15上形成图案化的钝化层16；
147.步骤s37’：在钝化层16上沉积形成电极层17，刻蚀形成数据线d的第四部分信号线d2，第四部分信号线d2在衬底基板10上的正投影与扫描线s、发光开关信号线emit在衬底基板10上的正投影交叠，且与初始化电压线vint及电源电压线vdd在衬底基板10上的正投影互不交叠，第四部分信号线d2通过贯穿钝化层16至层间绝缘层14之间的膜层的过孔与第三部分信号线d1电连接。
148.需要说明的是，本技术中，图案化工艺可以包括光刻工艺，或者包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等工艺，可以根据本技术中所形成的结构选择相应的图案化工艺。
149.另外，本技术实施例还提供一种显示装置，包括：如前所述的任一种阵列基板1。该显示装置例如可以实现为液晶显示装置、有机电致发光二极管(oled)显示面板、电子书、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
150.在一个示例中，该显示装置为oled显示面板，还包括位于阵列基板1上的像素限定层、发光层和封装层。
151.像素限定层包括多个像素开口，发光层包括阵列分布的多个发光元件，每个发光元件与的像素限定层的像素开口对应。发光元件包括电极层17中的阳极、位于阳极上的发光结构和位于发光结构上的阴极，像素开口暴露阳极。
152.封装层位于发光层背离阵列基板1的一侧。封装层既可以抑制无机薄膜开裂，释放无机物之间的应力，还可以在提高整个封装层23的柔韧性，从而实现可靠的柔性封装。
153.在另一个示例中，该显示装置还可以为micro/mini-led显示器，包括位于阵列基板1上的发光层和盖板。其中，发光层包括阵列分布的多个发光元件，发光元件可以为微发光二极管(micro-led)和亚毫米发光二极管(mini-led)中的任一者。
154.在另一个示例中，该显示装置还可以为液晶显示器，包括液晶显示面板和设置于液晶显示面板的背光侧的背光模组，背光模组用于向液晶显示面板提供光源。液晶显示面板包括相对设置的阵列基板1、彩膜基板以及位于阵列基板1与彩膜基板之间的液晶层。
155.应当容易地理解，应当按照最宽的方式解释本技术中的“在
……
上”、“在
……
以上”和“在
……
之上”，以使得“在
……
上”不仅意味着“直接处于某物上”，还包括“在某物上”且其间具有中间特征或层的含义，并且“在
……
以上”或者“在
……
之上”不仅包括“在某物以上”或“之上”的含义，还可以包括“在某物以上”或“之上”且其间没有中间特征或层(即，直接处于某物上)的含义。
156.文中使用的术语“衬底基板”是指在其上添加后续材料层的材料。衬底基板本身可以被图案化。添加到衬底基板顶上的材料可以被图案化，或者可以保持不被图案化。此外，衬底基板可以包括宽范围内的一系列材料，例如，硅、锗、砷化镓、磷化铟等。替代地，衬底基板可以由非导电材料(例如，玻璃、塑料或者蓝宝石晶圆等)制成。
157.文中使用的术语“层”可以指包括具有一定厚度的区域的材料部分。层可以在整个的下层结构或上覆结构之上延伸，或者可以具有比下层或上覆结构的范围小的范围。此外，层可以是匀质或者非匀质的连续结构的一个区域，其厚度小于该连续结构的厚度。例如，层
可以位于所述连续结构的顶表面和底表面之间或者所述顶表面和底表面处的任何成对的横向平面之间。层可以横向延伸、垂直延伸和/或沿锥形表面延伸。衬底基板可以是层，可以在其中包括一个或多个层，和/或可以具有位于其上、其以上和/或其以下的一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(在其内形成触点、互连线和/或过孔)以及一个或多个电介质层。
158.最后应说明的是：以上各实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述各实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例技术方案的范围。