像素电路、显示装置及分选系统的制作方法

1.本实用新型涉及液晶显示技术领域，提供了一种像素电路、显示装置及分选系统。


背景技术：

2.在mini/micro led显示屏中，mini/micro led所需要的驱动电流较大，以ltps(低温多晶硅，low temperature poly-silicon)或氧化物为基底的像素电路功耗较高，因此，选择迁移率为ltps十倍以上的硅基，可大幅降低功耗。由于硅基引出pad与面积成正比，而面积与成本成正比。因此，在对显示灰阶实现灵活设置的同时，硅基引出pad的数量越少，mini/micro led驱动芯片的制造成本越低。
3.另外，硅基电路本身因为电容、mosfet的vth的影响会引起输出均一性变化。
4.因此，有必要对现有像素电路及显示装置加以改进。


技术实现要素：

5.鉴于现有技术中存在的上述技术问题，本技术提供一种像素电路，包括脉冲宽度调制模块、脉冲幅度调制模块以及发光元件，脉冲宽度调制模块分别连接第一数据信号端、第一电压端、扫描信号端及第一输出节点，配置为响应于扫描信号端的扫描信号，根据第一数据信号端的第一数据信号和第一电压端的电压信号，输出驱动电流至第一输出节点；脉冲幅度调制模块连接于第一输出节点及第二输出节点之间，分别连接第二数据信号端、发光信号控制端、扫描信号端、斜波信号端及初始信号端，配置为响应于扫描信号端的扫描信号，基于第二数据信号端的数据信号，对驱动电流的脉冲宽度进行调制并输出至第二输出节点，发光元件连接于第二电压端及第二输出节点之间。
6.可选地，脉冲宽度调制模块包括：第一晶体管、第二晶体管、第一电容及第三晶体管，第一晶体管的第一端被配置为与第一数据信号端相连接，第一晶体管的第二端被配置为与第二晶体管的栅极及第一电容的第一端相连接于第二节点，第一晶体管的栅极被配置为与扫描信号端相连接，第二晶体管的第一端分别与第一电压端及第一电容的第二端连接于第一节点，第三晶体管的栅极被配置为与发光信号控制端相连接，第三晶体管的第一端与第二晶体管的第二端相连接，第三晶体管的第二端与脉冲幅度调制模块连接于第一输出节点。
7.可选地，脉冲幅度调制模块包括：第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管及第二电容，其中，第五晶体管的第一端被配置为连接第二数据信号端，第五晶体管的栅极被配置为与扫描信号端相连接，第五晶体管的第一端被配置为用于与第二数据信号端相连接，第五晶体管的第二端与第七晶体管的第一端及第二电容的第一端相连接于第四节点，第七晶体管的栅极被配置为与发光信号控制端相连接，第七晶体管的第二端被配置为与斜波信号端相连接，第二电容的第二端与第八晶体管的栅极及第六晶体管的第二端相连接于第三节点，第六晶体管的栅极被配置为与扫描信号端相连接，第六晶体管的第一端被配置为与初始信号端相连接，第八晶体管的第一端与第三晶体管的第二端连接
于第一输出节点，第八晶体管的第二端与第四晶体管的第一端相连接，第四晶体管的栅极被配置为与发光信号控制端相连接，第四晶体管的第二端与发光元件的第一端相连接于第二输出节点。
8.可选地，在一个frame内，斜波信号端的斜波信号的脉冲数量被配置为大于等于四。
9.可选地，像素电路还包括选择电路，选择电路连接于第三节点及第八晶体管的栅极之间，包括第九晶体管和第十晶体管，第九晶体管和第十晶体管的栅极与第三节点相连接，第九晶体管的第一端与第一电压端相连接，第十晶体管的第二端与第二电压端相连接，第九晶体管的第二端与第十晶体管的第一端及第八晶体管的栅极相连接。
10.本技术还提供了一种显示装置，应用上文所述的像素电路。
11.本技术还提供了一种分选系统，基于上文中所述的像素电路，对像素电路进行分选，包括：采样单元、计算单元及分选单元，采样单元的输入端与发光元件的第一端相连接，并能够采样发光元件的第一端的电流信号；计算单元与采样单元的输出端相连接以提取电流信号幅度的时间积分；分选单元能够基于表征时间积分的数据对多个像素电路进行分选。
12.可选地，分选单元被配置为按照表征时间积分的数据均一性不小于80％为标准进行分选。
13.可选地，分选单元被配置为基于不同灰阶对多个像素电路进行分选。
14.可选地，分选系统，还包括，匹配单元，匹配单元能够将经过分选的像素电路与相应的led进行匹配，使得表征时间积分的数据及对应的led的亮度的乘积为一常量。
15.综上所述，本技术提供了一种像素电路，仅需设计8个pad即可实现pwm与pam调制,不仅可以实现对显示灰阶的灵活设置，提高mini/micro led的显示特性，而且可以降低驱动芯片的成本。
16.进一步地，通过选择电路的设置，与电压信号的匹配，在显示装置分辨率较高时，也可实现长时间的发光元件发光时间设置，可实现更多的灰阶划分且不会增加驱动芯片的pad数量。
17.本技术所提供的分选系统，将均一性符合要求的驱动芯片，与合适亮度的led进行匹配，在显示面板调试中，像素之间差别较小，牺牲较少亮度。
附图说明
18.图1为本技术的实施例中提供的像素电路；
19.图2为本技术的图1中提供的像素电路在一个frame内的时序逻辑图；
20.图3为本技术的实施例中提供的另一像素电路的时序逻辑图；
21.图4为本技术的实施例中提供的分选系统的结构示意图；
22.图5为本技术的实施例中提供的另一分选系统的结构示意图；
23.图6为本技术所提供的分选系统在不同灰阶下提取的驱动电流的时间积分图。
具体实施方式
24.在下文，将参照附图详细描述示范性实施方式。然而，本技术不限于下面的实施方
式，而是包括在本公开的技术范围内的各种改变、替代和变形。术语“第一”、“第二”等可以用于解释各种元件，元件的个数并不受这样的术语的限制。这些术语只是用于将一个元件与另一元件区分开。因此，在一个实施方式中被称为第一元件的元件可以在另一实施方式中被称为第二元件。除非上下文有另外的要求，否则单数形式不排除复数形式。
25.在下面的描述中，术语“包括”或“包含”用于表示特征、数字、步骤、操作、元件、部分或其组合而不排除其他特征、数字、步骤、操作、元件、部分或其组合。
26.本实施例提供了一种像素电路，包括脉冲宽度调制模块100、脉冲幅度调制模块200、以及发光元件300。其中，脉冲宽度调制模块100分别连接第一数据信号端datai、第一电压端vdd、扫描信号端gate及第一输出节点q1，配置为响应于扫描信号端gate的扫描信号，根据第一数据信号端datai的第一数据信号和第一电压端vdd的电压信号，输出驱动电流i至第一输出节点q1；脉冲幅度调制模块200连接于第一输出节点q1及第二输出节点q2之间，分别连接第二数据信号端datat、发光信号控制端em、扫描信号端gate、斜波信号端ramp及初始信号端ini，配置为响应于扫描信号端gate的扫描信号，基于第二数据信号端datat的数据信号，对驱动电流i的脉冲宽度进行调制(pwm)并输出至第二输出节点q2，发光元件300连接于第二电压端vss及第二输出节点q2之间。
27.可选地，脉冲宽度调制模块100包括：第一晶体管m1、第二晶体管m2、第一电容c1及第三晶体管m3，第一晶体管m1的第一端被配置为与第一数据信号端datai相连接，第一晶体管m1的第二端被配置为与第二晶体管m2的栅极及第一电容c1的第一端相连接于第二节点n2，第一晶体管m1的栅极被配置为与扫描信号端gate相连接，第二晶体管m2的第一端分别与第一电压端vdd及第一电容c1的第二端连接于第一节点n1，第三晶体管m3的栅极被配置为与发光信号控制端em相连接，第三晶体管m3的第一端与第二晶体管m2的第二端相连接，第三晶体管m3的第二端与脉冲幅度调制模块200连接于第一输出节点q1。
28.可选地，脉冲幅度调制模块200包括：第四晶体管m4、第五晶体管m5、第六晶体管m6、第七晶体管m7、第八晶体管m8及第二电容c2，其中，第五晶体管m5的第一端被配置为连接第二数据信号端datat，第五晶体管m5的栅极被配置为与扫描信号端gate相连接，第五晶体管m5的第一端被配置为用于与第二数据信号端datat相连接，第五晶体管m5的第二端与第七晶体管m7的第一端及第二电容c2的第一端相连接于第四节点n4，第七晶体管m7的栅极被配置为与发光信号控制端em相连接，第七晶体管m7的第二端被配置为与斜波信号端ramp相连接，第二电容c2的第二端与第八晶体管m8的栅极及第六晶体管m6的第二端相连接于第三节点n3，第六晶体管m6的栅极被配置为与扫描信号端gate相连接，第六晶体管m6的第一端被配置为与初始信号端ini相连接，第八晶体管m8的第一端与第三晶体管m3的第二端连接于第一输出节点q1，第八晶体管m8的第二端与第四晶体管m4的第一端相连接，第四晶体管m4的栅极被配置为与发光信号控制端em相连接。第四晶体管m4的第二端与发光元件300的第一端相连接于第二输出节点q2。
29.其中，第二晶体管m2为电流驱动晶体管，用于实现脉冲幅度调制；第八晶体管m8为时间驱动晶体管，用于实现脉冲宽度调制，其他晶体管作为开关管使用。
30.本实施例中，以晶体管为pmos为例，在一些实施方式中，也可使用nmos，相应调整电路结构即可。
31.下面结合图2说明该像素电路的工作原理：假设led面板由n行像素电路构成，t1时
段的初始时刻，第一行像素电路的扫描信号端gate的扫描信号置为低电平，则第一晶体管m1打开，第一数据信号写入第二节点n2存入第一电容c1中；第五晶体管m5与第六晶体管m6打开，将第二数据信号与初始信号ini分别写入第三节点n3及第四节点n4，并将第三节点n3与第四节点n4之间的压差存入第二电容c2中。
32.t2时段的初始时刻，第二行像素电路的扫描信号端gate的扫描信号置为低电平，将第二行像素电路对应的第一数据信号、第二数据信号及初始信号分别存入。
33.t3时段，第三行像素电路的扫描信号端gate的扫描信号置为低电平，将第三行像素电路对应的第一数据信号、第二数据信号及初始信号分别存入，依此类推，直至将最后一行(第n行)的第一数据信号、第二数据信号及初始信号分别存入。
34.t4时段的初始时刻，发光控制信号置为低电平，第三晶体管m3、第四晶体管m4、第七晶体管m7打开，其他晶体管处于关闭状态。
35.第一电压端vdd至第二电压端vss这一通路的电流大小由第二晶体管m2的电流决定。通过电压设置可以使得第二晶体管m2处于饱和工作状态。具体地，电流i
∝
(vgs-vth)^2＝(vn2-vdd-vth)^2,其中，vn2为第二节点n2的电压，vgs为第二晶体管m2的饱和电压，vth为第二晶体管m2的阈值电压，通过第二节点n2的电压设置为vn2以调控驱动电流i，实现脉冲宽度调制(pam调制)。
36.第五晶体管m5、第六晶体管m6、第七晶体管m7处于关闭状态，第二电容c2两端处于无源状态，压差保持不变。ramp电压通过第七晶体管m7写入第四节点n4。当ramp电压变化时，第四节点n4的电压随之变化，第三节点n3的电压随之变化。第三节点n3电压vn3＝vramp-(vdatat-vini)，当vn3减小至第八晶体管m8的vth时，第八晶体管m8打开；当vn3增大至第八晶体管m8的vth时，第八晶体管m8关闭。通过datat电压设置，可调制第八晶体管m8的打开时间，以达到脉冲宽度调制(pwm调制)的目的。
37.如图所示，high-led与low-led分别对应较大datat电压与较小datat电压时发光元件300的打开时间。
38.可选地，在一个frame内，斜波电压ramp需要设置为大于等于四个脉冲，以提高发光元件300的发光频率，减小发光频闪。
39.本实施例所提供的像素电路，于迁移率为ltps十倍以上的硅基上形成，可大幅节省功耗，进一步地，由于硅基引出的pad数量(相当于芯片内部的引脚)与硅基的面积成正比，而硅基的面积与芯片的制造成本直接相关，因此，本实施例提供的像素电路，仅需设计8个pad即可实现pwm与pam调制,不仅可以实现对显示灰阶的灵活设置，提高mini/micro led的显示特性，而且可以降低mini/micro led驱动芯片的成本。
40.可选地，如图3所示，本技术提供了另一像素电路，其与上文所述的像素电路的区别在于，还包括选择电路400，选择电路400连接于第三节点n3及第八晶体管m8的栅极之间，包括第九晶体管m9和第十晶体管m10，第九晶体管m9和第十晶体管m10的栅极与第三节点n3相连接，第九晶体管m9的第一端与第一电压端vdd相连接，第十晶体管m10的第二端与第二电压端vss相连接，第九晶体管m9的第二端与第十晶体管m10的第一端及第八晶体管m8的栅极相连接。
41.如此设置，能够在vn3的电压随vn4的电压变化而相应变化时，选择性地经第九晶体管m9或第十晶体管m10对第八晶体管m8栅极的电压信号进行调制，以在短时间内实现第
八晶体管m8更好的开关特性，当分辨率较高时，在一个frame内，t1-t4时间段数据写入时间较长，会降低t5时间段的发光时间长度与pwm的灰阶划分。图3示出的像素电路，通过选择电路400的设置与电压信号的匹配，可实现长时间的发光元件300发光时间设置，可实现更多的灰阶划分且不会增加驱动芯片的pad数量。
42.可选地，本实施例还提供了一种分选系统，如图4所示，其可以基于图1或图3中示出的像素电路对多个驱动芯片进行分选，具体地，分选系统包括：
43.采样单元10、计算单元20及分选单元30，采样单元10的输入端与发光元件300的第一端相连接，能够采集发光元件300的第一端的电流信号，计算单元20与采样单元10相连接，能够提取表征驱动电流幅度的时间积分数据，即将图6中的阴影面积ssum＝s1+s2+s3+s4+s5计算并提取，分选单元30与计算单元20的输出端相连接，并能够根据不同驱动芯片的ssum的数值对各驱动芯片进行分bin，具体地，分选单元30被配置为按照bin内面积均一性80％来进行分bin，进一步地，分选单元30可以分别在不同灰阶下对像素电路进行分选。例如，可以按照l255、l64这两种灰阶对应的面积进行分bin，两种灰阶对应的面积均一性均不小于80％。
44.按照该原则对多个驱动芯片从小到大进行分类，以驱动芯片的数量为五个作为示例：icbin1，icbin2,icbin3,icbin4,icbin5，对应的时间积分面积分别为s1，s2，s3，s4，s5。
45.按照led亮度大小排序bin为：ledbin1，ledbin2，ledbin3，ledbin4，ledbin5，对应的亮度分别为l1，l2，l3，l4，l5，该亮度差别由led的发光效率决定。
46.可选地，如图5所示，分选系统还包括匹配单元40，其与分选单元30相连接，能够将驱动芯片与led进行匹配，使得表征时间积分的数据，例如阴影面积s及对应的led的亮度的乘积为一常量，这一匹配将提高ic与led的利用率。基于本技术提供的分选系统，将均一性符合要求的驱动芯片，与合适亮度的led进行匹配在显示面板调试中，像素之间差别较小，牺牲较少亮度。
47.本实用新型的技术内容及技术特征已揭示如上，熟悉本领域的技术人员仍可基于本实用新型的教示及揭示而作种种不背离本实用新型精神的替换及修饰，因此，本实用新型保护范围不限于实施例所揭示的内容，而应包括各种不背离本实用新型的替换及修饰，并为本专利申请的权利要求所涵盖。