像素电路及其驱动方法、阵列基板与流程

本技术涉及显示，特别是涉及一种像素电路及其驱动方法、阵列基板。

背景技术：

1、随着显示技术的发展，显示产品的显示效果不断改善，从而使得显示产品的应用越来越广泛。

2、目前，屏幕刷新频率为固定频率，显示面板的刷新频率是指显示面板更新显示画面的频率。应用中，可能存在显示面板的某些区域显示静态画面、其余区域正常显示动态画面的情况，而这些不同显示需求的区域都只能按照固定频率进行刷新，无法针对不同的使用场景对刷新频率进行分配，因此，会导致显示面板存在功耗浪费的问题。

技术实现思路

1、基于此，有必要针对上述技术问题，提供一种能够支持对刷新频率进行分配的像素电路及其驱动方法、阵列基板。

2、第一方面，本技术提供了一种像素电路，包括：

3、驱动晶体管，用于向发光元件提供驱动电流；

4、存储模块，所述存储模块的第一端用于接收第一电源电压，所述存储模块的第二端与所述驱动晶体管的栅极连接；

5、写入模块，包括多个写入晶体管，各所述写入晶体管的第一极分别用于接收不同频率的数据信号，各所述写入晶体管的第二极分别与所述驱动晶体管的第一极连接，各所述写入晶体管的栅极分别用于接收不同频率的第一扫描信号，且各所述写入晶体管的开启速度不同，其中，目标写入晶体管在同一时刻接收到的所述第一扫描信号的频率与接收到的所述数据信号的频率成正相关，所述目标写入晶体管为多个所述写入晶体管中的一个。

6、上述像素电路，由于目标写入晶体管接收的第一扫描信号的频率与数据信号的频率成正相关，则数据信号的频率较低时，第一扫描信号也为较低频率的信号，数据信号的频率较高时，第一扫描信号也为较高频率的信号，从而可以改变像素电路驱动发光元件的频率，进而可以针对不同使用场景对刷新频率进行分配，节省显示面板的功耗。另外，由于各写入晶体管的开启速度不同，则可以使得写入晶体管的开启速度与接收信号的频率对应，开启速度较高的写入晶体管接收信号的频率较高，使得写入晶体管可以满足高频使用需求，开启速度较低的写入晶体管接收信号的频率较低，由于开启速度较低的写入晶体管相对尺寸较小，漏电程度低，从而可以改善低频漏电，进而改善低频闪烁问题。

7、在其中一个实施例中，所述像素电路还包括：

8、阈值补偿模块，所述阈值补偿模块的第一端与所述驱动晶体管的第二极连接，所述阈值补偿模块的第二端与所述驱动晶体管的栅极连接，所述阈值补偿模块的控制端用于接收第一扫描信号，所述阈值补偿模块用于响应所述第一扫描信号，在数据写入阶段对所述驱动晶体管的阈值电压进行补偿。

9、在其中一个实施例中，阈值补偿模块包括多个补偿晶体管，各所述补偿晶体管的第一极分别与所述驱动晶体管的第二极连接，各所述补偿晶体管的第二极与所述驱动晶体管的栅极连接，各所述补偿晶体管的栅极分别用于接收不同频率的第一扫描信号，各所述补偿晶体管的开启速度不同，其中，目标补偿晶体管与所述目标写入晶体管在同一时刻接收到的所述第一扫描信号的频率相同，所述目标补偿晶体管为多个所述补偿晶体管中的一个。

10、本实施例中，通过阈值补偿模块对在数据写入阶段对驱动晶体管的阈值电压进行补偿，从而提高显示均一性，而目标补偿晶体管与目标写入晶体管在同一时刻接收到的第一扫描信号的频率相同，从而使得补偿晶体管接收的第一扫描信号与数据信号的频率成正相关，进而使得目标补偿晶体管的工作状态与目标写入晶体管的工作状态相对应。

11、在其中一个实施例中，所述像素电路还包括：

12、第一发光控制模块，所述第一发光控制模块的第一端用于接收第一电源电压，所述第一发光控制模块的第二端与所述驱动晶体管的第一极连接，所述第一发光控制模块的控制端用于接收发光控制信号，所述第一发光控制模块用于响应所述发光控制信号，在发光阶段导通；

13、第二发光控制模块，所述第二发光控制模块的第一端与所述驱动晶体管的第二极连接，所述第二发光控制模块的第二端与所述发光元件的阳极连接，所述第二发光控制模块的控制端用于接收发光控制信号，所述第二发光控制模块用于响应所述发光控制信号，在发光阶段导通。

14、在其中一个实施例中，第一发光控制模块包括多个第一发光控制晶体管，各所述第一发光控制晶体管的第一极分别用于接收第一电源电压，各所述第一发光控制晶体管的第二极分别与所述驱动晶体管的第一极连接，各所述第一发光控制晶体管的栅极分别用于接收不同频率发光控制信号，各所述第一发光控制晶体管的开启速度不同，其中，目标第一发光控制晶体管接收到的所述发光控制信号的频率与同一时刻所述目标写入晶体管接收到的所述数据信号的频率成正相关，所述目标第一发光控制晶体管为多个所述第一发光控制晶体管中的一个；

15、第二发光控制模块包括多个第二发光控制晶体管，各所述第二发光控制晶体管的第一极分别与所述驱动晶体管的第二极连接，各所述第二发光控制晶体管的第二极分别与所述发光元件的阳极连接，各所述第二发光控制晶体管的栅极分别用于接收不同频率的发光控制信号，各所述第二发光控制晶体管的开启速度不同，其中，所述目标第一发光控制晶体管和所述目标第二发光控制晶体管在同一时刻接收到的所述发光控制信号的频率相同，所述目标第二发光控制晶体管为多个所述第二发光控制晶体管中的一个。

16、本实施例中，通过设置第一发光控制模块和第二发光控制模块，从而可以通过控制第一发光控制模块和第二发光控制模块的开关状态来控制驱动晶体管是否对发光元件供电，而目标第一发光控制晶体管接收到的所述发光控制信号的频率与同一时刻所述目标写入晶体管接收到的所述数据信号的频率成正相关，从而使得像素电路能够适用于不同刷新频率。

17、在其中一个实施例中，所述像素电路还包括：

18、第一初始化模块，所述第一初始化模块的第一端用于接收初始化信号，所述第一初始化模块的第二端与所述驱动晶体管的栅极、所述存储模块的第二端连接，所述第一初始化模块的控制端用于接收第二扫描信号，所述第一初始化模块用于响应所述第二扫描信号，对所述驱动晶体管的栅极、所述存储模块的第二端进行初始化；

19、第二初始化模块，所述第二初始化模块的第一端用于接收初始化信号，所述第二初始化模块的第二端与所述发光元件的阳极连接，所述第二初始化模块的控制端用于接收第三扫描信号，所述第二初始化模块用于响应所述第三扫描信号，对所述发光器件的阳极进行初始化。

20、在其中一个实施例中，第一初始化模块包括多个第一初始化晶体管，各所述第一初始化晶体管的第一极分别用于接收初始化信号，各所述第一初始化晶体管的第二极分别与所述驱动晶体管的栅极、所述存储模块的第二端连接，各所述第一初始化晶体管的栅极分别用于接收不同频率的第二扫描信号，各所述第一初始化晶体管的开启速度不同，目标第一初始化晶体管接收到的所述第二扫描信号的频率与同一时刻所述目标写入晶体管接收到的所述数据信号的频率成正相关，所述目标第一初始化晶体管为多个所述第一初始化晶体管中的一个；

21、第二初始化模块包括多个第二初始化晶体管，各所述第二初始化晶体管的第一极分别用于接收初始化信号，各所述第二初始化晶体管的第二极分别与所述发光元件的阳极连接，各所述第二初始化晶体管的栅极分别用于接收不同频率的第三扫描信号，各所述第二初始化晶体管的开启速度不同，目标第二初始化晶体管接收到的第三扫描信号的频率与同一时刻所述目标写入晶体管接收到的所述数据信号的频率成正相关，所述目标第二初始化晶体管为多个所述第二初始化晶体管中的一个。

22、本实施例中，像素电路包括第一初始化模块和第二初始化模块，从而可以对存储模块的第二端、驱动晶体管的栅极和对发光元件的阳极进行初始化，进而减少像素偷亮和改善显示不均等问题。而目标第一初始化晶体管接收到的第二扫描信号的频率与同一时刻目标写入晶体管接收到的数据信号的频率成正相关，目标第二初始化晶体管接收到的第三扫描信号的频率与同一时刻目标写入晶体管接收到的数据信号的频率成正相关，从而使得对存储模块的第二端、驱动晶体管的栅极和对发光元件的阳极的初始化频率支持像素电路的驱动频率。

23、在其中一个实施例中，所述第三扫描信号与所述第二扫描信号为相同信号。从而使得可以采用同一信号线输出第二扫描信号和第三扫描信号，进而减少信号线的占用空间。

24、在其中一个实施例中，所述像素电路还包括：各所述第一初始化晶体管的第一极分别用于接收不同频率的初始化信号，同一所述第一初始化晶体管接收的所述初始化信号与所述第二扫描信号的频率成正相关。

25、本实施例中，通过各第一初始化晶体管的第一极分别用于接收不同频率的初始化信号，从而在目标第一初始化晶体管导通时，可以使存储模块第二端和驱动晶体管栅极的初始化速度适应像素电路的驱动频率，进而使得存储模块的充电速度适应像素电路的当前驱动频率。

26、在其中一个实施例中，各所述第二初始化晶体管的第一极分别用于接收不同频率的初始化信号，同一所述第二初始化晶体管接收的所述初始化信号与所述第三扫描信号的频率成正相关。

27、本实施例中，通过各第二初始化晶体管的第一极分别用于接收不同频率的初始化信号，从而在目标第二初始化晶体管导通时，使得对发光元件的初始化速度适应像素电路的驱动频率。

28、第二方面，本技术还提供了一种阵列基板，所述阵列基板包括多条第一扫描信号线、多条数据信号线以及如上所述的像素电路；

29、各所述第一扫描信号线用于输出具有不同频率的第一扫描信号，各所述数据信号线用于输出具有不同频率的数据信号。

30、上述阵列基板，各第一扫描信号线用于输出具有不同频率的第一扫描信号，各数据信号线用于输出具有不同频率的数据信号，则像素电路可以接收不同频率的第一扫描信号和数据信号，使得目标写入晶体管接收的第一扫描信号的频率可以与数据信号的频率成正相关，则数据信号的频率较低时，第一扫描信号也为较低频率的信号，数据信号的频率较高时，第一扫描信号也为较高频率的信号，从而可以改变像素电路驱动发光元件的频率，进而可以针对不同使用场景对刷新频率进行分配，节省显示面板的功耗。另外，由于阵列基板包括如上所述的像素电路，则可以通过使开启速度较高的写入晶体管接收信号的频率较高，开启速度较低的写入晶体管接收信号的频率较低，从而使得阵列基板既可以满足高频使用需求，又可以改善低频漏电问题。

31、在其中一个实施例中，所述阵列基板还包括：

32、处理电路，与所述像素电路连接，所述处理电路用于控制各所述第一扫描信号线和各所述数据信号线的输出状态，以使目标第一扫描信号线和目标数据信号线输出信号至所述像素电路，所述目标第一扫描信号线为多条所述第一扫描信号线中的一者，所述目标数据信号线为多条所述数据信号线中的一者，所述目标第一扫描信号线输出信号的频率与所述目标数据信号线输出信号的频率成正相关。

33、本实施例中，通过处理电路控制各所述第一扫描信号线和各所述数据信号线的输出状态，使目标第一扫描信号线和目标数据信号线输出信号至所述像素电路，从而可以控制输入至各行或各列的像素电路的第一扫描信号和数据信号的频率，从而可以控制各显示区域的刷新频率，实现对刷新频率进行分配。

34、在其中一个实施例中，所述阵列基板还包括多条第二扫描信号线，所述第二扫描信号线用于输出具有不同频率的第二扫描信号；

35、所述处理电路还用于控制各所述第二扫描信号线的输出状态，以使目标第二扫描信号线输出信号至所述像素电路，所述目标第二扫描信号线为多条所述第二扫描信号线中的一者，所述目标第二扫描信号线输出信号的频率与所述目标数据信号线输出信号的频率成正相关。

36、本实施例中，通过处理电路控制各第二扫描信号线的输出状态，使目标第二扫描信号线输出信号至像素电路，从而使得对存储模块的第二端和驱动晶体管的栅极的初始化频率支持像素电路的驱动频率。

37、在其中一个实施例中，所述阵列基板还包括多条初始化信号线，各所述初始化信号线用于输出具有不同频率的初始化信号；

38、所述处理电路还用于控制各所述初始化信号线的输出状态，以使目标初始化信号线输出信号至所述像素电路，其中，所述目标初始化信号线为多条所述初始化信号线中的一者，所述目标初始化信号线输出信号的频率与所述目标数据信号线输出信号的频率成正相关。

39、本实施例中，处理电路通过控制各所述初始化信号线的输出状态，以使目标初始化信号线输出信号至所述像素电路，从而对存储模块的第二端和驱动晶体管的栅极的初始化速度支持像素电路的驱动频率。

40、在其中一个实施例中，所述阵列基板还包括多条发光控制信号线，各所述发光控制信号线用于输出具有不同频率的发光控制信号；

41、所述处理电路还用于控制各所述发光控制信号线的输出状态，以使目标发光控制信号线输出信号至所述像素电路，其中，所述目标发光控制信号线为多条所述发光控制信号线中的一者，所述目标发光控制信号线输出信号的频率与所述目标数据信号线输出信号的频率成正相关。

42、本实施例中，通过使目标第一发光控制晶体管接收到的所述发光控制信号的频率与同一时刻所述目标写入晶体管接收到的所述数据信号的频率成正相关，从而使得像素电路能够适用于不同刷新频率。

43、第三方面，本技术还提供了一种阵列基板，所述阵列基板包括多条第一扫描信号线、多条数据信号线以及多个像素电路；

44、各所述第一扫描信号线用于输出不同频率的第一扫描信号，各所述数据信号线用于输出不同频率的数据信号，每一所述像素电路分别与至少两条所述第一扫描信号线、至少两条所述数据信号线连接，所述像素电路在驱动发光元件发光的过程中，同一所述像素电路接收到的目标第一扫描信号的频率和接收到的目标数据信号的频率成正相关，所述目标第一扫描信号为各所述第一扫描信号中的一者，所述目标数据信号为各所述数据信号中的一者。

45、上述阵列基板，各第一扫描信号线用于输出具有不同频率的第一扫描信号，各数据信号线用于输出具有不同频率的数据信号，则像素电路可以接收不同频率的第一扫描信号和数据信号，通过控制各第一扫描信号线和各数据信号线的输出状态，使得同一像素电路接收到的目标第一扫描信号的频率和接收到的目标数据信号的频率成正相关，则像素电路接收到的数据信号的频率较低时，像素电路接收到的第一扫描信号也为较低频率的信号，像素电路接收到的数据信号的频率较高时，像素电路接收到的第一扫描信号也为较高频率的信号，从而可以改变像素电路驱动发光元件的频率，进而可以针对不同使用场景对刷新频率进行分配，节省显示面板的功耗。

46、在其中一个实施例中，所述阵列基板还包括：

47、处理电路，与所述像素电路连接，所述处理电路用于控制各所述第一扫描信号线和各所述数据信号线的输出状态，以使目标第一扫描信号线和目标数据信号线输出信号至所述像素电路，所述目标第一扫描信号线用于输出所述目标第一扫描信号，所述目标数据信号线用于输出所述目标数据信号。

48、本实施例中，处理电路用于控制各所述第一扫描信号线和各所述数据信号线的输出状态，使目标第一扫描信号线和目标数据信号线输出信号至所述像素电路，从而可以控制输入至各行或各列的像素电路的第一扫描信号和数据信号的频率，从而可以控制各显示区域的刷新频率，实现对刷新频率进行分配。

49、在其中一个实施例中，所述阵列基板还包括多条第二扫描信号线，各所述第二扫描信号线用于输出具有不同频率的第二扫描信号，所述像素电路分别与至少两条所述第二扫描信号线连接；

50、所述处理电路还用于控制各所述第二扫描信号线的输出状态，以使目标第二扫描信号线输出信号至所述像素电路，所述目标第二扫描信号线为所述第二扫描信号线中的一者，所述目标第二扫描信号线输出信号的频率与所述目标数据信号的频率成正相关。

51、本实施例中，通过处理电路控制各第二扫描信号线的输出状态，使目标第二扫描信号线输出信号至像素电路，从而使得对存储模块的第二端和驱动晶体管的栅极的初始化频率支持像素电路的驱动频率。

52、在其中一个实施例中，所述阵列基板还包括多条初始化信号线，各所述初始化信号线用于输出具有不同频率的初始化信号，所述像素电路分别与至少两条所述初始化信号线连接；

53、所述处理电路还用于控制各所述初始化信号线的输出状态，以使目标初始化信号线与所述像素电路导通连接，其中，所述目标初始化信号线为各所述初始化信号线中的一者，所述目标初始化信号线输出信号的频率与所述目标数据信号的频率成正相关。

54、本实施例中，处理电路通过控制各所述初始化信号线的输出状态，以使目标初始化信号线输出信号至所述像素电路，从而对存储模块的第二端和驱动晶体管的栅极的初始化速度支持像素电路的驱动频率。

55、在其中一个实施例中，所述阵列基板还包括多条发光控制信号线，各所述发光控制信号线用于输出具有不同频率的发光控制信号，所述像素电路分别与至少两条所述发光控制信号线连接；

56、所述处理电路还用于控制各所述发光控制信号线的输出状态，以使目标发光控制信号线输出信号至所述像素电路，其中，所述目标发光控制信号线为各所述发光控制信号线中的一者，所述目标发光控制信号线输出信号的频率与所述目标数据信号的频率成正相关。

57、本实施例中，通过使目标第一发光控制晶体管接收到的所述发光控制信号的频率与同一时刻所述目标写入晶体管接收到的所述数据信号的频率成正相关，从而使得像素电路能够适用于不同刷新频率。

58、在其中一个实施例中，本技术还提供了一种像素电路的驱动方法，所述像素电路的驱动方法包括：

59、获取各所述像素电路驱动发光元件的目标频率；

60、根据所述像素电路目标频率控制各第一扫描信号线和各数据信号线的输出状态，以使目标第一扫描信号线输出目标第一扫描信号，以及目标数据信号线输出目标数据信号至各所述像素电路，其中，所述像素电路分别与各所述第一扫描信号线、各所述数据信号线连接，各所述第一扫描信号线用于输出具有不同频率的第一扫描信号，各所述数据信号线用于输出具有不同频率的数据信号，所述目标第一扫描信号线为多条所述第一扫描信号线中的一者，所述目标数据信号线为多条所述数据信号线中的一者，所述目标第一扫描信号与所述目标数据信号的频率正相关。

61、上述像素电路的驱动方法，根据像素电路目标频率控制各第一扫描信号线和各数据信号线的输出状态，以使目标第一扫描信号线输出目标第一扫描信号，以及目标数据信号线输出目标数据信号至各像素电路，由于目标第一扫描信号与目标数据信号的频率正相关，则目标数据信号的频率较低时，目标第一扫描信号也为较低频率的信号，目标数据信号的频率较高时，目标第一扫描信号也为较高频率的信号，从而可以改变像素电路驱动像素的频率，进而可以针对不同使用场景对刷新频率进行分配，节省显示面板的功耗。